JPH0749816A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0749816A JPH0749816A JP5195856A JP19585693A JPH0749816A JP H0749816 A JPH0749816 A JP H0749816A JP 5195856 A JP5195856 A JP 5195856A JP 19585693 A JP19585693 A JP 19585693A JP H0749816 A JPH0749816 A JP H0749816A
- Authority
- JP
- Japan
- Prior art keywords
- data
- save
- lsi
- input
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 情報処理装置に関し、サスペンド機能および
レジューム機能の信頼性を向上させる。 【構成】 バックアップ制御装置は、情報処理装置を構
成する各ＬＳＩのテスト端子を介してＬＳＩの正常動作
を確認するためのテスト回路を制御することにより、各
ＬＳＩの動作状態およびデータの読み書きを行う。そし
て、サスペンド処理では、各ＬＳＩのテスト端子を介し
て読み出した動作状態およびデータをバックアップメモ
リに退避させ、レジューム処理では、退避された動作状
態およびデータをテスト端子を介して各ＬＳＩに復帰さ
せる。これにより、動作状態およびデータはＣＰＵを経
由せずに入出力され、サスペンドおよびレジューム処理
専用のソフトウェアが不要となるため、サスペンド機能
およびレジューム機能の信頼性を向上させることができ
る。
レジューム機能の信頼性を向上させる。 【構成】 バックアップ制御装置は、情報処理装置を構
成する各ＬＳＩのテスト端子を介してＬＳＩの正常動作
を確認するためのテスト回路を制御することにより、各
ＬＳＩの動作状態およびデータの読み書きを行う。そし
て、サスペンド処理では、各ＬＳＩのテスト端子を介し
て読み出した動作状態およびデータをバックアップメモ
リに退避させ、レジューム処理では、退避された動作状
態およびデータをテスト端子を介して各ＬＳＩに復帰さ
せる。これにより、動作状態およびデータはＣＰＵを経
由せずに入出力され、サスペンドおよびレジューム処理
専用のソフトウェアが不要となるため、サスペンド機能
およびレジューム機能の信頼性を向上させることができ
る。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置に係り、特
にサスペンド機能およびレジューム機能を有する情報処
理装置に関する。
にサスペンド機能およびレジューム機能を有する情報処
理装置に関する。
【０００２】
【従来の技術】従来より、サスペンド機能およびレジュ
ーム機能を有するパソコンやワープロなどの情報処理装
置が多数種発表されている。サスペンド機能は、一定時
間以上操作が行われない場合や、サスペンドスイッチが
押下された場合などに、情報処理装置の動作状態や入力
データなどをバッテリーバックアップされたメモリや磁
気ディスクなどに退避させた後に、主電源をＯＦＦ状態
とする機能である。レジューム機能は上記サスペンド機
能と対になる機能であり、サスペンド機能によって退避
させた動作状態やデータを退避前の状態に戻し、ほとん
ど瞬時にサスペンド機能の動作以前の状態に情報処理装
置を復帰させる機能である。サスペンド機能およびレジ
ューム機能によって、特にバッテリー駆動型の情報処理
装置などにおけるバッテリーの無駄な消耗を防止して使
用可能時間を引き延ばしたり、情報処理装置およびソフ
トウェアの起動時間を短縮することができる。
ーム機能を有するパソコンやワープロなどの情報処理装
置が多数種発表されている。サスペンド機能は、一定時
間以上操作が行われない場合や、サスペンドスイッチが
押下された場合などに、情報処理装置の動作状態や入力
データなどをバッテリーバックアップされたメモリや磁
気ディスクなどに退避させた後に、主電源をＯＦＦ状態
とする機能である。レジューム機能は上記サスペンド機
能と対になる機能であり、サスペンド機能によって退避
させた動作状態やデータを退避前の状態に戻し、ほとん
ど瞬時にサスペンド機能の動作以前の状態に情報処理装
置を復帰させる機能である。サスペンド機能およびレジ
ューム機能によって、特にバッテリー駆動型の情報処理
装置などにおけるバッテリーの無駄な消耗を防止して使
用可能時間を引き延ばしたり、情報処理装置およびソフ
トウェアの起動時間を短縮することができる。
【０００３】図３は従来の情報処理装置の一例の構成を
示す図である。同図において、１はＣＰＵ、２はメモ
リ、３は磁気記憶装置，表示装置，キーボードなどの入
出力装置、４はバス監視装置であり、これらはバス６を
介して相互に接続されている。また、バス監視装置４は
メモリ制御信号８によってメモリ２を制御し、メモリ２
をバックアップ状態とする。５は電源装置であり、電源
線１０および１１を介してＣＰＵ１，入出力装置３，メ
モリ２，バス監視装置４に対してそれぞれ電源を供給す
る。さらに、電源線１０にはスイッチ１２が設けられて
おり、バス監視装置４から出力される電源制御信号９に
よって電源供給のＯＮ／ＯＦＦ動作が行われる。
示す図である。同図において、１はＣＰＵ、２はメモ
リ、３は磁気記憶装置，表示装置，キーボードなどの入
出力装置、４はバス監視装置であり、これらはバス６を
介して相互に接続されている。また、バス監視装置４は
メモリ制御信号８によってメモリ２を制御し、メモリ２
をバックアップ状態とする。５は電源装置であり、電源
線１０および１１を介してＣＰＵ１，入出力装置３，メ
モリ２，バス監視装置４に対してそれぞれ電源を供給す
る。さらに、電源線１０にはスイッチ１２が設けられて
おり、バス監視装置４から出力される電源制御信号９に
よって電源供給のＯＮ／ＯＦＦ動作が行われる。
【０００４】情報処理装置が通常の動作状態であるとき
には、ＣＰＵ１はメモリ２に記憶されているデータおよ
びプログラムについての処理を実行し、入出力装置３に
対する命令やデータの入出力処理を実行する。このと
き、バス監視装置４はＣＰＵ１が待機状態（入出力装置
３からの応答を待っている状態）であるか否かをバス６
を経由する信号を監視することによって検出し、待機状
態であった場合には待機状態になったときからの経過時
間を計測する。そして、待機状態になったときから一定
時間が経過すると、サスペンド機能を実行すべき条件が
成立したことを知らせる割り込み信号７をＣＰＵ１に対
して送信する。ＣＰＵ１は割り込み信号７を受信する
と、状態退避プログラムによって入出力装置３の内部状
態およびデータをメモリ２へ退避させる処理を行った
後、サスペンド状態への移行指示命令をバス６を介して
バス監視装置４に発信する。バス監視装置４は上記移行
指示命令を受信すると、メモリ制御信号８によってメモ
リ２をバックアップ状態とするとともに、電源制御信号
９によってスイッチ１２をＯＦＦ状態として、電源線１
０による情報処理装置への電源供給を停止させることに
より、情報処理装置をサスペンド状態に移行させる。サ
スペンド状態では情報処理装置の消費電力が最少となる
ため、装置を動作させるバッテリーの使用可能時間を延
長させることができる。
には、ＣＰＵ１はメモリ２に記憶されているデータおよ
びプログラムについての処理を実行し、入出力装置３に
対する命令やデータの入出力処理を実行する。このと
き、バス監視装置４はＣＰＵ１が待機状態（入出力装置
３からの応答を待っている状態）であるか否かをバス６
を経由する信号を監視することによって検出し、待機状
態であった場合には待機状態になったときからの経過時
間を計測する。そして、待機状態になったときから一定
時間が経過すると、サスペンド機能を実行すべき条件が
成立したことを知らせる割り込み信号７をＣＰＵ１に対
して送信する。ＣＰＵ１は割り込み信号７を受信する
と、状態退避プログラムによって入出力装置３の内部状
態およびデータをメモリ２へ退避させる処理を行った
後、サスペンド状態への移行指示命令をバス６を介して
バス監視装置４に発信する。バス監視装置４は上記移行
指示命令を受信すると、メモリ制御信号８によってメモ
リ２をバックアップ状態とするとともに、電源制御信号
９によってスイッチ１２をＯＦＦ状態として、電源線１
０による情報処理装置への電源供給を停止させることに
より、情報処理装置をサスペンド状態に移行させる。サ
スペンド状態では情報処理装置の消費電力が最少となる
ため、装置を動作させるバッテリーの使用可能時間を延
長させることができる。
【０００５】情報処理装置をサスペンド状態から通常の
動作状態に復帰させる（レジューム機能を実行する）と
きには、バス監視装置４は電源制御信号９によってスイ
ッチ１２をＯＮ状態として電源線１０による情報処理装
置への電源供給を開始した後に、メモリ制御信号８によ
ってメモリ２を通常動作状態とする。ＣＰＵ１はレジュ
ーム機能を実行するのか初期起動を実行するのかを判定
して、初期起動の場合には入出力装置３を初期化する
が、レジューム機能の実行の場合には状態復帰プログラ
ムによってメモリ２に退避されていた入出力装置３の内
部状態およびデータの入出力装置３への復帰を実行す
る。これにより、情報処理装置の動作状態はサスペンド
機能が実行される直前の状態に復帰する。
動作状態に復帰させる（レジューム機能を実行する）と
きには、バス監視装置４は電源制御信号９によってスイ
ッチ１２をＯＮ状態として電源線１０による情報処理装
置への電源供給を開始した後に、メモリ制御信号８によ
ってメモリ２を通常動作状態とする。ＣＰＵ１はレジュ
ーム機能を実行するのか初期起動を実行するのかを判定
して、初期起動の場合には入出力装置３を初期化する
が、レジューム機能の実行の場合には状態復帰プログラ
ムによってメモリ２に退避されていた入出力装置３の内
部状態およびデータの入出力装置３への復帰を実行す
る。これにより、情報処理装置の動作状態はサスペンド
機能が実行される直前の状態に復帰する。
【０００６】一般に、情報処理装置の初期起動は、入出
力装置３における磁気ディスク装置などからＯＳのロー
ディングなどを行うため、ユーザが使用できる通常の動
作状態になるまでに数十秒から数分の時間を要する。し
かし、レジューム機能ではメモリ２から退避されていた
内部状態およびデータを復帰させるだけなので、数秒で
通常の動作状態となる。また、サスペンド機能が実行さ
れる直前の動作状態に戻るため、操作の継続が容易とな
る。
力装置３における磁気ディスク装置などからＯＳのロー
ディングなどを行うため、ユーザが使用できる通常の動
作状態になるまでに数十秒から数分の時間を要する。し
かし、レジューム機能ではメモリ２から退避されていた
内部状態およびデータを復帰させるだけなので、数秒で
通常の動作状態となる。また、サスペンド機能が実行さ
れる直前の動作状態に戻るため、操作の継続が容易とな
る。
【０００７】
【発明が解決しようとする課題】上記従来の情報処理装
置は、そのハードウェア構成を簡易な回路で実現できる
ことから低価格化や小型化が容易であるという特長を有
する一方、サスペンド機能およびレジューム機能に伴う
入出力装置３の内部状態およびデータの退避および復帰
をＣＰＵ１が実行するため、専用のソフトウェア（状態
退避プログラムおよび状態復帰プログラム）を用意しな
ければならない。この場合、複雑な処理が必要とされる
ことからソフトウェアの負担が大きくなり、サスペンド
機能およびレジューム機能の実行に伴って動作不良が発
生する危険性が大きくなってしまうという問題点があっ
た。
置は、そのハードウェア構成を簡易な回路で実現できる
ことから低価格化や小型化が容易であるという特長を有
する一方、サスペンド機能およびレジューム機能に伴う
入出力装置３の内部状態およびデータの退避および復帰
をＣＰＵ１が実行するため、専用のソフトウェア（状態
退避プログラムおよび状態復帰プログラム）を用意しな
ければならない。この場合、複雑な処理が必要とされる
ことからソフトウェアの負担が大きくなり、サスペンド
機能およびレジューム機能の実行に伴って動作不良が発
生する危険性が大きくなってしまうという問題点があっ
た。
【０００８】したがって本発明の目的は、上記の問題点
を解決して、サスペンド機能およびレジューム機能の信
頼性を向上させた情報処理装置を提供することにある。
を解決して、サスペンド機能およびレジューム機能の信
頼性を向上させた情報処理装置を提供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の情報処理装置は、退避情報記憶手段（バッ
クアップメモリ）と、装置本体を構成する各ＬＳＩ（Ｃ
ＰＵ，入出力装置，メモリなど）と、前記退避情報記憶
手段および前記各ＬＳＩに対するステータス情報（動作
状態または内部状態）およびデータの入出力動作を制御
するとともに前記各ＬＳＩへの主電源の供給のオン・オ
フ動作を制御する退避復帰制御手段（バックアップ制御
装置）とを具備し、前記退避復帰制御手段は、前記ステ
ータス情報およびデータを前記退避情報記憶手段に退避
させた後に前記主電源の供給を停止させるサスペンド処
理と、前記主電源の供給を再開させた後に前記退避情報
記憶手段に退避された前記ステータス情報およびデータ
を前記各ＬＳＩに復帰させるレジューム処理とを、前記
各ＬＳＩの正常動作を確認するためのテスト回路を用い
て実行するものである。
め、本発明の情報処理装置は、退避情報記憶手段（バッ
クアップメモリ）と、装置本体を構成する各ＬＳＩ（Ｃ
ＰＵ，入出力装置，メモリなど）と、前記退避情報記憶
手段および前記各ＬＳＩに対するステータス情報（動作
状態または内部状態）およびデータの入出力動作を制御
するとともに前記各ＬＳＩへの主電源の供給のオン・オ
フ動作を制御する退避復帰制御手段（バックアップ制御
装置）とを具備し、前記退避復帰制御手段は、前記ステ
ータス情報およびデータを前記退避情報記憶手段に退避
させた後に前記主電源の供給を停止させるサスペンド処
理と、前記主電源の供給を再開させた後に前記退避情報
記憶手段に退避された前記ステータス情報およびデータ
を前記各ＬＳＩに復帰させるレジューム処理とを、前記
各ＬＳＩの正常動作を確認するためのテスト回路を用い
て実行するものである。
【００１０】また、前記退避復帰制御手段は、装置本体
が正常に動作しなくなったときに前記各ＬＳＩの故障診
断処理を実行するものである。
が正常に動作しなくなったときに前記各ＬＳＩの故障診
断処理を実行するものである。
【００１１】
【作用】上記構成に基づく作用を説明する。
【００１２】本発明の情報処理装置では、退避情報記憶
手段（バックアップメモリ）と、装置本体を構成する各
ＬＳＩ（ＣＰＵ，入出力装置，メモリなど）と、前記退
避情報記憶手段および前記各ＬＳＩに対するステータス
情報（動作状態または内部状態）およびデータの入出力
動作を制御するとともに前記各ＬＳＩへの主電源の供給
のオン・オフ動作を制御する退避復帰制御手段（バック
アップ制御装置）とを具備し、前記退避復帰制御手段
は、前記ステータス情報およびデータを前記退避情報記
憶手段に退避させた後に前記主電源の供給を停止させる
サスペンド処理と、前記主電源の供給を再開させた後に
前記退避情報記憶手段に退避された前記ステータス情報
およびデータを前記各ＬＳＩに復帰させるレジューム処
理とを、前記各ＬＳＩの正常動作を確認するためのテス
ト回路を用いて実行する。
手段（バックアップメモリ）と、装置本体を構成する各
ＬＳＩ（ＣＰＵ，入出力装置，メモリなど）と、前記退
避情報記憶手段および前記各ＬＳＩに対するステータス
情報（動作状態または内部状態）およびデータの入出力
動作を制御するとともに前記各ＬＳＩへの主電源の供給
のオン・オフ動作を制御する退避復帰制御手段（バック
アップ制御装置）とを具備し、前記退避復帰制御手段
は、前記ステータス情報およびデータを前記退避情報記
憶手段に退避させた後に前記主電源の供給を停止させる
サスペンド処理と、前記主電源の供給を再開させた後に
前記退避情報記憶手段に退避された前記ステータス情報
およびデータを前記各ＬＳＩに復帰させるレジューム処
理とを、前記各ＬＳＩの正常動作を確認するためのテス
ト回路を用いて実行する。
【００１３】したがって、サスペンド処理およびレジュ
ーム処理の実行制御は、ＣＰＵを用いることなく退避復
帰制御手段のみによって行われるため、専用のソフトウ
ェアが不要となるとともに、ソフトウェアでは読み書き
できないステータス情報およびデータについてもそのま
ま読み書き可能となり、サスペンド処理およびレジュー
ム処理の信頼性を向上させることができる。
ーム処理の実行制御は、ＣＰＵを用いることなく退避復
帰制御手段のみによって行われるため、専用のソフトウ
ェアが不要となるとともに、ソフトウェアでは読み書き
できないステータス情報およびデータについてもそのま
ま読み書き可能となり、サスペンド処理およびレジュー
ム処理の信頼性を向上させることができる。
【００１４】
【実施例】以下、本発明の情報処理装置の一実施例を図
面を用いて詳細に説明する。
面を用いて詳細に説明する。
【００１５】図１は、本発明の情報処理装置の一実施例
の構成を示す図である。同図中、図３と同一構成部分に
ついては同一符号を付し、その説明を省略する。また、
１３はバックアップ制御装置（退避復帰制御手段に相当
する）であり、図３中のバス監視装置４と同様にバス６
を経由する信号を監視するとともに、ＣＰＵ１および入
出力装置３にＬＳＩ製造時の不良を検出するために設け
てあるＬＳＩテスト用端子を介し、テスト信号１４を用
いて動作状態（ステータス情報）およびデータの入出力
を行う。１５はバックアップメモリ（退避情報記憶手段
に相当する）であり、バックアップ制御装置１３から出
力されるバックアップメモリ制御信号１６に制御され
て、ＣＰＵ１および入出力装置３の動作状態およびデー
タを例えばバッテリーバックアップによって保持する。
の構成を示す図である。同図中、図３と同一構成部分に
ついては同一符号を付し、その説明を省略する。また、
１３はバックアップ制御装置（退避復帰制御手段に相当
する）であり、図３中のバス監視装置４と同様にバス６
を経由する信号を監視するとともに、ＣＰＵ１および入
出力装置３にＬＳＩ製造時の不良を検出するために設け
てあるＬＳＩテスト用端子を介し、テスト信号１４を用
いて動作状態（ステータス情報）およびデータの入出力
を行う。１５はバックアップメモリ（退避情報記憶手段
に相当する）であり、バックアップ制御装置１３から出
力されるバックアップメモリ制御信号１６に制御され
て、ＣＰＵ１および入出力装置３の動作状態およびデー
タを例えばバッテリーバックアップによって保持する。
【００１６】情報処理装置が通常の動作状態であるとき
には、ＣＰＵ１はメモリ２に記憶されているデータおよ
びプログラムについての処理を実行し、入出力装置３に
対する命令やデータの入出力処理を実行する。このと
き、バックアップ制御装置１３はＣＰＵ１が待機状態
（入出力装置３へアクセスしておらず、入出力装置３か
らの応答を待っている状態）であるか否かをバス６を経
由する信号を監視することによって検出し、待機状態で
あった場合には待機状態になったときからの経過時間を
内蔵するタイマーで計測する。そして、待機状態になっ
たときから一定時間が経過すると、ＣＰＵ１および入出
力装置３に対してテスト信号１４を送信し、各ＬＳＩを
テストモードとする（このとき、ＣＰＵ１および入出力
装置３の動作状態およびデータをそのまま保全するた
め、これらのデバイスはスタティックな回路で、かつ、
テストモードにした場合にテスト信号１４以外の信号の
影響を受けない回路によって構成する必要がある。）。
また、バックアップ制御装置１３は、メモリ制御信号８
によってメモリ２をバックアップ状態とする（バックア
ップの方法はメモリ２の種類によって異なっており、Ｓ
ＲＡＭなどのスタティックなメモリについてはアクセス
を休止すればよいが、ＤＲＡＭについてはリフレッシュ
動作が必要である。）。
には、ＣＰＵ１はメモリ２に記憶されているデータおよ
びプログラムについての処理を実行し、入出力装置３に
対する命令やデータの入出力処理を実行する。このと
き、バックアップ制御装置１３はＣＰＵ１が待機状態
（入出力装置３へアクセスしておらず、入出力装置３か
らの応答を待っている状態）であるか否かをバス６を経
由する信号を監視することによって検出し、待機状態で
あった場合には待機状態になったときからの経過時間を
内蔵するタイマーで計測する。そして、待機状態になっ
たときから一定時間が経過すると、ＣＰＵ１および入出
力装置３に対してテスト信号１４を送信し、各ＬＳＩを
テストモードとする（このとき、ＣＰＵ１および入出力
装置３の動作状態およびデータをそのまま保全するた
め、これらのデバイスはスタティックな回路で、かつ、
テストモードにした場合にテスト信号１４以外の信号の
影響を受けない回路によって構成する必要がある。）。
また、バックアップ制御装置１３は、メモリ制御信号８
によってメモリ２をバックアップ状態とする（バックア
ップの方法はメモリ２の種類によって異なっており、Ｓ
ＲＡＭなどのスタティックなメモリについてはアクセス
を休止すればよいが、ＤＲＡＭについてはリフレッシュ
動作が必要である。）。
【００１７】次に、バックアップ制御装置１３はＣＰＵ
１および入出力装置３に対してテスト信号１４の入出力
を行うことにより、各ＬＳＩのテスト回路を用いた動作
状態およびデータの読み出しを行い、これをバックアッ
プメモリ１５に退避させる。最後に、電源制御信号９に
よってスイッチ１２をＯＦＦ状態として、電源線１０に
よる情報処理装置への電源供給を停止させることによ
り、情報処理装置をサスペンド状態に移行させる。従来
と同様に、サスペンド状態では情報処理装置の消費電力
が最少となるため、装置を動作させるバッテリーの使用
可能時間を延長させることができる。
１および入出力装置３に対してテスト信号１４の入出力
を行うことにより、各ＬＳＩのテスト回路を用いた動作
状態およびデータの読み出しを行い、これをバックアッ
プメモリ１５に退避させる。最後に、電源制御信号９に
よってスイッチ１２をＯＦＦ状態として、電源線１０に
よる情報処理装置への電源供給を停止させることによ
り、情報処理装置をサスペンド状態に移行させる。従来
と同様に、サスペンド状態では情報処理装置の消費電力
が最少となるため、装置を動作させるバッテリーの使用
可能時間を延長させることができる。
【００１８】情報処理装置をサスペンド状態から通常の
動作状態に復帰させる（レジューム機能を実行する）と
きには、バックアップ制御装置１３は電源制御信号９に
よってスイッチ１２をＯＮ状態として電源線１０による
情報処理装置への電源供給を開始させる。そして、テス
ト信号１４の入出力を行うことにより、バックアップメ
モリ１５に退避されたＣＰＵ１および入出力装置３の内
部状態およびデータを各ＬＳＩに復帰させる。最後に、
テスト信号１４によってＣＰＵ１および入出力装置３を
通常モードとするとともに、メモリ制御信号８によって
メモリ２を通常動作状態とする。これにより、情報処理
装置の動作状態はサスペンド機能が実行される直前の状
態に復帰する。
動作状態に復帰させる（レジューム機能を実行する）と
きには、バックアップ制御装置１３は電源制御信号９に
よってスイッチ１２をＯＮ状態として電源線１０による
情報処理装置への電源供給を開始させる。そして、テス
ト信号１４の入出力を行うことにより、バックアップメ
モリ１５に退避されたＣＰＵ１および入出力装置３の内
部状態およびデータを各ＬＳＩに復帰させる。最後に、
テスト信号１４によってＣＰＵ１および入出力装置３を
通常モードとするとともに、メモリ制御信号８によって
メモリ２を通常動作状態とする。これにより、情報処理
装置の動作状態はサスペンド機能が実行される直前の状
態に復帰する。
【００１９】図２は、本発明に関わる一般的なＬＳＩに
おけるテスト用回路の一例を示す図である。同図中にお
いて、２０，３０はラッチデータが記憶される同一構造
のフリップフロップであり、フリップフロップ２０につ
いてのみ内部構造を示している。すなわち、これらフリ
ップフロップのラッチデータがＬＳＩの内部状態および
データを表わしている。フリップフロップ２０（３０）
が通常動作モードとされているときの信号には、入力デ
ータ信号ＤＡＴＡ２１（３１），ラッチのタイミングを
表わすクロック信号ＣＬＫ２２（３２），出力データ信
号ＬＤＡＴＡ２３（３３）がある。フリップフロップ２
０（３０）がテストモードとされているときの信号に
は、テスト対象のフリップフロップ（ターゲット）を特
定するテストアドレス信号ＴＡ（第０〜第ｍビット）４
１，当該フリップフロップに対する入出力信号であるテ
ストデータ信号ＴＤ（第０〜第ｎビット）４２，書き込
み指示信号ＴＷ４３，読み出し指示信号ＴＲ４４がある
（テストアドレス信号ＴＡ（第０〜第ｍビット）４１お
よびテストデータ信号ＴＤ（第０〜第ｎビット）４２の
ビット数は、ＬＳＩを構成するフリップフロップの数に
よって異なる）。そして、通常動作モードであるかテス
トモードであるかは、テストモード信号ＴＭ４５によっ
て表わされる。
おけるテスト用回路の一例を示す図である。同図中にお
いて、２０，３０はラッチデータが記憶される同一構造
のフリップフロップであり、フリップフロップ２０につ
いてのみ内部構造を示している。すなわち、これらフリ
ップフロップのラッチデータがＬＳＩの内部状態および
データを表わしている。フリップフロップ２０（３０）
が通常動作モードとされているときの信号には、入力デ
ータ信号ＤＡＴＡ２１（３１），ラッチのタイミングを
表わすクロック信号ＣＬＫ２２（３２），出力データ信
号ＬＤＡＴＡ２３（３３）がある。フリップフロップ２
０（３０）がテストモードとされているときの信号に
は、テスト対象のフリップフロップ（ターゲット）を特
定するテストアドレス信号ＴＡ（第０〜第ｍビット）４
１，当該フリップフロップに対する入出力信号であるテ
ストデータ信号ＴＤ（第０〜第ｎビット）４２，書き込
み指示信号ＴＷ４３，読み出し指示信号ＴＲ４４がある
（テストアドレス信号ＴＡ（第０〜第ｍビット）４１お
よびテストデータ信号ＴＤ（第０〜第ｎビット）４２の
ビット数は、ＬＳＩを構成するフリップフロップの数に
よって異なる）。そして、通常動作モードであるかテス
トモードであるかは、テストモード信号ＴＭ４５によっ
て表わされる。
【００２０】通常動作モードは、テストモード信号ＴＭ
４５をローレベルとすることによって設定する。これに
より、フリップフロップ２０（３０）は入力データ信号
ＤＡＴＡ２１（３１）をクロック信号ＣＬＫ２２（３
２）のタイミングでラッチし、ラッチされたデータを出
力データ信号ＬＤＡＴＡ２３（３３）で出力する。
４５をローレベルとすることによって設定する。これに
より、フリップフロップ２０（３０）は入力データ信号
ＤＡＴＡ２１（３１）をクロック信号ＣＬＫ２２（３
２）のタイミングでラッチし、ラッチされたデータを出
力データ信号ＬＤＡＴＡ２３（３３）で出力する。
【００２１】テストモードは、テストモード信号ＴＭ４
５をハイレベルとすることによって設定する。これによ
り、通常動作モードにおける入力信号ＣＬＫ２２（３
２），ＤＡＴＡ２１（３１）は無効となる。この状態
で、ターゲットを特定するテストアドレス信号ＴＡ４１
を設定する。デコーダ４０は、テストアドレス信号ＴＡ
４１をデコードして、ターゲットのフリップフロップ２
０（３０）を選択する。ターゲットに対してデータの書
き込みを行う場合には、データをテストデータ信号ＴＤ
４２に設定した後、書き込み指示信号ＴＷ４３をハイレ
ベルとすることにより、各論理ゲートの作用でテストデ
ータ信号ＴＤ４２の書き込みが行われる。また、ターゲ
ットにおけるラッチデータの読み出しを行う場合には、
読み出し指示信号ＴＲ４４をハイレベルとすることによ
り、各論理ゲートの作用でテストデータ信号ＴＤ４２に
ターゲットのラッチデータが設定される。
５をハイレベルとすることによって設定する。これによ
り、通常動作モードにおける入力信号ＣＬＫ２２（３
２），ＤＡＴＡ２１（３１）は無効となる。この状態
で、ターゲットを特定するテストアドレス信号ＴＡ４１
を設定する。デコーダ４０は、テストアドレス信号ＴＡ
４１をデコードして、ターゲットのフリップフロップ２
０（３０）を選択する。ターゲットに対してデータの書
き込みを行う場合には、データをテストデータ信号ＴＤ
４２に設定した後、書き込み指示信号ＴＷ４３をハイレ
ベルとすることにより、各論理ゲートの作用でテストデ
ータ信号ＴＤ４２の書き込みが行われる。また、ターゲ
ットにおけるラッチデータの読み出しを行う場合には、
読み出し指示信号ＴＲ４４をハイレベルとすることによ
り、各論理ゲートの作用でテストデータ信号ＴＤ４２に
ターゲットのラッチデータが設定される。
【００２２】以上のようなＬＳＩにおけるテスト用回路
を利用することにより、図１に示した情報処理装置にお
けるサスペンド処理およびレジューム処理に伴う各ＬＳ
Ｉの動作状態およびデータの読み書きが行われる。
を利用することにより、図１に示した情報処理装置にお
けるサスペンド処理およびレジューム処理に伴う各ＬＳ
Ｉの動作状態およびデータの読み書きが行われる。
【００２３】なお、図１においては、テスト信号１４を
ＣＰＵ１および入出力装置３で共通としたが、それぞれ
のＬＳＩのメーカーや種類が異なるときにはテスト信号
１４のインターフェースも異なるため、この場合にはバ
ックアップ制御装置１３から数種類のテスト信号１４を
出力する構成とする。また、情報処理装置の製造コスト
を低減させるため、ＬＳＩのピン数を削減してバス６の
信号と共用化する構成としたり、バックアップメモリ１
５をメモリ２と共用する構成としてもよい。
ＣＰＵ１および入出力装置３で共通としたが、それぞれ
のＬＳＩのメーカーや種類が異なるときにはテスト信号
１４のインターフェースも異なるため、この場合にはバ
ックアップ制御装置１３から数種類のテスト信号１４を
出力する構成とする。また、情報処理装置の製造コスト
を低減させるため、ＬＳＩのピン数を削減してバス６の
信号と共用化する構成としたり、バックアップメモリ１
５をメモリ２と共用する構成としてもよい。
【００２４】以上のように本実施例によれば、サスペン
ド処理およびレジューム処理の実行制御は、ＣＰＵを用
いることなく退避復帰制御手段のみによって行われるた
め、専用のソフトウェアが不要となるとともに、ソフト
ウェアでは読み書きできない動作状態（ステータス情
報）およびデータについてもそのまま読み書き可能とな
り、サスペンド処理およびレジューム処理の信頼性を向
上させることができる。
ド処理およびレジューム処理の実行制御は、ＣＰＵを用
いることなく退避復帰制御手段のみによって行われるた
め、専用のソフトウェアが不要となるとともに、ソフト
ウェアでは読み書きできない動作状態（ステータス情
報）およびデータについてもそのまま読み書き可能とな
り、サスペンド処理およびレジューム処理の信頼性を向
上させることができる。
【００２５】なお、詳述しないが、バックアップ制御装
置１３にＣＰＵ１と入出力装置３の故障診断機能を設け
ておき、情報処理装置が正常に動作しなくなった場合に
故障したデバイスを特定する機能を設けてもよい。
置１３にＣＰＵ１と入出力装置３の故障診断機能を設け
ておき、情報処理装置が正常に動作しなくなった場合に
故障したデバイスを特定する機能を設けてもよい。
【００２６】
【発明の効果】以上詳しく説明したように、本発明の情
報処理装置によれば、退避情報記憶手段（バックアップ
メモリ）と、装置本体を構成する各ＬＳＩ（ＣＰＵ，入
出力装置，メモリなど）と、前記退避情報記憶手段およ
び前記各ＬＳＩに対するステータス情報（動作状態また
は内部状態）およびデータの入出力動作を制御するとと
もに前記各ＬＳＩへの主電源の供給のオン・オフ動作を
制御する退避復帰制御手段（バックアップ制御装置）と
を具備し、前記退避復帰制御手段は、前記ステータス情
報およびデータを前記退避情報記憶手段に退避させた後
に前記主電源の供給を停止させるサスペンド処理と、前
記主電源の供給を再開させた後に前記退避情報記憶手段
に退避された前記ステータス情報およびデータを前記各
ＬＳＩに復帰させるレジューム処理とを、前記各ＬＳＩ
の正常動作を確認するためのテスト回路を用いて実行す
る。
報処理装置によれば、退避情報記憶手段（バックアップ
メモリ）と、装置本体を構成する各ＬＳＩ（ＣＰＵ，入
出力装置，メモリなど）と、前記退避情報記憶手段およ
び前記各ＬＳＩに対するステータス情報（動作状態また
は内部状態）およびデータの入出力動作を制御するとと
もに前記各ＬＳＩへの主電源の供給のオン・オフ動作を
制御する退避復帰制御手段（バックアップ制御装置）と
を具備し、前記退避復帰制御手段は、前記ステータス情
報およびデータを前記退避情報記憶手段に退避させた後
に前記主電源の供給を停止させるサスペンド処理と、前
記主電源の供給を再開させた後に前記退避情報記憶手段
に退避された前記ステータス情報およびデータを前記各
ＬＳＩに復帰させるレジューム処理とを、前記各ＬＳＩ
の正常動作を確認するためのテスト回路を用いて実行す
る。
【００２７】したがって、サスペンド処理およびレジュ
ーム処理の実行制御は、ＣＰＵを用いることなく退避復
帰制御手段のみによって行われるため、専用のソフトウ
ェアが不要となるとともに、ソフトウェアでは読み書き
できないステータス情報およびデータについてもそのま
ま読み書き可能となり、サスペンド処理およびレジュー
ム処理の信頼性を向上させることができるという効果が
得られる。
ーム処理の実行制御は、ＣＰＵを用いることなく退避復
帰制御手段のみによって行われるため、専用のソフトウ
ェアが不要となるとともに、ソフトウェアでは読み書き
できないステータス情報およびデータについてもそのま
ま読み書き可能となり、サスペンド処理およびレジュー
ム処理の信頼性を向上させることができるという効果が
得られる。
【図１】本発明の情報処理装置の一実施例の構成を示す
図である。
図である。
【図２】本発明に関わる一般的なＬＳＩにおけるテスト
用回路の一例を示す図である。
用回路の一例を示す図である。
【図３】従来の情報処理装置の一例の構成を示す図であ
る。
る。
１ ＣＰＵ ２ メモリ ３ 入出力装置 ４ バス監視装置 ５ 電源装置 １２ スイッチ １３ バックアップ制御装置 １４ テスト信号 １５ バックアップメモリ
Claims (2)
- 【請求項１】 退避情報記憶手段と、 装置本体を構成する各ＬＳＩと、 前記退避情報記憶手段および前記各ＬＳＩに対するステ
ータス情報およびデータの入出力動作を制御するととも
に前記各ＬＳＩへの主電源の供給のオン・オフ動作を制
御する退避復帰制御手段とを具備し、 前記退避復帰制御手段は、前記ステータス情報およびデ
ータを前記退避情報記憶手段に退避させた後に前記主電
源の供給を停止させるサスペンド処理と、前記主電源の
供給を再開させた後に前記退避情報記憶手段に退避され
た前記ステータス情報およびデータを前記各ＬＳＩに復
帰させるレジューム処理とを、前記各ＬＳＩの正常動作
を確認するためのテスト回路を用いて実行することを特
徴とする情報処理装置。 - 【請求項２】 前記退避復帰制御手段は、装置本体が正
常に動作しなくなったときに前記各ＬＳＩの故障診断処
理を実行することを特徴とする請求項１記載の情報処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5195856A JPH0749816A (ja) | 1993-08-06 | 1993-08-06 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5195856A JPH0749816A (ja) | 1993-08-06 | 1993-08-06 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0749816A true JPH0749816A (ja) | 1995-02-21 |
Family
ID=16348140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5195856A Pending JPH0749816A (ja) | 1993-08-06 | 1993-08-06 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0749816A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007306143A (ja) * | 2006-05-09 | 2007-11-22 | Ricoh Co Ltd | 画像処理装置 |
| KR101026831B1 (ko) * | 2002-02-06 | 2011-04-04 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 전자 장치 |
-
1993
- 1993-08-06 JP JP5195856A patent/JPH0749816A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101026831B1 (ko) * | 2002-02-06 | 2011-04-04 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 전자 장치 |
| JP2007306143A (ja) * | 2006-05-09 | 2007-11-22 | Ricoh Co Ltd | 画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5931951A (en) | Computer system for preventing cache malfunction by invalidating the cache during a period of switching to normal operation mode from power saving mode | |
| US6732280B1 (en) | Computer system performing machine specific tasks before going to a low power state | |
| US5586332A (en) | Power management for low power processors through the use of auto clock-throttling | |
| US5634131A (en) | Method and apparatus for independently stopping and restarting functional units | |
| EP0230351B1 (en) | Information processing system | |
| US6405320B1 (en) | Computer system performing machine specific tasks before going to a low power state | |
| US7979687B2 (en) | Quick start | |
| JP2002215597A (ja) | マルチプロセッサ装置 | |
| US20040153762A1 (en) | Hardware driven state save/restore in a data processing system | |
| JP4803463B2 (ja) | メモリデバイスへの入力制御 | |
| JP3302847B2 (ja) | 記憶装置 | |
| US4694393A (en) | Peripheral unit for a microprocessor system | |
| KR20020026814A (ko) | 컴퓨터 시스템의 중지 및 재개 동작을 위한 방법 및 장치 | |
| JPH10177563A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| JP4083847B2 (ja) | メモリ・リフレッシュ方法及びシステム | |
| US20090089514A1 (en) | Implementing Asynchronous Request for Forcing Dynamic Memory into Self Refresh | |
| US20040250147A1 (en) | Uninterrupted system operation | |
| JP3024308B2 (ja) | データ処理装置 | |
| US20050283626A1 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
| JPH10133714A (ja) | 集積回路装置 | |
| JPH0749816A (ja) | 情報処理装置 | |
| JPH10187302A (ja) | データ記憶システム及び同システムに適用する電力節約方法 | |
| US20190026026A1 (en) | Physical memory region backup of a volatile memory to a non-volatile memory | |
| JP3328832B2 (ja) | データ処理装置 | |
| JP3350198B2 (ja) | バックアップ機能付き記憶システム |