JP3350198B2 - バックアップ機能付き記憶システム - Google Patents
バックアップ機能付き記憶システムInfo
- Publication number
- JP3350198B2 JP3350198B2 JP00157194A JP157194A JP3350198B2 JP 3350198 B2 JP3350198 B2 JP 3350198B2 JP 00157194 A JP00157194 A JP 00157194A JP 157194 A JP157194 A JP 157194A JP 3350198 B2 JP3350198 B2 JP 3350198B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory module
- backup function
- battery backup
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Dram (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、それぞれがＤＲＡＭ
（ダイナミックランダムアクセスメモリ）からなる複数
のメモリモジュールを有するとともに、そのうち少なく
とも一つが電池バックアップ機能付きのメモリモジュー
ルであるバックアップ機能付き記憶システムに関し、特
に、電池バックアップ機能付きのメモリモジュールを自
動的に認識し、停電時にメモリモジュールに対して自動
的にセルフリフレッシュ動作を行わせるようにしたバッ
クアップ機能付き記憶システムに関する。
（ダイナミックランダムアクセスメモリ）からなる複数
のメモリモジュールを有するとともに、そのうち少なく
とも一つが電池バックアップ機能付きのメモリモジュー
ルであるバックアップ機能付き記憶システムに関し、特
に、電池バックアップ機能付きのメモリモジュールを自
動的に認識し、停電時にメモリモジュールに対して自動
的にセルフリフレッシュ動作を行わせるようにしたバッ
クアップ機能付き記憶システムに関する。
【０００２】
【従来の技術】従来から、電子計算機などの記憶装置と
してＤＲＡＭ（ダイナミックランダムアクセスメモリ）
やＳＲＡＭ（スタティックランダムアクセスメモリ）な
どの半導体記憶装置が使用されている。一般に、ＤＲＡ
Ｍは単価が安く高密度化が可能であるが、常にリフレッ
シュを行う必要があるため、電池でバックアップする場
合には比較的容量の大きなバックアップ用電池を必要と
する。ＳＲＡＭは単価が高く集積密度は低いが、リフレ
ッシュを必要としないため比較的小容量の電池でバック
アップすることができる。そのため、バックアップする
記憶装置にはＳＲＡＭを、通常動作で使用される記憶装
置にはＤＲＡＭを用いることが考えられる。この考えを
主記憶装置に適用して、主記憶装置を電池バックアップ
機能付きＳＲＡＭ部分と電池バックアップ機能のないＤ
ＲＡＭ部分の混在した構成にし、ＳＲＡＭ部分にハード
ディスクの一部の写しを持たせてファイルアクセスを高
速化するようにしたものが、例えば、特開平４−１０７
６５８号公報や特開平４−１３８５４０号公報に記載さ
れている。
してＤＲＡＭ（ダイナミックランダムアクセスメモリ）
やＳＲＡＭ（スタティックランダムアクセスメモリ）な
どの半導体記憶装置が使用されている。一般に、ＤＲＡ
Ｍは単価が安く高密度化が可能であるが、常にリフレッ
シュを行う必要があるため、電池でバックアップする場
合には比較的容量の大きなバックアップ用電池を必要と
する。ＳＲＡＭは単価が高く集積密度は低いが、リフレ
ッシュを必要としないため比較的小容量の電池でバック
アップすることができる。そのため、バックアップする
記憶装置にはＳＲＡＭを、通常動作で使用される記憶装
置にはＤＲＡＭを用いることが考えられる。この考えを
主記憶装置に適用して、主記憶装置を電池バックアップ
機能付きＳＲＡＭ部分と電池バックアップ機能のないＤ
ＲＡＭ部分の混在した構成にし、ＳＲＡＭ部分にハード
ディスクの一部の写しを持たせてファイルアクセスを高
速化するようにしたものが、例えば、特開平４−１０７
６５８号公報や特開平４−１３８５４０号公報に記載さ
れている。
【０００３】ＳＲＡＭとＤＲＡＭではインタフェース信
号が異なるため、一般的には同一の主記憶装置にＳＲＡ
ＭとＤＲＡＭを組み込むのは困難であるが、上記特開平
４−１０７６５８号公報に記載されたものでは、一方の
メモリ（例えば、ＳＲＡＭ）のインタフェース信号を他
方のメモリ（例えば、ＤＲＡＭ）のインタフェース信号
に変換することによって同一のインタフェース信号にし
て同一の主記憶装置に組み込むことを可能にしている。
また、上記特開平４−１３８５４０号公報では、電池の
正常性および電池バックアップ機能付きメモリの実装空
間を認識するためのデータを固定エリアに格納してお
き、それを参照して電池バックアップ機能付きメモリを
認識するようにした手段を設けている。
号が異なるため、一般的には同一の主記憶装置にＳＲＡ
ＭとＤＲＡＭを組み込むのは困難であるが、上記特開平
４−１０７６５８号公報に記載されたものでは、一方の
メモリ（例えば、ＳＲＡＭ）のインタフェース信号を他
方のメモリ（例えば、ＤＲＡＭ）のインタフェース信号
に変換することによって同一のインタフェース信号にし
て同一の主記憶装置に組み込むことを可能にしている。
また、上記特開平４−１３８５４０号公報では、電池の
正常性および電池バックアップ機能付きメモリの実装空
間を認識するためのデータを固定エリアに格納してお
き、それを参照して電池バックアップ機能付きメモリを
認識するようにした手段を設けている。
【０００４】また、従来、複数のメモリモジュールで構
成した記憶装置をアクセスする場合、複数のメモリモジ
ュールに共通の制御信号を供給し、各メモリモジュール
毎に、自メモリモジュール内に設定されている固有のモ
ジュールアドレスと上記供給されたメモリのモジュール
アドレスとを比較し、一致した場合にのみ制御信号を取
り込むようにして、各メモリモジュール毎に別個の動作
が行えるようにしていた。しかしながら、近年、ワーク
ステーション（ＷＳ）、パーソナルコンピュータ（Ｐ
Ｃ）の分野では、メモリ素子の高集積化の必要性に伴
い、シングルインラインメモリモジュール（Ｓingle Ｉ
n-line Ｍemory Ｍodule：以下ＳＩＭＭという）の使用
が急速に広まっており、これに伴い、メモリ制御も、各
ＳＩＭＭ個別に制御信号を供給することが必要となって
きている。
成した記憶装置をアクセスする場合、複数のメモリモジ
ュールに共通の制御信号を供給し、各メモリモジュール
毎に、自メモリモジュール内に設定されている固有のモ
ジュールアドレスと上記供給されたメモリのモジュール
アドレスとを比較し、一致した場合にのみ制御信号を取
り込むようにして、各メモリモジュール毎に別個の動作
が行えるようにしていた。しかしながら、近年、ワーク
ステーション（ＷＳ）、パーソナルコンピュータ（Ｐ
Ｃ）の分野では、メモリ素子の高集積化の必要性に伴
い、シングルインラインメモリモジュール（Ｓingle Ｉ
n-line Ｍemory Ｍodule：以下ＳＩＭＭという）の使用
が急速に広まっており、これに伴い、メモリ制御も、各
ＳＩＭＭ個別に制御信号を供給することが必要となって
きている。
【０００５】
【発明が解決しようとする課題】主記憶装置を複数のＳ
ＩＭＭで構成する場合、上記特開昭４−１０７６５８号
公報の技術を適用し、電池バックアップ機能付きＳＲＡ
ＭからなるＳＩＭＭと電池バックアップ機能のないＤＲ
ＡＭからなるＳＩＭＭの混在した構成にし、ＳＲＡＭ部
分にハードディスクの一部の写しを持たせてファイルア
クセスを高速化するようにすると、一方のＳＩＭＭ（例
えば、ＳＲＡＭ）のインタフェース信号を他方のＳＩＭ
Ｍ（例えば、ＤＲＡＭ）のインタフェース信号に変換し
なければならず、そのためのインタフェース信号変換回
路を一方のＳＩＭＭ上に設ける必要があるため、ＳＩＭ
Ｍによる小型化が困難になるという問題がある。また、
上記特開平４−１３８５４０号公報における電池バック
アップ機能付きメモリを用いる場合は、電池の正常性お
よび電池バックアップ機能付きメモリの実装空間を認識
するためのデータを格納する固定エリアを設けたり、そ
れを参照して電池バックアップ機能付きメモリを認識す
る手段を設ける必要があり、これも構成が複雑になり、
ＳＩＭＭによる小型化がむずかしいという問題がある。
ＩＭＭで構成する場合、上記特開昭４−１０７６５８号
公報の技術を適用し、電池バックアップ機能付きＳＲＡ
ＭからなるＳＩＭＭと電池バックアップ機能のないＤＲ
ＡＭからなるＳＩＭＭの混在した構成にし、ＳＲＡＭ部
分にハードディスクの一部の写しを持たせてファイルア
クセスを高速化するようにすると、一方のＳＩＭＭ（例
えば、ＳＲＡＭ）のインタフェース信号を他方のＳＩＭ
Ｍ（例えば、ＤＲＡＭ）のインタフェース信号に変換し
なければならず、そのためのインタフェース信号変換回
路を一方のＳＩＭＭ上に設ける必要があるため、ＳＩＭ
Ｍによる小型化が困難になるという問題がある。また、
上記特開平４−１３８５４０号公報における電池バック
アップ機能付きメモリを用いる場合は、電池の正常性お
よび電池バックアップ機能付きメモリの実装空間を認識
するためのデータを格納する固定エリアを設けたり、そ
れを参照して電池バックアップ機能付きメモリを認識す
る手段を設ける必要があり、これも構成が複雑になり、
ＳＩＭＭによる小型化がむずかしいという問題がある。
【０００６】さらに、主記憶装置をＤＲＡＭで構成する
とともに、バックアップメモリとなる部分だけをチップ
内で自動的にリフレッシュ動作を行う機能（セルフリフ
レッシュ）を有するＤＲＡＭを使用することによってイ
ンタフェースの互換を保つことが考えられる。しかし、
電池バックアップ期間中はセルフリフレッシュ動作を行
うため制御信号のレベルを固定する必要があること、セ
ルフリフレッシュへの移行時およびセルフリフレッシュ
から通常モードへの移行時の制御信号の出力手順は決ま
っており、従来の共通信号を固有のモジュールアドレス
で取り込む方式ではセルフリフレッシュ用の専用外付け
回路を設ける必要があり、これもＳＩＭＭによる構成を
困難なものにしている。本発明は、上記問題点を解消
し、電池バックアップ機能付きメモリモジュールを搭載
したバックアップ機能付き記憶システムにおいて、電源
立ち上げ時に必要な設定を自動的に行うことにより誤動
作をなくすとともにメモリモジュールに専用回路を設け
ることを不要にしてメモリモジュールの小型化を図るこ
と、および、停電時にバックアップ状態（セルフリフレ
ッシュ状態）への移行を確実に行うことを目的としてい
る。
とともに、バックアップメモリとなる部分だけをチップ
内で自動的にリフレッシュ動作を行う機能（セルフリフ
レッシュ）を有するＤＲＡＭを使用することによってイ
ンタフェースの互換を保つことが考えられる。しかし、
電池バックアップ期間中はセルフリフレッシュ動作を行
うため制御信号のレベルを固定する必要があること、セ
ルフリフレッシュへの移行時およびセルフリフレッシュ
から通常モードへの移行時の制御信号の出力手順は決ま
っており、従来の共通信号を固有のモジュールアドレス
で取り込む方式ではセルフリフレッシュ用の専用外付け
回路を設ける必要があり、これもＳＩＭＭによる構成を
困難なものにしている。本発明は、上記問題点を解消
し、電池バックアップ機能付きメモリモジュールを搭載
したバックアップ機能付き記憶システムにおいて、電源
立ち上げ時に必要な設定を自動的に行うことにより誤動
作をなくすとともにメモリモジュールに専用回路を設け
ることを不要にしてメモリモジュールの小型化を図るこ
と、および、停電時にバックアップ状態（セルフリフレ
ッシュ状態）への移行を確実に行うことを目的としてい
る。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、マイクロプログラムによって制御される
マイクロプロセッサＭＰＵと、それぞれがＤＲＡＭ（ダ
イナミックランダムアクセスメモリ）で構成され、その
うちの少なくとも一つが電池バックアップ機能付きであ
る複数のメモリモジュールからなる記憶装置と、電源電
圧の変化を検出する電圧検出回路とを有するバックアッ
プ機能付き記憶システムにおいて、前記複数のメモリモ
ジュールの状態情報を格納する記憶手段（コントロール
レジスタ）を設け、前記マイクロプロセッサは、電源立
ち上げ時に前記複数のメモリモジュールのうちの一つの
メモリモジュールの特定アドレスに所定のデータを書き
込み、該メモリモジュールをセルフリフレッシュモード
とし、前記メモリモジュールのリフレッシュサイクル時
間以上待った後、前記特定アドレスの内容を読み取り、
該読み取った特定アドレスの内容と前記所定のデータと
比較し、該比較の結果、両者が等しければ、前記メモリ
モジュールを電池バックアップ機能付きメモリモジュー
ルであると認識して当該メモリモジュールを識別するた
めの状態情報を前記記憶手段に記憶するとともに、前記
メモリモジュール内にバックアップデータがあるかどう
かをチェックし、バックアップデータがあれば、そのデ
ータを退避し、前記電圧検出回路によって電源電圧の降
下が検出された場合に電池バックアップ機能付きメモリ
モジュールと認識されたメモリモジュールに対してセル
フリフレッシュ動作を行わせることを特徴としている。
成するために、マイクロプログラムによって制御される
マイクロプロセッサＭＰＵと、それぞれがＤＲＡＭ（ダ
イナミックランダムアクセスメモリ）で構成され、その
うちの少なくとも一つが電池バックアップ機能付きであ
る複数のメモリモジュールからなる記憶装置と、電源電
圧の変化を検出する電圧検出回路とを有するバックアッ
プ機能付き記憶システムにおいて、前記複数のメモリモ
ジュールの状態情報を格納する記憶手段（コントロール
レジスタ）を設け、前記マイクロプロセッサは、電源立
ち上げ時に前記複数のメモリモジュールのうちの一つの
メモリモジュールの特定アドレスに所定のデータを書き
込み、該メモリモジュールをセルフリフレッシュモード
とし、前記メモリモジュールのリフレッシュサイクル時
間以上待った後、前記特定アドレスの内容を読み取り、
該読み取った特定アドレスの内容と前記所定のデータと
比較し、該比較の結果、両者が等しければ、前記メモリ
モジュールを電池バックアップ機能付きメモリモジュー
ルであると認識して当該メモリモジュールを識別するた
めの状態情報を前記記憶手段に記憶するとともに、前記
メモリモジュール内にバックアップデータがあるかどう
かをチェックし、バックアップデータがあれば、そのデ
ータを退避し、前記電圧検出回路によって電源電圧の降
下が検出された場合に電池バックアップ機能付きメモリ
モジュールと認識されたメモリモジュールに対してセル
フリフレッシュ動作を行わせることを特徴としている。
【０００８】
【作用】本発明は、複数のメモリモジュールの状態情報
を格納する記憶手段を設け、電源立ち上げ時にマイクロ
プロセッサによりメモリモジュールの状態をチェックし
て登録するようにしたため、専用外付けのハードウェア
を設ける必要がなくなりメモリモジュールの小型化が可
能になる。また、メモリモジュールの状態情報を格納す
る記憶手段を設けたので、電池バックアップ機能付きメ
モリか否かの判定は、該記憶手段を参照することによっ
て容易に行うことができる。さらに、電圧検出回路によ
って電源電圧の降下が検出された場合に電池バックアッ
プ機能付きメモリモジュールに対してセルフリフレッシ
ュ動作を行わせるようにしたことにより、バックアップ
状態への移行を確実に行なえ信頼性が向上する。
を格納する記憶手段を設け、電源立ち上げ時にマイクロ
プロセッサによりメモリモジュールの状態をチェックし
て登録するようにしたため、専用外付けのハードウェア
を設ける必要がなくなりメモリモジュールの小型化が可
能になる。また、メモリモジュールの状態情報を格納す
る記憶手段を設けたので、電池バックアップ機能付きメ
モリか否かの判定は、該記憶手段を参照することによっ
て容易に行うことができる。さらに、電圧検出回路によ
って電源電圧の降下が検出された場合に電池バックアッ
プ機能付きメモリモジュールに対してセルフリフレッシ
ュ動作を行わせるようにしたことにより、バックアップ
状態への移行を確実に行なえ信頼性が向上する。
【０００９】
【実施例】以下、本発明の一実施例を図面を用いて詳細
に説明する。図１は、本発明の一実施例を示す全体構成
図であり、ＳＩＭＭのうちの１つを電池バックアップ機
能付きメモリモジュールにした例を示す図である。図１
において、１はマイクロプログラムにより制御されるマ
イクロプロセッサ（ＭＰＵ）、２は主記憶装置を制御す
る主記憶制御装置（ＭＣＵ）、３は割込みコントローラ
（ＰＩＣ）、４は電圧検出回路、５は電池バックアップ
機能付きＳＩＭＭ、６〜８はＳＩＭＭ、９は停電予告割
込み信号である。また、１０はマスタボードであり、上
述したマイクロプロセッサ１、主記憶制御装置２、割り
込みコントローラ３、電圧検出回路４、電池バックアッ
プ機能付きＳＩＭＭ５、およびＳＩＭＭ６〜８を搭載し
ている。１１は本システムの主電源である。９は停電予
告割り込み信号、１２はメモリ起動信号、１３〜１６は
制御信号、１７は割り込み信号である。
に説明する。図１は、本発明の一実施例を示す全体構成
図であり、ＳＩＭＭのうちの１つを電池バックアップ機
能付きメモリモジュールにした例を示す図である。図１
において、１はマイクロプログラムにより制御されるマ
イクロプロセッサ（ＭＰＵ）、２は主記憶装置を制御す
る主記憶制御装置（ＭＣＵ）、３は割込みコントローラ
（ＰＩＣ）、４は電圧検出回路、５は電池バックアップ
機能付きＳＩＭＭ、６〜８はＳＩＭＭ、９は停電予告割
込み信号である。また、１０はマスタボードであり、上
述したマイクロプロセッサ１、主記憶制御装置２、割り
込みコントローラ３、電圧検出回路４、電池バックアッ
プ機能付きＳＩＭＭ５、およびＳＩＭＭ６〜８を搭載し
ている。１１は本システムの主電源である。９は停電予
告割り込み信号、１２はメモリ起動信号、１３〜１６は
制御信号、１７は割り込み信号である。
【００１０】図１を用いて、本発明の記憶制御システム
全体の動作を説明する。本発明のシステムにおいて、通
常動作時、ＭＰＵ１からＭＣＵ２に対して、メモリ起動
信号１２により、メモリへの書込み／読出しが行われ
る。前記通常動作時に、主電源１１に障害が発生して電
源電圧が低下すると、電圧検出回路４はそれを検出し、
停電予告割込み信号９を発生する。ＭＣＵ２は、電圧検
出回路４から送られた停電予告割込み信号９を受ける
と、現在実行中のアクセスの終了を待って、電池バック
アップ機能付きメモリＳＩＭＭ５に対し、セルフリフレ
ッシュモードへの移行を行うため、制御信号１３を出力
する。電池バックアップ機能付きメモリＳＩＭＭ５は、
制御信号１３により、通常動作状態からセルフリフレッ
シュモードに移行し、電池バックアップ状態となる。ま
た、ＭＰＵ１は、ＰＩＣ３が、停電予告割込み信号９を
受けて出力した割込み信号１７を受けると、割込み内容
を解析し、停電割込みのとき現在実行中の処理を中止
し、停止処理を実行する。
全体の動作を説明する。本発明のシステムにおいて、通
常動作時、ＭＰＵ１からＭＣＵ２に対して、メモリ起動
信号１２により、メモリへの書込み／読出しが行われ
る。前記通常動作時に、主電源１１に障害が発生して電
源電圧が低下すると、電圧検出回路４はそれを検出し、
停電予告割込み信号９を発生する。ＭＣＵ２は、電圧検
出回路４から送られた停電予告割込み信号９を受ける
と、現在実行中のアクセスの終了を待って、電池バック
アップ機能付きメモリＳＩＭＭ５に対し、セルフリフレ
ッシュモードへの移行を行うため、制御信号１３を出力
する。電池バックアップ機能付きメモリＳＩＭＭ５は、
制御信号１３により、通常動作状態からセルフリフレッ
シュモードに移行し、電池バックアップ状態となる。ま
た、ＭＰＵ１は、ＰＩＣ３が、停電予告割込み信号９を
受けて出力した割込み信号１７を受けると、割込み内容
を解析し、停電割込みのとき現在実行中の処理を中止
し、停止処理を実行する。
【００１１】次に、主記憶制御装置ＭＣＵ２における動
作を詳細に説明する。図２は図１中の主記憶制御装置
（ＭＣＵ）２の内部ブロック図を示したものである。図
２において、１３〜１６は図１の１３〜１６の制御信号
を具体的に表したもの、２１はメモリアクセス制御ステ
ージ、２２はメモリモジュール用制御信号生成装置、２
３はメモリ制御信号出力制御回路、２４はメモリ制御信
号（ＲＡＳ、ＣＡＳ、ＷＥ）、２５は停電予告割り込み
用フリップフロップ、３１はコントロールレジスタ（記
憶手段）、４０は停電予告割り込み信号である。
作を詳細に説明する。図２は図１中の主記憶制御装置
（ＭＣＵ）２の内部ブロック図を示したものである。図
２において、１３〜１６は図１の１３〜１６の制御信号
を具体的に表したもの、２１はメモリアクセス制御ステ
ージ、２２はメモリモジュール用制御信号生成装置、２
３はメモリ制御信号出力制御回路、２４はメモリ制御信
号（ＲＡＳ、ＣＡＳ、ＷＥ）、２５は停電予告割り込み
用フリップフロップ、３１はコントロールレジスタ（記
憶手段）、４０は停電予告割り込み信号である。
【００１２】図３は図２中のメモリモジュール用制御信
号生成装置２２の内部回路を詳細に示した図である。図
３において、９は停電予告割り込み信号、２３はメモリ
制御信号出力制御回路、２４はメモリ制御信号（ＲＡ
Ｓ、ＣＡＳ、ＷＥ）、２５は停電予告割り込み用フリッ
プフロップ、２６はＷＥ信号、２７はＣＡＳ信号、２８
はＲＡＳ信号、３１はコントロールレジスタ、３３はＮ
ＡＮＤゲート、３４〜３５はＯＲゲート、３６はＡＮＤ
ゲート、３７〜３９はインバータ、４０は停電予告割り
込み信号、４１はＳＩＭＭへのアクセスを制御するアク
セス制御情報を示すビット（以下、ＢＡＴＥＮビットと
いう）、４２は電池バックアップ機能付きのＳＩＭＭの
場合に“１”が設定される状態情報を示すビット（以
下、ＦＡＡビットという）である。
号生成装置２２の内部回路を詳細に示した図である。図
３において、９は停電予告割り込み信号、２３はメモリ
制御信号出力制御回路、２４はメモリ制御信号（ＲＡ
Ｓ、ＣＡＳ、ＷＥ）、２５は停電予告割り込み用フリッ
プフロップ、２６はＷＥ信号、２７はＣＡＳ信号、２８
はＲＡＳ信号、３１はコントロールレジスタ、３３はＮ
ＡＮＤゲート、３４〜３５はＯＲゲート、３６はＡＮＤ
ゲート、３７〜３９はインバータ、４０は停電予告割り
込み信号、４１はＳＩＭＭへのアクセスを制御するアク
セス制御情報を示すビット（以下、ＢＡＴＥＮビットと
いう）、４２は電池バックアップ機能付きのＳＩＭＭの
場合に“１”が設定される状態情報を示すビット（以
下、ＦＡＡビットという）である。
【００１３】図４および図５は、電源立ち上げ時におい
て、各ＳＩＭＭを検査して対応するコントロールレジス
タ３１中のＦＡＡビット４２を設定する処理フローチャ
ートである。電源立ち上げ時（図４のステップ５１）、
ＭＣＵ２の各ＳＩＭＭに対応するコントロールレジスタ
のＢＡＴＥＮビットは、“０”となるよう設定しておく
（ステップ５２）。電源立ち上げで、ＭＰＵ１は自己診
断を行った後（ステップ５３）、メモリのテストを行
う。テストするＳＩＭＭのコントロールレジスタのＢＡ
ＴＥＮビット４１を“１”とし（ステップ５４）、起動
処理（ステップ５５）を行った後、電池バックアップ機
能付きメモリＳＩＭＭか否かを判定するため、特定アド
レスに対しユニークなデータを書込む（ステップ５
６）。ユニークなデータを書込んだ後、コントロールレ
ジスタのＢＡＴＥＮビット４１を“０”にしてセルフリ
フレッシュモードとする（ステップ５７）。ＤＲＡＭの
リフレッシュサイクルより長い時間後（ステップ５
８）、再び前記ＢＡＴＥＮビットを“１”としてセルフ
リフレッシュモードから通常モードに復帰させる（ステ
ップ５９）。
て、各ＳＩＭＭを検査して対応するコントロールレジス
タ３１中のＦＡＡビット４２を設定する処理フローチャ
ートである。電源立ち上げ時（図４のステップ５１）、
ＭＣＵ２の各ＳＩＭＭに対応するコントロールレジスタ
のＢＡＴＥＮビットは、“０”となるよう設定しておく
（ステップ５２）。電源立ち上げで、ＭＰＵ１は自己診
断を行った後（ステップ５３）、メモリのテストを行
う。テストするＳＩＭＭのコントロールレジスタのＢＡ
ＴＥＮビット４１を“１”とし（ステップ５４）、起動
処理（ステップ５５）を行った後、電池バックアップ機
能付きメモリＳＩＭＭか否かを判定するため、特定アド
レスに対しユニークなデータを書込む（ステップ５
６）。ユニークなデータを書込んだ後、コントロールレ
ジスタのＢＡＴＥＮビット４１を“０”にしてセルフリ
フレッシュモードとする（ステップ５７）。ＤＲＡＭの
リフレッシュサイクルより長い時間後（ステップ５
８）、再び前記ＢＡＴＥＮビットを“１”としてセルフ
リフレッシュモードから通常モードに復帰させる（ステ
ップ５９）。
【００１４】起動処理を行った後（ステップ６０）、前
記特定アドレスの内容を読出し（ステップ６１）、前記
ステップ５６で書込んだユニークなデータと比較する
（ステップ６２：以降のステップは図５参照）。比較の
結果、両者が等しければ、そのＳＩＭＭは電池バックア
ップ機能付きメモリであると判断して前記コントロール
レジスタのＦＡＡビットを“１”にする（ステップ６
３）。また、比較の結果等しくなければ、そのＳＩＭＭ
は電池バックアップ機能付きメモリでないとみなして前
記コントロールレジスタのＦＡＡビットを“０”に設定
する（ステップ６４）。
記特定アドレスの内容を読出し（ステップ６１）、前記
ステップ５６で書込んだユニークなデータと比較する
（ステップ６２：以降のステップは図５参照）。比較の
結果、両者が等しければ、そのＳＩＭＭは電池バックア
ップ機能付きメモリであると判断して前記コントロール
レジスタのＦＡＡビットを“１”にする（ステップ６
３）。また、比較の結果等しくなければ、そのＳＩＭＭ
は電池バックアップ機能付きメモリでないとみなして前
記コントロールレジスタのＦＡＡビットを“０”に設定
する（ステップ６４）。
【００１５】ステップ６２での判定の結果、電池バック
アップ機能付きメモリＳＩＭＭの場合には、上述したよ
うに、ステップ６３でコントロールレジスタのＦＡＡビ
ットを“１”にした後、さらに、そのＳＩＭＭにバック
アップ中のデータがあるかないかを判定する（ステップ
６５）。ステップ６５での判定結果、バックアップ中の
データが残っていれば、データのチェック読出しを行い
（ステップ６６）、エラーの有無をチェックする（ステ
ップ６７）。その結果、エラーがあればエラー処理を行
い（ステップ６８）、エラーがなければデータをディス
ク装置に退避（ステップ６９）した後、そのＳＩＭＭに
対しメモリ書込み／読出しテストを行った後イニシャラ
イズし（ステップ７０）、そのＳＩＭＭが最後のものか
を判定し（ステップ７１）、最後のものであれば次の処
理に進む。ＳＩＭＭがまだ残っていれば次のＳＩＭＭの
ＢＡＴＥＮビットを“１”に設定した後、ステップ５５
の起動処理に戻り次のＳＩＭＭに対して同様の処理を繰
り返す。ステップ６５での判定結果、バックアップ中の
データが残っていなければ、直ちに上述したステップ７
０に進む。
アップ機能付きメモリＳＩＭＭの場合には、上述したよ
うに、ステップ６３でコントロールレジスタのＦＡＡビ
ットを“１”にした後、さらに、そのＳＩＭＭにバック
アップ中のデータがあるかないかを判定する（ステップ
６５）。ステップ６５での判定結果、バックアップ中の
データが残っていれば、データのチェック読出しを行い
（ステップ６６）、エラーの有無をチェックする（ステ
ップ６７）。その結果、エラーがあればエラー処理を行
い（ステップ６８）、エラーがなければデータをディス
ク装置に退避（ステップ６９）した後、そのＳＩＭＭに
対しメモリ書込み／読出しテストを行った後イニシャラ
イズし（ステップ７０）、そのＳＩＭＭが最後のものか
を判定し（ステップ７１）、最後のものであれば次の処
理に進む。ＳＩＭＭがまだ残っていれば次のＳＩＭＭの
ＢＡＴＥＮビットを“１”に設定した後、ステップ５５
の起動処理に戻り次のＳＩＭＭに対して同様の処理を繰
り返す。ステップ６５での判定結果、バックアップ中の
データが残っていなければ、直ちに上述したステップ７
０に進む。
【００１６】ステップ６２での判定の結果、電池バック
アップ機能付きメモリＳＩＭＭでなければ、上述したよ
うにステップ６４でＦＡＡビットを“０”にした後、そ
のＳＩＭＭに対し、メモリ書込み／読出しテストを行っ
た後、直ちに上述したステップ７０に進む。なお、メモ
リモジュールに不良部分が存在することがわかった場
合、コントロールレジスタ３１の特定のビットにその旨
を登録しておき、それ以後、マイクロプロセッサの制御
によりその不良メモリモジュールを切り離すなどしてア
クセス不可能にしてシステムを立ち上げるようにしても
よい。
アップ機能付きメモリＳＩＭＭでなければ、上述したよ
うにステップ６４でＦＡＡビットを“０”にした後、そ
のＳＩＭＭに対し、メモリ書込み／読出しテストを行っ
た後、直ちに上述したステップ７０に進む。なお、メモ
リモジュールに不良部分が存在することがわかった場
合、コントロールレジスタ３１の特定のビットにその旨
を登録しておき、それ以後、マイクロプロセッサの制御
によりその不良メモリモジュールを切り離すなどしてア
クセス不可能にしてシステムを立ち上げるようにしても
よい。
【００１７】次に、図３を用いて制御信号１３〜１６の
生成手段および電池バックアップ機能付きＳＩＭＭにお
けるセルフリフレッシュの動作を詳細に説明する。コン
トロールレジスタ３１は、マイクロプログラムによりＭ
ＰＵ１から設定可能な構成になっている。コントロール
レジスタ３１のうち、電池バックアップ機能付きメモリ
ＳＩＭＭを制御するビットすなわちＢＡＴＥＮビット４
１は、電源立ち上げ後、マイクロプログラムにより
“１”にセットされる。本ＢＡＴＥＮビットが“１”に
なると、電圧検出回路の出力、すなわち、停電予告割込
み信号９をクロックＣＬＫでサンプルして保持するＦＦ
２５の出力４０と前記ＢＡＴＥＮビット４１の内容がゲ
ート３３においてＮＡＮＤ論理がとられ、そのＮＡＮＤ
出力が、ＯＲゲート３４、３５に入力されて、それぞれ
他方の入力ＲＡＳ、ＣＡＳと論理和がとられ、インバー
タ３７、３８で反転された後に出力される。
生成手段および電池バックアップ機能付きＳＩＭＭにお
けるセルフリフレッシュの動作を詳細に説明する。コン
トロールレジスタ３１は、マイクロプログラムによりＭ
ＰＵ１から設定可能な構成になっている。コントロール
レジスタ３１のうち、電池バックアップ機能付きメモリ
ＳＩＭＭを制御するビットすなわちＢＡＴＥＮビット４
１は、電源立ち上げ後、マイクロプログラムにより
“１”にセットされる。本ＢＡＴＥＮビットが“１”に
なると、電圧検出回路の出力、すなわち、停電予告割込
み信号９をクロックＣＬＫでサンプルして保持するＦＦ
２５の出力４０と前記ＢＡＴＥＮビット４１の内容がゲ
ート３３においてＮＡＮＤ論理がとられ、そのＮＡＮＤ
出力が、ＯＲゲート３４、３５に入力されて、それぞれ
他方の入力ＲＡＳ、ＣＡＳと論理和がとられ、インバー
タ３７、３８で反転された後に出力される。
【００１８】正常電圧ならば停電予告割り込み信号９は
“Ｈ”であり、ＦＦ２５にクロックＣＬＫのタイミング
で“１”がセットされる。ＦＦ２５の出力４０が“１”
の場合は、電池バックアップ機能付きメモリＳＩＭＭで
はＦＡＡビット４２が“１”であるから、ＮＡＮＤゲー
ト３３の出力は“０”になり、ＯＲゲート３４、３５は
メモリ制御信号２４を通過させ、通常のメモリアクセス
が行われる（通常モード）。電源電圧の低下が検出され
ると、停電予告割り込み信号９が“Ｌ”になり、クロッ
クＣＬＫのタイミングでＦＦ２５が“０”にリセットさ
れ、その出力４０は“１”の状態から“０”の状態に変
化する。そのとき、ＮＡＮＤゲート３３の出力は“１”
となり、ＯＲゲート３４、３５の出力をメモリ制御信号
２４であるＲＡＳ、ＣＡＳの信号レベルにかかわりなく
“１”にし、アクセスをセルフリフレッシュモードに固
定する。以上の説明によって、電池バックアップ機能付
きＳＩＭＭにおいて停電予告割り込み信号によってセル
フリフレッシュの動作が自動的に行われることがわか
る。
“Ｈ”であり、ＦＦ２５にクロックＣＬＫのタイミング
で“１”がセットされる。ＦＦ２５の出力４０が“１”
の場合は、電池バックアップ機能付きメモリＳＩＭＭで
はＦＡＡビット４２が“１”であるから、ＮＡＮＤゲー
ト３３の出力は“０”になり、ＯＲゲート３４、３５は
メモリ制御信号２４を通過させ、通常のメモリアクセス
が行われる（通常モード）。電源電圧の低下が検出され
ると、停電予告割り込み信号９が“Ｌ”になり、クロッ
クＣＬＫのタイミングでＦＦ２５が“０”にリセットさ
れ、その出力４０は“１”の状態から“０”の状態に変
化する。そのとき、ＮＡＮＤゲート３３の出力は“１”
となり、ＯＲゲート３４、３５の出力をメモリ制御信号
２４であるＲＡＳ、ＣＡＳの信号レベルにかかわりなく
“１”にし、アクセスをセルフリフレッシュモードに固
定する。以上の説明によって、電池バックアップ機能付
きＳＩＭＭにおいて停電予告割り込み信号によってセル
フリフレッシュの動作が自動的に行われることがわか
る。
【００１９】以上説明したように、本実施例では、複数
のメモリモジュールの状態情報を格納する記憶手段を設
け、電源立ち上げ時にマイクロプロセッサの制御によっ
てメモリモジュールの状態を検査して登録するようにし
たので、メモリモジュールに専用外付けのハードウェア
を設ける必要がなくなった。また、電池バックアップ機
能付きメモリか否かの判定は該記憶手段を参照すること
によって簡単に行うことができる。さらに、電圧検出回
路によって電源電圧の降下が検出された場合に電池バッ
クアップ機能付きメモリモジュールに対して自動的にセ
ルフリフレッシュ動作を行わせるようにしたのでバック
アップ状態への移行を確実に行なえ信頼性が向上する。
のメモリモジュールの状態情報を格納する記憶手段を設
け、電源立ち上げ時にマイクロプロセッサの制御によっ
てメモリモジュールの状態を検査して登録するようにし
たので、メモリモジュールに専用外付けのハードウェア
を設ける必要がなくなった。また、電池バックアップ機
能付きメモリか否かの判定は該記憶手段を参照すること
によって簡単に行うことができる。さらに、電圧検出回
路によって電源電圧の降下が検出された場合に電池バッ
クアップ機能付きメモリモジュールに対して自動的にセ
ルフリフレッシュ動作を行わせるようにしたのでバック
アップ状態への移行を確実に行なえ信頼性が向上する。
【００２０】本実施例は、さらに次のような特徴を有し
ている。上記実施例で説明したように、コントロールレ
ジスタに、対応するメモリモジュールに対して通常のア
クセスを行うか、バックアップ（セルフリフレッシュ）
動作を行うかなどを制御するためのアクセス制御情報を
持たせ、かつこのアクセス制御情報をマイクロプロセッ
サによって設定可能にしておくことによって、セルフリ
フレッシュ動作をさせるメモリモジュールを任意に選択
することができる。また、アクセスモードを切り替える
場合にメモリ情報の退避など必要な処理をマイクロプロ
セッサによって自動的に行わせることによりデータの喪
失を防止することができる。また、本発明はコントロー
ルレジスタを設ける位置を特に限定するものではない
が、上記実施例に示したように記憶制御装置内に設けれ
ばメモリモジュールの状態（電池バックアップ機能付き
メモリか否か、不良メモリか否かなど）を集中して管理
することができ、メモリモジュールを直接アクセスせず
に記憶制御装置内のコントロールレジスタだけを参照す
ることによって即座にその状態を知ることができ、制御
の単純化、高速化、効率化などに有効である。
ている。上記実施例で説明したように、コントロールレ
ジスタに、対応するメモリモジュールに対して通常のア
クセスを行うか、バックアップ（セルフリフレッシュ）
動作を行うかなどを制御するためのアクセス制御情報を
持たせ、かつこのアクセス制御情報をマイクロプロセッ
サによって設定可能にしておくことによって、セルフリ
フレッシュ動作をさせるメモリモジュールを任意に選択
することができる。また、アクセスモードを切り替える
場合にメモリ情報の退避など必要な処理をマイクロプロ
セッサによって自動的に行わせることによりデータの喪
失を防止することができる。また、本発明はコントロー
ルレジスタを設ける位置を特に限定するものではない
が、上記実施例に示したように記憶制御装置内に設けれ
ばメモリモジュールの状態（電池バックアップ機能付き
メモリか否か、不良メモリか否かなど）を集中して管理
することができ、メモリモジュールを直接アクセスせず
に記憶制御装置内のコントロールレジスタだけを参照す
ることによって即座にその状態を知ることができ、制御
の単純化、高速化、効率化などに有効である。
【００２１】
【発明の効果】本発明によると、メモリモジュールに専
用ハードウエアを設ける必要がなくなりメモリモジュー
ルの小型化を図ることができるとともに、停電時には自
動的にバックアップ状態（セルフリフレッシュ）に移行
できるため信頼性が大幅に向上する。
用ハードウエアを設ける必要がなくなりメモリモジュー
ルの小型化を図ることができるとともに、停電時には自
動的にバックアップ状態（セルフリフレッシュ）に移行
できるため信頼性が大幅に向上する。
【図１】本発明の一実施例を示す全体構成図である。
【図２】主記憶制御装置（ＭＣＵ）のうちメモリモジュ
ール別制御信号生成ブロックを示す図である。
ール別制御信号生成ブロックを示す図である。
【図３】メモリモジュール用制御信号生成装置の内部回
路を示す図である。
路を示す図である。
【図４】電源立ち上げ時における、各ＳＩＭＭを検査し
て対応するコントロールレジスタ中のＦＡＡビットを設
定するための処理フローチャートである。
て対応するコントロールレジスタ中のＦＡＡビットを設
定するための処理フローチャートである。
【図５】電源立ち上げ時における、各ＳＩＭＭを検査し
て対応するコントロールレジスタ中のＦＡＡビットを設
定するための処理フローチャートの続きである。
て対応するコントロールレジスタ中のＦＡＡビットを設
定するための処理フローチャートの続きである。
１ マイクロプロセッサ ２ 主記憶制御装置 ３ 割込みコントローラ ４ 電圧検出回路 ５ 電池バックアップ機能付きメモリＳＩＭＭ ６〜８ ＳＩＭＭ ９ 停電予告割込み信号 １０ マスタボード １１ 主電源 １３〜１６ メモリ制御信号 １７ 割込み信号 ３１ コントロールレジスタ（記憶手段）
フロントページの続き (72)発明者 寺尾 益美 愛知県名古屋市中区栄三丁目10番22号 日立中部ソフトウェア株式会社内 (72)発明者 井手 淳也 愛知県尾張旭市晴丘町池上１番地 株式 会社日立製作所オフィスシステム事業部 内 (56)参考文献 特開 昭63−37893（ＪＰ，Ａ) 特開 平１−154396（ＪＰ，Ａ) 特開 昭63−205896（ＪＰ，Ａ) 実開 平４−111095（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】 マイクロプログラムによって制御される
マイクロプロセッサと、それぞれがＤＲＡＭ（ダイナミ
ックランダムアクセスメモリ）で構成され、そのうちの
少なくとも一つが電池バックアップ機能付きである複数
のメモリモジュールからなる記憶装置と、前記複数のメ
モリモジュールの状態情報を格納する記憶手段と、電源
電圧の変化を検出する電圧検出回路とを有するバックア
ップ機能付き記憶システムであって、 前記マイクロプロセッサは、 電源立ち上げ時に前記複数のメモリモジュールのうちの
一つのメモリモジュールの特定アドレスに所定のデータ
を書き込み、該メモリモジュールをセルフリフレッシュ
モードとし、前記メモリモジュールのリフレッシュサイ
クル時間以上待った後、前記特定アドレスの内容を読み
取り、該読み取った特定アドレスの内容と前記所定のデ
ータと比較し、該比較の結果、両者が等しければ、前記
メモリモジュールを電池バックアップ機能付きメモリモ
ジュールであると認識して当該メモリモジュールを識別
するための状態情報を前記記憶手段に記憶するととも
に、前記メモリモジュール内にバックアップデータがあ
るかどうかをチェックし、バックアップデータがあれ
ば、そのデータを退避し、前記電圧検出回路によって電
源電圧の降下が検出された場合に電池バックアップ機能
付きメモリモジュールと認識されたメモリモジュールに
対してセルフリフレッシュ動作を行わせるものであるこ
とを特徴とするバックアップ機能付き記憶システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00157194A JP3350198B2 (ja) | 1994-01-12 | 1994-01-12 | バックアップ機能付き記憶システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00157194A JP3350198B2 (ja) | 1994-01-12 | 1994-01-12 | バックアップ機能付き記憶システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07211066A JPH07211066A (ja) | 1995-08-11 |
| JP3350198B2 true JP3350198B2 (ja) | 2002-11-25 |
Family
ID=11505216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00157194A Expired - Fee Related JP3350198B2 (ja) | 1994-01-12 | 1994-01-12 | バックアップ機能付き記憶システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3350198B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208471A (ja) * | 1999-01-11 | 2000-07-28 | Kurita Water Ind Ltd | 電子材料用洗浄水の調製装置 |
| JP4501868B2 (ja) * | 2006-02-17 | 2010-07-14 | 村田機械株式会社 | メモリシステムの制御方法 |
| JP5524551B2 (ja) * | 2009-09-16 | 2014-06-18 | キヤノン株式会社 | メモリコントローラおよびその制御方法 |
| US9389665B1 (en) * | 2015-06-19 | 2016-07-12 | Rockwell Collins, Inc. | Power warning monitor system and method |
| CN113741237A (zh) * | 2021-07-27 | 2021-12-03 | 东风电驱动系统有限公司 | 一种全液晶汽车仪表耐久测试结果记录分析方法 |
-
1994
- 1994-01-12 JP JP00157194A patent/JP3350198B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07211066A (ja) | 1995-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7826283B2 (en) | Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency | |
| KR100963702B1 (ko) | 명령 신호 및 동작 상태에 기초하여 명령을 디코딩하기위한 시스템 및 방법 | |
| JP3302847B2 (ja) | 記憶装置 | |
| US6735139B2 (en) | System and method for providing asynchronous SRAM functionality with a DRAM array | |
| US20090089514A1 (en) | Implementing Asynchronous Request for Forcing Dynamic Memory into Self Refresh | |
| JP3350198B2 (ja) | バックアップ機能付き記憶システム | |
| KR20010106200A (ko) | 시스템 리셋을 통해 동기식 디램의 내용을 저장하는 방법및 장치 | |
| JP3463242B2 (ja) | データ処理回路 | |
| JP4386657B2 (ja) | 半導体記憶装置 | |
| JP3092806B2 (ja) | ダイナミック型ランダムアクセスメモリ | |
| JP3204384B2 (ja) | 半導体記憶回路 | |
| JP2567839B2 (ja) | 半導体記憶装置 | |
| JP3913432B2 (ja) | Ｄｍａコントローラによるメモリバックアップ方式 | |
| JP3862405B2 (ja) | データ処理システム | |
| JP4747155B2 (ja) | メモリ制御システム | |
| JPH0323587A (ja) | Ｄｒａｍのパリティ生成・チェック方式 | |
| JPH04167157A (ja) | メモリカード制御方式 | |
| JPH03150650A (ja) | 半導体メモリ装置 | |
| JP2001256120A (ja) | 記憶装置の評価方式 | |
| JPH10293729A (ja) | コンピュータのアクセス制御回路 | |
| JP2004206661A (ja) | メモリ制御システム | |
| JPS6134650A (ja) | 記憶装置 | |
| JP2000276897A (ja) | 半導体集積回路装置 | |
| JPH06318394A (ja) | メモリ制御装置 | |
| JPH0762953B2 (ja) | ダイナミックメモリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |