KR20030051179A - 반도체 장치, 휴대 단말기 장치 및 간헐 수신 방법 - Google Patents

반도체 장치, 휴대 단말기 장치 및 간헐 수신 방법 Download PDF

Info

Publication number
KR20030051179A
KR20030051179A KR1020020054006A KR20020054006A KR20030051179A KR 20030051179 A KR20030051179 A KR 20030051179A KR 1020020054006 A KR1020020054006 A KR 1020020054006A KR 20020054006 A KR20020054006 A KR 20020054006A KR 20030051179 A KR20030051179 A KR 20030051179A
Authority
KR
South Korea
Prior art keywords
error check
need
unnecessary
intermittent reception
power
Prior art date
Application number
KR1020020054006A
Other languages
English (en)
Other versions
KR100838008B1 (ko
Inventor
구로이와고이찌
다니구찌쇼지
가나스기마사미
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20030051179A publication Critical patent/KR20030051179A/ko
Application granted granted Critical
Publication of KR100838008B1 publication Critical patent/KR100838008B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0229—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Telephone Function (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

반도체 장치에 관한 것으로, 간헐적으로 전원이 온/오프되는 블록의 누설 전류에 따른 전력 소비를 억제하는 것을 목적으로 한다.
본 발명에 따른 반도체 장치(1)는, 에러 체크 필요/불필요 판정 수단(4)을 구비하고, 전원이 차단되지 않는 블록(2)에 설치된 에러 체크 필요/불필요 통지 수단(6)으로부터의 통지에 기초하여 에러 체크의 필요/불필요를 판정하며, 그 판정에 따라서 에러 체크 실행 수단(5)이 부팅 시에 외부 메모리 수단으로부터 로드되는 데이터에 대하여 에러 체크를 행하는 구성으로 하였다. 또한, 에러 체크는, 완전히 없애는 것은 불가능하므로, 에러 체크 간격 설정 수단(7)에 의해 설정되는 부팅 횟수마다 1회 강제로 실행하도록 하여 시스템의 신뢰성을 확보하고 있다. 이에 따라, 에러 체크 시간만큼, 간헐적으로 동작하는 시간을 짧게 할 수가 있어, 불필요한 누설 전류 소비가 억제된다.

Description

반도체 장치, 휴대 단말기 장치 및 간헐 수신 방법{SEMICONDUCTOR DEVICE, PORTABLE REMOTE TERMINAL UNIT AND INTERMITTENT RECEIVING METHOD}
본 발명은 반도체 장치에 관한 것으로, 특히 직접 대역 확산(Direct-Sequence Spread-Spectrum, DSSS) 통신 방식에서의 휴대 단말기 장치의 LSI와 같이, 사용하고 있지 않을 때의 대기 동작 상태일 때에 내부 전원을 주기적으로 온/오프하여 저소비 전력을 실현하고 있는 반도체 장치에 관한 것이다.
최근, LSI의 제조 프로세스의 미세화가 진행되어, 배선의 폭이 0.10㎛에 육박하게 되었다. 그 미세화는, 그에 수반되어 트랜지스터의 실장 밀도가 증가하지만, 그 반면, LSI의 동작에 필요한 임계값 전압을 내릴 것이 요구되어, 그 결과, 대기 시에 트랜지스터 사이의 누설(정지) 전류가 커진다고 하는 본질적인 문제를 안고 있다. 휴대 전화와 같은 배터리로 구동되는 휴대 단말기 장치에서는, 사용 시 이외에서도 항상 대기 상태를 유지하고 있기 때문에, 이 누설 전류의 증가는, 연속 통화 시간 및 대기 시간을 짧게 함으로써 실제 사용시에도 매우 큰 영향을 미치게 된다.
종래, 이러한 누설 전류에 따른 소비 전력 증가에 대한 대책으로서, 대기 상태에서 동작 불필요 부분은 전원을 차단하는 방법을 취하고 있다. 또한, LSI 내부에서도, 동작 불필요 블록은 전원을 차단하여, 누설 전류 소비를 억제하는 것이 행해지고 있다.
LSI에 내장되는 DSP 및 CPU 등의 소위 프로세서에서는, 전원을 차단하는 경우, 프로세서가 지금까지 처리하고 있던 데이터가 전부 지워지기 때문에, 그것을 전원 재투입에 대비하여 불휘발성 메모리 수단에 저장해 두는 처리가 필요하다. 즉, 전원을 오프하기 전의 상태를 LSI 외부의 전원이 차단되지 않는 메모리 수단에 저장하고, 전원을 재 투입할 때에는, 외부의 전원이 차단되지 않는 메모리 수단으로부터 저장한 데이터를 복귀시키도록 한다.
또한, 프로세서의 프로그램에서는, 전원을 온 할 때마다 외부의 메모리 수단으로부터 프로그램을 로드하는 부팅 처리가 행해진다.
도 10은 부팅 처리 타이밍을 설명하는 도면이다.
부팅 시에는, 외부의 메모리 수단으로부터 프로그램을 로드한 후에, 프로그램이 정상적으로 판독되어졌는지의 여부를 판정하는 체크 섬(checksum)이라 불리는 에러 검출 처리가 부팅시마다 실행된다.
예를 들면 휴대 전화에서도, 대기 상태에서는, 간헐 수신의 기간에만 전원을 공급하고 그 외의 기간에는 전원을 차단함으로써 소비 전력을 억제하는 처리를 행하고 있는데, 이 간헐 수신할 때의 부팅 시에 에러 검출을 행하고 있다.
이 간헐 수신은, 기지국으로부터 자신에게 전화가 걸려 왔는지의 여부를 체크하는 동작을 말하는 것으로, 예를 들면 1초 내지 2초의 주기로, 수신 상태로 해 보아, 착신이 없으면 전원을 차단한다.
도 11은 간헐 수신 주기와 체크 섬 시간을 설명하는 도면이다.
휴대 전화의 경우, 부팅 간격은 대기 상태에서의 간헐 수신 주기와 동일하게 되고, 그 시간 간격은 1.28초 또는 2.56초가 일반적이다. 대기 상태에서는, 각 간헐 수신 주기마다 1회 전원이 투입되고, 그 간헐 수신 주기의 기간 내에 프로그램을 로드하는 시간과 체크 섬을 실행하는 시간이 있다.
그러나, 상기한 부팅 간격으로 체크 섬을 행한 경우, 수백시간 단위로 대기가 가능한 휴대 전화 등의 경우에는 체크 섬을 행하는 누적 시간이 전체의 전원 온을하여야 할 시간에서 차지하는 비율이 커진다. 즉, 체크 섬을 행하고 있는 시간은 시스템으로서 동작 불능 시간이기 때문에, 불필요한 누설 전류가 소비되고 있는 블록이 많아져 불필요하게 배터리가 소비되게 된다. 또한, 로드하는 프로그램에 있어서도 매회 로드를 행하기 때문에, 로드 시간 중의 누설 전류가 소비되게 된다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 시스템으로서 동작 불능인 시간을 짧게 하여 누설 전류에 따른 전력 소비를 억제한 반도체 장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명에 따른 반도체 장치의 원리적인 구성을 도시한 도면.
도 2는 간헐 수신 동작에 필요한 시스템의 주요부 구성을 도시한 도면.
도 3은 체크 섬 제어의 구성을 도시한 도면.
도 4는 부팅 프로그램의 처리 시퀀스를 설명하는 순서도.
도 5는 체크 섬 유무에 따른 전원 온 시간을 나타내는 도면.
도 6은 체크 섬 제어 레지스터의 상세를 나타내는 도면.
도 7은 체크 섬을 정기적으로 강제 실행시키는 부팅 프로그램의 처리 시퀀스를 설명하는 순서도.
도 8은 메모리의 프로그램 저장 영역을 나눈 예를 도시한 도면.
도 9는 분할된 부팅 프로그램의 처리 시퀀스를 설명하는 순서도.
도 10은 부팅 처리 타이밍을 설명하는 도면.
도 11은 간헐 수신 주기와 체크 섬 시간을 설명하는 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 반도체 장치
2 : 전원이 차단되지 않는 블록
3 : 전원이 차단되는 블록
4 : 에러 체크 필요/불필요 판정 수단
5 : 에러 체크 실행 수단
6 : 에러 체크 필요/불필요 통지 수단
7 : 에러 체크 간격 설정 수단
11 : 전원 온 블록
12 : 전원 온/오프 블록
13 : 로직
14 : DSP
15 : CPU
16 : 내부 버스
17 : 부팅/저장용 버스
18 : 외부 부팅용 메모리
18a : 간헐 수신 프로그램 영역
18b : 기타 프로그램 영역
19 : 외부 저장용 메모리
20 : 체크 섬 제어 레지스터
21 : 체크 섬 제어 포트
22 : 신호선
23 : 메모리
도 1은 상기 목적을 달성하는 본 발명의 원리도이다.
본 발명에 따른 반도체 장치(1)는, 전원이 항상 투입되어 있는 블록(2)과 전원 투입과 전원 차단이 주기적으로 반복하여 행해지는 간헐 동작의 블록(3)을 갖고 있으며, 간헐 동작의 블록(3)에는 에러 체크 필요/불필요 판정 수단(4)과 에러 체크 실행 수단(5)을 포함하고, 블록(2)에는 에러 체크 필요/불필요 통지 수단(6)과 에러 체크 간격 설정 수단(7)을 포함하고 있다.
에러 체크 필요/불필요 판정 수단(4)은, 전원 투입 시에 행해지는 부팅 처리에서 외부 메모리 수단으로부터 로드되는 데이터에 대하여 에러 체크를 행할지의 여부를 판정하고, 에러 체크 실행 수단(5)은, 에러 체크 필요/불필요 판정 수단(4)에서 에러 체크가 필요하다고 판정된 경우에 데이터가 정상적으로 로드되었는지 여부의 에러 체크를 실행한다.
전원이 차단되지 않는 블록(2)에 배치되어 있는 에러 체크 필요/불필요 통지 수단(6)은, 에러 체크 필요/불필요 판정 수단(4)에 대하여 에러 체크가 필요한지 여부의 지시를 통지한다. 에러 체크 간격 설정 수단(7)은, 부팅 횟수가 일정 횟수에 도달하였을 때에만 에러 체크 필요/불필요 통지 수단(6)에 대하여 에러 체크가 필요하다는 것을 에러 체크 필요/불필요 판정 수단(4)에 통지시키도록 한다.
이와 같이, 본 발명의 반도체 장치(1)는, 부팅 시에 외부의 메모리 수단으로부터 로드된 데이터에 대하여 에러 체크를 행할지의 여부를 제어할 수 있도록 하였다. 이에 따라, 부팅할 때마다 로드되는 데이터의 에러 체크를 매회 실행하지 않게 되어, 그 에러 체크에 걸리는 시간만큼 간헐적으로 동작하는 시간을 짧게 할 수가 있어, 불필요한 누설 전류 소비를 억제할 수 있다.
먼저, 본 발명의 개략에 대하여 도면을 참조하여 설명한다.
도 1은 본 발명에 따른 반도체 장치의 원리적인 구성을 도시한 도면이다.
본 발명에 따른 반도체 장치(1)는, 전원이 항상 투입되어 있는 블록(2)과 전원 투입과 전원 차단이 주기적으로 반복하여 행해지는 간헐 동작의 블록(3)을 갖고 있으며, 간헐 동작의 블록(3)에는 에러 체크 필요/불필요 판정 수단(4)과 에러 체크 실행 수단(5)을 구비하고, 블록(2)에는 에러 체크 필요/불필요 통지 수단(6)과에러 체크 간격 설정 수단(7)을 구비하고 있다.
에러 체크 필요/불필요 판정 수단(4)은, 전원 투입 시에 행해지는 부팅 처리에서 외부의 메모리 수단으로부터 로드되는 데이터에 대하여 에러 체크를 행할지의 여부를 판정하고, 에러 체크 실행 수단(5)은, 에러 체크 필요/불필요 판정 수단(4)에서 에러 체크가 필요하다고 판정된 경우에 데이터가 정상적으로 로드되었는지 여부의 에러 체크를 실행한다.
전원이 차단되지 않는 블록(2)에 배치되어 있는 에러 체크 필요/불필요 통지 수단(6)은, 에러 체크 필요/불필요 판정 수단(4)에 대하여 에러 체크가 필요한지 여부의 지시를 통지한다. 에러 체크 간격 설정 수단(7)은, 부팅 횟수가 일정 횟수에 도달하였을 때에만 에러 체크 필요/불필요 통지 수단(6)에 대하여 에러 체크가 필요하다는 것을 에러 체크 필요/불필요 판정 수단(4)에 통지시키도록 한다.
이상의 구성의 반도체 장치(1)에서, 에러 체크 필요/불필요 통지 수단(6) 및 에러 체크 간격 설정 수단(7)은 전원이 차단되지 않는 블록(2)에 배치되어 있고, 통상적으로 에러 체크 필요/불필요 통지 수단(6)은 에러 체크 필요/불필요 판정 수단(4)에 대하여 에러 체크가 불필요하다는 것을 통지하고 있다. 에러 체크 간격 설정 수단(7)은, 간헐 동작의 블록(3)에 전원이 투입되는 횟수를 카운트하고 있어, 전원이 투입되는 횟수, 즉 그 결과 발생되는 부팅 처리의 횟수가 일정 횟수에 도달한 경우에, 에러 체크 필요/불필요 통지 수단(6)에 대하여 에러 체크를 행하는 설정으로 변경하다.
간헐 동작의 블록(3)에서는, 전원이 투입되면, 먼저 외부의 메모리 수단으로부터 부팅용 프로그램의 데이터가 로드된다. 이 때, 에러 체크 필요/불필요 판정 수단(4)은, 에러 체크 필요/불필요 통지 수단(6)으로부터 에러 체크의 필요/불필요가 통지되어 있기 때문에, 그 통지 내용을 판단한다. 여기서, 에러 체크가 불필요한 경우, 로드된 데이터에 대한 에러 체크 처리는 생략된다.
간헐 동작이 반복되어, 부팅의 횟수가 일정 횟수에 도달한 경우에는, 에러 체크 간격 설정 수단(7)이 에러 체크 필요/불필요 통지 수단(6)에 대하여 에러 체크를 행하는 설정으로 변경하고, 에러 체크 필요/불필요 통지 수단(6)이 에러 체크 필요/불필요 판정 수단(4)에 통지하고 있기 때문에, 에러 체크 필요/불필요 판정 수단(4)은, 에러 체크가 필요하다고 판단한다. 이 경우, 외부의 메모리 수단으로부터 부팅용 프로그램의 데이터가 로드된 후, 그 데이터에 대하여 에러 체크를 행한다.
이와 같이, 본 발명의 반도체 장치(1)는, 부팅 시에 외부의 메모리 수단으로부터 로드된 데이터에 대하여 에러 체크를 행할지 여부를 제어할 수 있도록 함으로써, 부팅할 때마다 로드되는 데이터의 에러 체크를 매회 실행하지 않게 되어, 그 에러 체크에 걸리고 있는 시간만큼, 간헐적으로 동작하고 있는 시간을 짧게 할 수가 있어, 불필요한 누설 전류 소비를 억제할 수 있다.
또, 상기한 구성에서는, 전원이 항상 투입되어 있는 블록(2)이 내장되어 있는 경우를 예시하고 있지만, 이 부분의 기능을 이 반도체 장치(1)의 외부에 설치하여도 된다. 이 경우, 반도체 장치(1)는 에러 체크 필요/불필요 데이터를 받는 입력 단자를 구비하고, 이 입력 단자로 받은 에러 체크 필요/불필요 데이터에 기초하여 에러 체크 필요/불필요 판정 수단(4)이 에러 체크의 필요/불필요를 판정하게 된다.
다음에, 본 발명의 실시예를, 간헐 수신을 행하는 휴대 전화용의 LSI에 적용한 경우를 예로 하여 상세히 설명한다.
도 2는 간헐 수신 동작에 필요한 시스템의 주요부 구성을 도시한 도면이다.
LSI(10)는, 전원이 오프되지 않은 전원 온 블록(11)과 간헐 수신 주기에 맞춰 전원이 온/오프되는 전원 온/오프 블록(12)을 구비하고, 이 전원 온/오프 블록(12)에는 음성 등의 신호를 변복조하는 모뎀부나 스크램블 처리 및 오류 정정 처리를 행하는 코덱부를 포함하는 로직(13)과 이 로직(13)을 제어하는 DSP(14)와 이 LSI(10)의 전체를 제어하는 CPU(15)와 DSP(14) 및 LSI(10)가 접속된 내부 버스(16)를 갖고 있다. LSI(10)의 내부 버스(16)는 외부의 부팅/저장용 버스(17)를 통해 외부 부팅용 메모리(18) 및 외부 저장용 메모리(19)에 접속되어 있다.
이 LSI(10)의 외부에 접속되는 외부 부팅용 메모리(18)에는 프로그램이 저장되고, 외부 저장용 메모리(19)에는 DSP(14) 및 CPU(15)의 프로세서가 취급하는 데이터가 저장되어 있는 것이다.
전원의 온/오프를 LSI(10)의 내부에서 행하는 경우, 전원 온 시에 DSP(14) 및 CPU(15)가 처리하고 있던 데이터는, 전원 오프 시에 지워지게 된다. 따라서, 전원을 오프하기 전에, 그 데이터를 외부 저장용 메모리(19)에 저장시켜 두게 된다. 간헐 수신을 위해, 전원 온/오프 블록(12)이 다시 전원 온 상태로 되면, 외부 부팅용 메모리(18)에 저장되어 있던 프로그램 및 외부 저장용 메모리(19)에 저장되어 있던 데이터가 DSP(14) 및 CPU(15)용의 메모리에 로드된다. 이 때, 로드된 프로그램은 체크 섬이라 불리는 에러 검출이 실행되어, 프로그램이 정상적으로 판독되었는지의 여부가 체크된다. 본 발명에서 이 체크 섬은 부팅 시에 매회 행하는 것이 아니라 필요에 따라서 실행하도록 하고 있다.
다음에, 그 체크 섬을 행할지 여부의 제어에 대하여 설명한다.
도 3은 체크 섬 제어의 구성을 도시한 도면이다.
LSI(10)의 전원이 온/오프하지 않는 전원 온 블록(11)에는, 체크 섬 제어 레지스터(20)가 설치되어 있다. 이 체크 섬 제어 레지스터(20)는, 체크 섬을 행할지 여부의 제어를 플래그 비트로 보유하고 있으며, 여기서는 그 플래그 비트가 "0"일 때에는 체크 섬을 행하고, "1"일 때에는 체크 섬을 행하지 않는다고 정의하도록 한다. DSP(14)에는 체크 섬 제어 포트(21)가 설치되고, 체크 섬 제어 레지스터(20)와 체크 섬 제어 포트(21)는 신호선(22)에 의해 접속되어 있다. 또, 체크 섬 제어 레지스터(20)는, LSI(10)의 외부의 버스 경유나 내부 CPU로부터 제어된다. 여기서, DSP(14) 및 체크 섬 제어 포트(21)가 도 1의 에러 체크 필요/불필요 판정 수단(4)을 구성하고, DSP(14)가 에러 체크 실행 수단(5)을 구성하며, 체크 섬 제어 레지스터(20)가 에러 체크 필요/불필요 통지 수단(6)을 구성하고 있다.
다음에, 이 체크 섬 제어 레지스터(20)에 의해 통지된 플래그 비트에 기초하여 행해지는 부팅 처리에 대하여 설명한다.
도 4는 부팅 프로그램의 처리 시퀀스를 설명하는 순서도이다.
먼저, 간헐 수신 처리를 위해, 전원 온/오프 블록(12)의 DSP(14)의 전원이온 상태로 되면, DSP(14)는 외부 부팅용 메모리(18)로부터 프로그램을 메모리(23)에 로드한다(단계 S1). 프로그램의 로드가 종료한 시점에, 체크 섬 제어 레지스터(20)에 접속되어 있는 체크 섬 제어 포트(21)의 포트값을 참조하고, 체크 섬 플래그가 "0"인지의 여부를 판단한다(단계 S2). 여기서, 체크 섬 플래그가 "0"이면 체크 섬을 실행하고(단계 S3), 부팅 처리를 종료한다. 만일, 체크 섬 플래그가 "1"이면 그대로 부팅 처리를 종료하도록 제어된다.
도 5는 체크 섬 유무에 따른 전원 온 시간을 나타내는 도면이다.
부팅 처리 시에 체크 섬을 실행한 경우, 프로그램을 로드하는 시간과 체크 섬의 실행 시간과 간헐 수신 처리의 시간과의 합이, 간헐 수신 주기 중에서 전원이 온 상태로 되어 있는 시간으로 된다. 한편, 체크 섬을 생략한 경우에는, 체크 섬의 실행 시간만큼, 간헐 수신 주기 중에서 전원이 온 상태로 되어 있는 시간을 짧게 할 수 있다. 전원 온 시간이 짧아진 만큼, 누설 전류에 따른 전력 소비가 감소하고 대기 시간 및 연속 통화 시간을 길게 할 수 있다.
그러나, 이 체크 섬은, 시스템의 신뢰성을 확보하는 데에 있어서, 완전히 없애는 것은 불가능하다. 따라서, 바람직하게는 체크 섬을 정기적으로 행하는 제어를 함으로써 시스템의 신뢰성을 유지하는 것은 가능하다.
도 6은 체크 섬 제어 레지스터의 상세를 도시한 도면이다.
체크 섬 제어 레지스터(20)는, 플래그 비트 FLAG와 체크 섬 실행 간격 횟수를 지정하는 필드 CT5∼CT0로 구성된다. 시스템의 신뢰성 향상을 위해, 체크 섬 실행 간격 횟수를 지정하는 필드 CT5∼CT0에 지정된 횟수에 1회, 강제적으로 체크섬을 행하게 하도록 제어된다. 예를 들면, 체크 섬 실행 간격 횟수 지정을 20으로 설정한 경우, 간헐 수신 시에 전원 온/오프 블록(12)이 전원 온 상태로 되어 부팅 처리가 행해지지만, 그 부팅 처리의 횟수가 20에 도달하면, 강제적으로 체크 섬까지 행하도록 제어된다. 또, 체크 섬 제어 레지스터(20)의 필드 CT5∼CT0가 도 1 의 에러 체크 간격 설정 수단(7)을 구성하고 있다.
도 7은 체크 섬을 정기적으로 강제 실행시키는 부팅 프로그램의 처리 시퀀스를 설명하는 순서도이다.
먼저, 간헐 수신 처리를 위해, 전원 온/오프 블록(12)의 DSP(14)의 전원이 온 상태로 되면, DSP(14)는 외부 부팅용 메모리(18)로부터 프로그램을 메모리(23)에 로드한다(단계 S11). 프로그램의 로드가 종료한 시점에서, 체크 섬 제어 레지스터(20)에 접속되어 있는 체크 섬 제어 포트(21)의 포트값을 참조하여, 체크 섬 플래그가 "0"인지의 여부를 판단한다(단계 S12). 여기서, 체크 섬 플래그가 "0"이면 체크 섬을 실행하고(단계 S13), 부팅 처리를 종료한다. 만일, 체크 섬 플래그가 "1"이면, 부팅 처리의 횟수가 체크 섬 실행 간격 횟수에 도달하였는지의 여부가 판단된다(단계 S14). 부팅 처리의 횟수가 체크 섬 실행 간격 횟수에 도달하고 있으면, 강제적으로 체크 섬을 실행하고(단계 S13), 부팅 처리를 종료한다. 만일, 부팅 처리의 횟수가 체크 섬 실행 간격 횟수에 도달하지 않으면, 그대로 부팅 처리를 종료한다.
또한, 부팅 처리 시에 행해지는 프로그램의 로드에 대하여, 로드 시간을 더욱 단축하는 것이 가능하며, 다음에, 그 로드 시간 단축 방법에 대하여 설명한다.
도 8은 메모리의 프로그램 저장 영역을 나눈 예를 도시한 도면이다.
프로그램을 저장하고 있는 외부 부팅용 메모리(18)는 간헐 수신 프로그램 영역(18a)과 기타 프로그램 영역(18b)으로 나누어져 있으며, 간헐 수신 프로그램 영역(18a)에는 간헐 수신 처리에 필요한 프로그램만이 저장되며, 기타 프로그램 영역(18b)에는 그 밖의 통화 처리 등의 프로그램이 저장된다.
이에 따라, 부팅 처리 시에는, 간헐 수신 프로그램 영역(18a)으로부터 간헐 수신 처리에 필요한 프로그램만을 로드하면 되므로, 모든 프로그램을 로드하는 경우에 비교하여, 간헐 수신 주기 중에서 전원이 온 상태로 되어 있는 시간을 짧게 할 수가 있어, 그 만큼 누설 전류에 따른 전력 소비가 감소하므로, 배터리의 수명을 늘릴 수 있다.
기타 프로그램 영역(18b)에 저장된 프로그램은, 간헐 수신 처리 결과, 착신이 있는 경우에 추가 로드되게 된다.
도 9는 분할된 부팅 프로그램의 처리 시퀀스를 설명하는 순서도이다.
먼저, 간헐 수신 처리를 위해, 전원 온/오프 블록(12)의 DSP(14)의 전원이 온 상태로 되면, DSP(14)는, 외부 부팅용 메모리(18)의 간헐 수신 프로그램 영역(18a)으로부터 간헐 수신용 프로그램을 로드한다(단계 S21). 다음에, 간헐 수신용 프로그램의 로드가 종료한 후에 행해지는 체크 섬에서 에러가 없었는지의 여부가 판단된다(단계 S22). 만일, 에러가 있는 경우에는, 단계 S21로 되돌아가 간헐 수신용 프로그램을 재로드한다. 체크 섬에서 에러가 없는 경우(혹은, 체크 섬이 생략된 경우)에는, 간헐 수신 처리로 진행한다(단계 S23). 다음에, 간헐 수신처리 결과, 자군(自群, local group) 착신이 있었는지의 여부가 판단된다(단계 S24).
여기서, 자군 착신이 있는 경우, 외부 부팅용 메모리(18)의 기타 프로그램 영역(18b)으로부터 기타 프로그램을 로드한다(단계 S25). 다음에, 기타 프로그램의 로드가 종료한 후에 행해지는 체크 섬에서 에러가 없었는지의 여부가 판단되고(단계 S26), 만일 에러가 있는 경우에는 단계 S25로 되돌아가 기타 프로그램을 재로드한다. 체크 섬에서 에러가 없는 경우(혹은, 체크 섬이 생략된 경우)에는, 자군 착신 처리로 진행한다(단계 S27). 이 자군 착신 처리에서, 메시지의 해독이 정상인지의 여부가 판단된다(단계 S28). 여기서, 메시지의 해독이 정상인 경우에는 착신 처리로 진행하고(단계 S29), 만일 메시지의 해독이 이상인 경우에는 에러 처리로 진행한다(단계 S30).
단계 S24에서의 판단에서, 자군 착신이 없던 경우에는, DSP(14) 및 CPU(15)가 처리하고 있는 데이터를 외부 저장용 메모리(19)에 저장하고(단계 S31), 전원을 오프 상태로 한다.
이상, 설명한 바와 같이, 체크 섬 시간을 생략하여 소비 전력을 삭감하는 것이 가능해진다. 가령, 체크 섬을 실행하지 않은 경우에 체크 섬 에러가 발생하였다고 하여도, 메시지를 해독한 시점에서 에러를 검출할 수 있기 때문에, 동작에 치명적인 지장은 일어나지 않는다. 또한, 부팅 시에 체크 섬 에러가 발생하는 빈도는, 하드웨어적인 고장 이외에는 생각하기 어렵기 때문에 문제가 되지 않는다.
(부기 1) 전원 투입과 전원 차단이 주기적으로 반복하여 행해지는 간헐 동작의 블록을 갖는 반도체 장치에서, 전원 투입 시에 행해지는 부팅 처리에서 외부 메모리 수단으로부터 로드되는 부팅용 데이터에 대하여 에러 체크를 행할지의 여부를 판정하는 에러 체크 필요/불필요 판정 수단과, 상기 에러 체크 필요/불필요 판정 수단에서 에러 체크가 필요하다고 판정된 경우에 상기 부팅용 데이터의 에러 체크를 행하는 에러 체크 실행 수단을 포함하는 것을 특징으로 하는 반도체 장치.
(부기 2) 외부로부터 에러 체크를 행할지의 여부를 지시하는 에러 체크 필요/불필요 데이터를 받는 입력 단자를 구비하고, 상기 에러 체크 필요/불필요 판정 수단은, 외부로부터 통지되는 상기 에러 체크 필요/불필요 데이터에 기초하여 에러 체크의 필요/불필요를 판정하는 것을 특징으로 하는 부기 1에 기재된 반도체 장치.
(부기 3) 에러 체크의 필요/불필요를 지시하는 에러 체크 필요/불필요 데이터를 상기 에러 체크 필요/불필요 판정 수단에 통지하는 에러 체크 필요/불필요 통지 수단을 포함하는 것을 특징으로 하는 부기 1에 기재된 반도체 장치.
(부기 4) 상기 에러 체크 필요/불필요 통지 수단은, 전원이 차단되지 않는 블록에 배치되어 있는 것을 특징으로 하는 부기 3에 기재된 반도체 장치.
(부기 5) 상기 에러 체크 필요/불필요 통지 수단은, 에러 체크의 필요/불필요를 나타내는 플래그 비트를 저장하는 제어 레지스터인 것을 특징으로 하는 부기 3에 기재된 반도체 장치.
(부기 6) 부팅 횟수가 일정 횟수에 도달하였을 때만 상기 에러 체크 필요/불필요 통지 수단이 통지하는 에러 체크 필요/불필요 데이터를 강제적으로 에러 체크 필요 데이터로 하는 에러 체크 간격 설정 수단을 포함하는 것을 특징으로 하는부기 3에 기재된 반도체 장치.
(부기 7) 상기 에러 체크 간격 설정 수단은, 전원이 차단되지 않는 블록에 배치되어 있는 것을 특징으로 하는 부기 6에 기재된 반도체 장치.
(부기 8) 상기 에러 체크 간격 설정 수단은, 에러 체크를 행하는 주기의 상기 부팅 횟수를 임의로 설정할 수 있도록 한 것을 특징으로 하는 부기 6에 기재된 반도체 장치.
(부기 9) 대기 상태에서의 간헐 수신 시간 이외의 기간, 간헐 수신 제어 처리에 불필요한 블록의 전원을 차단하도록 한 휴대 단말기 장치에서, 상기 간헐 수신의 전원 투입 시에 행해지는 부팅 처리에서 전원이 차단되지 않는 메모리 수단으로부터 로드되는 부팅용 데이터에 대하여 에러 체크를 행할지의 여부를 판정하는 에러 체크 필요/불필요 판정 수단과, 상기 에러 체크 필요/불필요 판정 수단에서 에러 체크가 필요하다고 판정된 경우에 상기 부팅용 데이터의 에러 체크를 행하는 에러 체크 실행 수단과, 에러 체크의 필요/불필요를 상기 에러 체크 필요/불필요 판정 수단에 통지하는 에러 체크 필요/불필요 통지 수단과, 부팅 횟수가 일정 횟수에 도달하였을 때 강제적으로 에러 체크를 행하도록 상기 에러 체크 필요/불필요 통지 수단에 통지시키는 에러 체크 간격 설정 수단을 포함하는 것을 특징으로 하는 휴대 단말기 장치.
(부기 10) 상기 에러 체크 필요/불필요 통지 수단 및 상기 에러 체크 간격 설정 수단은, 전원이 차단되지 않는 블록에 배치되어 있는 것을 특징으로 하는 부기 9에 기재된 휴대 단말기 장치.
(부기 11) 상기 에러 체크 간격 설정 수단은, 에러 체크를 행하는 주기의 상기 부팅 횟수를 임의로 설정할 수 있도록 한 것을 특징으로 하는 부기 9에 기재된 휴대 단말기 장치.
(부기 12) 휴대 단말기 장치의 대기 상태에서의 간헐 수신 시 이외의 기간, 간헐 수신 제어 처리에 불필요한 블록의 전원을 차단하도록 한 간헐 수신 방법에서, 간헐 수신 시에 간헐 수신 제어 처리에 필요한 블록의 전원을 투입하고, 외부의 메모리 수단으로부터 상기 간헐 수신 제어 처리에 필요한 프로그램만을 로드하고, 부팅 횟수가 일정 횟수에 도달하였는지의 여부를 판단하고, 상기 부팅 횟수가 일정 횟수에 도달하였을 때 로드된 상기 프로그램에 대하여 에러 체크를 행하도록 한 것을 특징으로 하는 간헐 수신 방법.
(부기 13) 상기 간헐 수신 제어 처리 시에, 자군 착신이 발생한 경우에 상기 메모리 수단으로부터 남은 프로그램을 로드하도록 한 것을 특징으로 하는 부기 12에 기재된 간헐 수신 방법.
이상 설명한 바와 같이 본 발명에서는, 부팅 시에 외부 메모리 수단으로부터 로드되는 부팅용 데이터에 대하여 에러 체크를 행할지의 여부를 판정하는 에러 체크 필요/불필요 판정 수단을 포함하며, 이 에러 체크 필요/불필요 판정 수단의 판정 결과에 따라서, 에러 체크를 행하는 구성으로 하였다. 이 때문에, 간헐 동작마다 행해지는 부팅용 데이터에 대한 에러 체크를 생략할 수가 있어, 에러 체크의 처리 시간을 단축할 수 있다. 즉, 전원을 온 상태로 하고 있는 시간을 감소시킬 수있어, 누설 전류의 소비를 억제할 수 있다.
또한, 휴대 전화에 적용한 바람직한 실시예에서는, 부팅 시의 프로그램의 로드를 간헐 수신 처리에 필요한 프로그램만으로 한 것으로, 프로그램의 로드 시간을 단축할 수가 있고, 마찬가지로, 전원을 온 상태로 하고 있는 시간을 감소시켜, 누설 전류의 소비를 억제할 수 있다.
누설 전류에 따른 소비 전력을 저감시킬 수 있으므로, 배터리의 사용 시간을 길게 할 수가 있을 뿐만 아니라, 사용 시간을 동일하게 하면 용량이 작은 배터리를 사용할 수 있기 때문에, 휴대 단말기 장치를 소형화 및 경량화할 수 있다.

Claims (10)

  1. 전원 투입과 전원 차단이 주기적으로 반복하여 행해지는 간헐 동작의 블록을 갖는 반도체 장치에 있어서,
    전원 투입 시에 행해지는 부팅 처리에서 외부 메모리 수단으로부터 로드되는 부팅용 데이터에 대하여 에러 체크를 행할지의 여부를 판정하는 에러 체크 필요/불필요 판정 수단과,
    상기 에러 체크 필요/불필요 판정 수단에서 에러 체크가 필요하다고 판정된 경우에 상기 부팅용 데이터의 에러 체크를 행하는 에러 체크 실행 수단
    을 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    외부로부터 에러 체크를 행할지의 여부를 지시하는 에러 체크 필요/불필요 데이터를 받는 입력 단자를 더 구비하고,
    상기 에러 체크 필요/불필요 판정 수단은, 외부로부터 통지되는 상기 에러 체크 필요/불필요 데이터에 기초하여 에러 체크의 필요/불필요를 판정하는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    에러 체크의 필요/불필요를 지시하는 에러 체크 필요/불필요 데이터를 상기에러 체크 필요/불필요 판정 수단에 통지하는 에러 체크 필요/불필요 통지 수단을 더 구비하는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서,
    상기 에러 체크 필요/불필요 통지 수단은, 에러 체크의 필요/불필요를 나타내는 플래그 비트를 저장하는 제어 레지스터인 것을 특징으로 하는 반도체 장치.
  5. 제3항에 있어서,
    부팅 횟수가 일정 횟수에 도달하였을 때에만 상기 에러 체크 필요/불필요 통지 수단이 통지하는 에러 체크 필요/불필요 데이터를 강제적으로 에러 체크 필요 데이터로 하는 에러 체크 간격 설정 수단을 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    상기 에러 체크 간격 설정 수단은, 에러 체크를 행하는 주기의 상기 부팅 횟수를 임의로 설정할 수 있도록 한 것을 특징으로 하는 반도체 장치.
  7. 대기 상태에서의 간헐 수신 시간 이외의 기간, 간헐 수신 제어 처리에 불필요한 블록의 전원을 차단하도록 한 휴대 단말기 장치에 있어서,
    상기 간헐 수신의 전원 투입 시에 행해지는 부팅 처리에서 전원이 차단되지않는 메모리 수단으로부터 로드되는 부팅용 데이터에 대하여 에러 체크를 행할지의 여부를 판정하는 에러 체크 필요/불필요 판정 수단과,
    상기 에러 체크 필요/불필요 판정 수단에서 에러 체크가 필요하다고 판정된 경우에 상기 부팅용 데이터의 에러 체크를 행하는 에러 체크 실행 수단과,
    에러 체크의 필요/불필요를 상기 에러 체크 필요/불필요 판정 수단에 통지하는 에러 체크 필요/불필요 통지 수단과,
    부팅 횟수가 일정 횟수에 도달하였을 때 강제적으로 에러 체크를 행하도록 상기 에러 체크 필요/불필요 통지 수단에 통지시키는 에러 체크 간격 설정 수단
    을 포함하는 것을 특징으로 하는 휴대 단말기 장치.
  8. 제7항에 있어서,
    상기 에러 체크 간격 설정 수단은, 에러 체크를 행하는 주기의 상기 부팅 횟수를 임의로 설정할 수 있도록 한 것을 특징으로 하는 휴대 단말기 장치.
  9. 휴대 단말기 장치의 대기 상태에서의 간헐 수신시간 이외의 기간, 간헐 수신 제어 처리에 불필요한 블록의 전원을 차단하도록 한 간헐 수신 방법에 있어서,
    간헐 수신 시에 간헐 수신 제어 처리에 필요한 블록의 전원을 투입하고,
    외부의 메모리 수단으로부터 상기 간헐 수신 제어 처리에 필요한 프로그램만을 로드하며,
    부팅 횟수가 일정 횟수에 도달하였는지의 여부를 판단하고,
    상기 부팅 횟수가 일정 횟수에 도달하였을 때 로드된 상기 프로그램에 대하여 에러 체크를 행하도록 한 것을 특징으로 하는 간헐 수신 방법.
  10. 제9항에 있어서,
    상기 간헐 수신 제어 처리 시에, 자군(自群) 착신이 발생한 경우에 상기 메모리 수단으로부터 남은 프로그램을 로드하도록 한 것을 특징으로 하는 간헐 수신 방법.
KR1020020054006A 2001-12-18 2002-09-07 반도체 장치, 휴대 단말기 장치 및 간헐 수신 방법 KR100838008B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00384256 2001-12-18
JP2001384256A JP4162401B2 (ja) 2001-12-18 2001-12-18 携帯端末装置および間欠受信方法

Publications (2)

Publication Number Publication Date
KR20030051179A true KR20030051179A (ko) 2003-06-25
KR100838008B1 KR100838008B1 (ko) 2008-06-12

Family

ID=19187707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020054006A KR100838008B1 (ko) 2001-12-18 2002-09-07 반도체 장치, 휴대 단말기 장치 및 간헐 수신 방법

Country Status (7)

Country Link
US (1) US7007202B2 (ko)
EP (1) EP1322100B1 (ko)
JP (1) JP4162401B2 (ko)
KR (1) KR100838008B1 (ko)
CN (1) CN1194379C (ko)
DE (1) DE60215445T2 (ko)
TW (1) TW556419B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786150B1 (ko) * 2002-01-15 2007-12-18 후지쯔 가부시끼가이샤 반도체 장치 및 휴대 단말 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050066206A1 (en) * 2003-09-24 2005-03-24 John Beers Storage device configuration
JP4601968B2 (ja) * 2004-01-19 2010-12-22 大日本印刷株式会社 データ整合性検査を省けるｉｃカードおよびｉｃカード用プログラム
JP4534498B2 (ja) 2004-01-28 2010-09-01 ソニー株式会社 半導体装置およびその起動処理方法
US7266727B2 (en) * 2004-03-18 2007-09-04 International Business Machines Corporation Computer boot operation utilizing targeted boot diagnostics
US7590918B2 (en) * 2004-09-10 2009-09-15 Ovonyx, Inc. Using a phase change memory as a high volume memory
JP4556581B2 (ja) * 2004-09-14 2010-10-06 日本電気株式会社 携帯端末装置、携帯端末制御方法及びプログラム
EP1983663A4 (en) * 2006-02-08 2010-01-13 Nec Corp MOBILE TERMINAL AND COMMUNICATION PROCESS
JP2009177774A (ja) * 2007-12-27 2009-08-06 Kyocera Corp 信号処理装置、携帯通信端末装置及び無線通信システム
US8495601B2 (en) 2010-06-09 2013-07-23 Lear Corporation Shared memory architecture
US8539472B2 (en) 2010-06-09 2013-09-17 Lear Corporation Method and system of updating shared memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5390324A (en) * 1992-10-02 1995-02-14 Compaq Computer Corporation Computer failure recovery and alert system
EP0613094A3 (en) * 1993-02-25 1994-11-09 Fluke Corp Signal processing system with a CPU with digital signal processor.
US6381694B1 (en) * 1994-02-18 2002-04-30 Apple Computer, Inc. System for automatic recovery from software problems that cause computer failure
US5910944A (en) * 1997-02-28 1999-06-08 Motorola, Inc. Radio telephone and method for operating a radiotelephone in slotted paging mode
US5978913A (en) * 1998-03-05 1999-11-02 Compaq Computer Corporation Computer with periodic full power-on self test
US6807643B2 (en) * 1998-12-29 2004-10-19 Intel Corporation Method and apparatus for providing diagnosis of a processor without an operating system boot
US6640316B1 (en) * 2000-05-23 2003-10-28 Dell Products L.P. Boot recovery of simple boot BIOS
JP4434539B2 (ja) * 2001-12-26 2010-03-17 富士通マイクロエレクトロニクス株式会社 プロセッサおよびそのブート方法
US7010723B2 (en) * 2002-02-11 2006-03-07 Intel Corporation Method to couple integrated circuit packages to bonding pads having vias

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786150B1 (ko) * 2002-01-15 2007-12-18 후지쯔 가부시끼가이샤 반도체 장치 및 휴대 단말 장치

Also Published As

Publication number Publication date
KR100838008B1 (ko) 2008-06-12
DE60215445D1 (de) 2006-11-30
US7007202B2 (en) 2006-02-28
TW556419B (en) 2003-10-01
EP1322100A2 (en) 2003-06-25
JP4162401B2 (ja) 2008-10-08
EP1322100A3 (en) 2004-05-06
DE60215445T2 (de) 2007-02-01
CN1427448A (zh) 2003-07-02
JP2003188798A (ja) 2003-07-04
CN1194379C (zh) 2005-03-23
US20030115507A1 (en) 2003-06-19
EP1322100B1 (en) 2006-10-18

Similar Documents

Publication Publication Date Title
KR100838008B1 (ko) 반도체 장치, 휴대 단말기 장치 및 간헐 수신 방법
KR100665080B1 (ko) 휴대 전화기
CN101395584B (zh) Jtag功率降级调试
KR100786150B1 (ko) 반도체 장치 및 휴대 단말 장치
MXPA06002961A (es) Colapso de energia para una terminal inalambrica.
EP1324198B1 (en) Processor and method of booting same
US7848718B2 (en) Method apparatus comprising integrated circuit and method of powering down such circuit
US8670757B2 (en) Apparatus, system and method capable of integrating a cellular phone stack in an extended firmware interface (EFI) layer
JP2004134904A (ja) 携帯電話機及びそれに用いるバッテリセービング方法並びにそのプログラム
JPH06216827A (ja) 携帯電話装置
US8437727B2 (en) Signal processing device, mobile communication terminal device, and wireless communication system
JP4693870B2 (ja) 半導体装置
KR101026831B1 (ko) 반도체 장치 및 전자 장치
KR20050065394A (ko) 모바일 장치에서의 메모리 전류 누설을 줄이기 위한 방법및 장치
JP2003283651A (ja) 携帯無線通信装置
JP2004088521A (ja) 複合携帯電話装置及びそれに用いる電池残量による無線方式自動切替方法並びにそのプログラム
JP2009181158A (ja) 携帯端末の制御方法
KR20040103186A (ko) 휴대단말기의 전원 절약장치 및 방법
JP2009159628A (ja) 携帯電話機
JP2006262301A (ja) 携帯通信端末の小型無線基地局及びその駆動プログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190523

Year of fee payment: 12