DE10338273A1

DE10338273A1 - Halbleiterspeicherbauelement und Zugriffsverfahren hierfür

Info

Publication number: DE10338273A1
Application number: DE10338273A
Authority: DE
Inventors: June Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2002-09-03
Filing date: 2003-08-15
Publication date: 2004-03-11
Anticipated expiration: 2023-08-16
Also published as: KR20040022277A; DE10338273B4; US7180811B2; KR100471182B1; US20040042319A1; JP2004095149A

Abstract

Die Erfindung bezieht sich auf ein Halbleiterspeicherbauelement und auf ein zugehöriges Zugriffsverfahren. DOLLAR A Erfindungsgemäß beinhaltet das Halbleiterspeicherbauelement einen Spannungspegeldetektor (210) zur Erzeugung eines Einschaltsignals (PW), eine Bereit/Belegt-Treibersteuerung (240) zur Erzeugung eines Belegtfreigabesignals (BE) in Reaktion auf das Einschaltsignal und einen Bereit/Belegt-Treiber (250), der auf das Belegtfreigabesignal anspricht. Ein Zugriff auf das Halbleiterspeicherbauelement erfolgt erst dann, wenn eine hierzu überwachte interne Spannung einen Betriebsspannungspegel erreicht hat. DOLLAR A Verwendung z. B. für Halbleiterspeicherbauelemente in mobilen Systemen mit niedrigem Stromverbrauch.

Description

Die Erfindung bezieht sich auf ein Halbleiterspeicherbauelement und auf ein zugehöriges Zugriffsverfahren.
In jüngerer Zeit haben sich Versorgungsspannungen für Halbleiterspeicherbauelemente mit höheren Integrationsdichten und weiterer Abwärtsskalierung derselben immer mehr verringert. Es ist demzufolge heute üblich, eine externe Spannung auf einen vorgegebenen Spannungspegel herabzusetzen, mit dem interne Schaltkreise des Speicherbauelements unter geeigneten elektrischen Bedingungen versorgt werden.
Viele Halbleiterspeicherbauelemente, wie DRAM, SRAM, Flash-EEPROM etc., weisen daher heutzutage interne Spannungsgeneratoren auf, um die mit diesen erzeugte interne Spannung für die internen Schaltkreise zu verwenden. In mobile Systeme eingebaute Halbleiterspeicherbauelemente beinhalten in dieser Weise oftmals ihre eigenen internen Spannungsgeneratoren, um den Energieverbrauch der Systeme im Betrieb zu verringern, wobei geeignete interne Spannungspegel festgelegt werden, die niedriger als die externen Spannungspegel sind.
Es ist gerade auch für Speicherbauelemente in mobilen Systemen zunehmend wichtig geworden, mit niedrigeren Spannungen zu arbeiten und dadurch eine Verlängerung der Batterielebensdauer zu unterstützen. Der interne Spannungsgenerator setzt typischerweise einen höheren externen Spannungspegel innerhalb einer gewissen Einschalt- und Aufbauzeit auf einen niedrigeren vorgegebenen Spannungspegel herab. Um die interne Spannung festzulegen, wird üblicherweise eine externe Spannung mit einer Referenzspannung verglichen, um einen Pegel für die interne Spannung definiert bereitzustellen. Die interne Spannung kann in einem Standby-Modus oder einem Ruhemodus des Bauelements einen konstanten Spannungspegel beibehalten, da es keine Leistungsänderungen oder Leistungsschwankungen gibt. Wenn jedoch das Speicherbauelement vom Standby-Modus in einen aktiven Betriebsmodus zurückkehrt, kann es sein, dass die interne Spannung aufgrund dynamischer Leistungsänderungen und einer Vielzahl von Operationen durch eine gewisse Anzahl interner Schaltkreiselemente abfällt oder schwankt. Derartige Schwankungen des internen Spannungspegels können Fehlfunktionen im Betrieb verursachen.
Dabei kann sich die Einschaltgeschwindigkeit bzw. Aufbauzeit der internen Spannung im internen Spannungsgenerator von derjenigen der externen Spannung unterscheiden. Die Einschaltgeschwindigkeit der externen Spannung ist nämlich normalerweise höher als diejenige der internen Spannung, d.h. die interne Spannung hat noch nicht ihren erforderlichen Spannungspegel erreicht, wenn die externe Spannung bereits auf einem Betriebspegel liegt. Innerhalb dieser Zeitspanne befindet sich die interne Spannung in einem instabilen Zustand.
1 veranschaulicht diese Verhältnisse bei einem herkömmlichen Halbleiterspeicherbauelement in Diagrammform. Wie in 1 gezeigt, ist eine externe Spannung VEXT bis zu einem Zeitpunkt A über einen vorgegebenen Spannungspegel VDET hinaus, vorliegend auch als Be triebsspannungspegel bezeichnet, auf einen Spannungspegel angestiegen, bei dem das Speicherbauelement in einem stabilen Zustand betreibbar ist. Während die externe Spannung die Spannung VDET bis zum Zeitpunkt A überschritten hat, hat eine interne Spannung VINT den Betriebsspannungspegel VDET zu diesem Zeitpunkt A noch nicht erreicht. Vielmehr erreicht die interne Spannung VINT den Betriebsspannungspegel VDET erst zu einem Zeitpunkt B, der um eine Zeitspanne TAB später als der Zeitpunkt A liegt.
Wenn ein System nur den Pegel der externen Spannung VEXT zum Zeitpunkt A überprüft, zu dem sich die externe Spannung VEXT bereits in Sättigung befindet, und dann ein Speicherbauelement nur auf der Basis der externen Spannung VEXT als betriebsfähig beurteilt, kann das Speicherbauelement mit einer Funktionsinstabilität belastet sein, weil die interne Spannung VINT noch nicht den Betriebsspannungspegel VDET erreicht hat.
Es besteht daher Bedarf an Maßnahmen, die bei Speicherbauelementen sicherstellen, dass die erwähnte Funktionsinstabilität nicht auftritt bzw. nicht zu Funktionsstörungen des Speicherbauelements führt.
Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterspeicherbauelements und eines zugehörigen Zugriffsverfahrens zugrunde, mit denen sich die oben erwähnten Schwierigkeiten herkömmlicher Halbleiterspeicherbauelemente ganz oder teilweise vermeiden lassen und durch die es insbesondere nicht zu Fehlfunktionen aufgrund instabiler Einschaltbedingungen einer internen Spannung kommt.
Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterspeicherbauelements mit den Merkmalen des Anspruchs 1 sowie eines Halbleiterspeicherbauelement-Zugriffsverfahrens mit den Merkmalen des Anspruchs 10.
Das erfindungsgemäße Halbleiterspeicherbauelement umfasst einen Spannungspegeldetektor, mit dem überprüft werden kann, ob der interne Spannungspegel einen vorgegebenen Pegel erreicht hat, und der ein Einschaltsignal erzeugt, wenn bzw. solange dies nicht der Fall ist. Eine Bereit/Belegt-Treibersteuerung erzeugt ein Belegtfreigabesignal in Reaktion auf das Einschaltsignal, und ein Bereit/Belegt-Treiber reagiert auf das Belegtfreigabesignal und kann eine entsprechende Information an einem Bereit/Belegt-Anschluss bereitstellen, um darüber zu informieren, dass sich das Speicherbauelement in einem Belegtzustand befindet.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die grundsätzliche Einschaltsituation für eine externe und eine interne Spannung, wie oben erläutert, sind in den Zeichnungen dargestellt, in denen zeigen:
1 ein Spannungsdiagramm zur Veranschaulichung allgemeiner Einschalteigenschaften einer externen und einer internen Spannung eines Halbleiterspeicherbauelements,
2 ein Blockdiagramm des funktionellen Aufbaus eines erfindungsgemäßen Flash-Speicherbauelements,
3 ein Schaltbild eines in 2 verwendbaren Spannungspegeldetektors,
4 ein Schaltbild einer in 2 verwendbaren Bereit/Belegt-Treibersteuerung,
S ein Schaltbild eines in 2 verwendbaren Bereit/Belegt-Treibers und
6 ein Spannungsdiagramm zur Veranschaulichung des Betriebs eines Bereit/Belegt-Anschlusses und der Einschalteigenschaften einer externen und einer internen Spannung gemäß der Erfindung.
Nachfolgend wird auf ein vorteilhaftes Ausführungsbeispiel der Erfindung eingegangen, wobei o.B.d.A. die Erfindung für den Fall eines Flash-Speicherbauelements erläutert wird, das eine interne Spannung verwendet, die durch Wandeln einer externen Spannung gebildet wird. Ein Flash-Speicher ist als ein nichtflüchtiger Speicher besonders gut an ein batteriebetriebenes mobiles System anpassbar, das einen niedrigen Stromverbrauch erfordert.
2 zeigt im Blockdiagramm den funktionellen Aufbau eines erfindungsgemäßen Flash-Speicherbauelements mit einem Spannungspegeldetektor 210, einem Programmierbefehlsregister 220, einem Löschbefehlsregister 230, einer Bereit/Belegt-Treibersteuerung 240 und einem Bereit/Belegt-Treiber 250.
Der Spannungspegeldetektor 210 sensiert eine interne Spannung VINT und erzeugt ein Einschaltsignal PW, solange die interne Spannung VINT niedriger als ein Betriebsspannungspegel VDET ist, der eine minimale Spannung darstellt, die zum Betrieb des Bauelements notwendig ist. Das Programmierbefehlsregister 220 erzeugt ein Programmierbelegtsignal PB, um anzuzeigen, dass Speicherzellen des Flash-Speicherbauelements programmiert werden. Das Löschbefehlsregister 230 erzeugt ein Löschbelegtsignal EB, während die Speicherzellen des Flash-Speicherbauelements gelöscht werden.
Die Bereit/Belegt-Treibersteuerung 240 erzeugt ein Belegtfreigabesignal BE, wenn sich ein Einschaltsignal PW, das Programmierbelegtsignal BP oder das Löschbelegtsignal EB in einem hohen Logikzustand befindet. Der Bereit/Belegt-Treiber 250 legt den Zustand eines Bereit/Belegt-Anschlusses in Reaktion auf das Belegtfreigabesignal BE auf einen Belegtzustand fest.
3 veranschaulicht eine schaltungstechnische Realisierung des Spannungspegeldetektors 210. Wie daraus ersichtlich, umfasst der Spannungspegeldetektor 210 in diesem Fall einen PMOS-Transistor 211, der zwischen die interne Spannung VINT und einen Detektionsknoten 212 eingeschleift ist, einen NMOS-Transistor 213, der zwischen den Detektionsknoten 212 und einer Massespannung eingeschleift ist, und einen Inverter 214, der die Spannung am Detektionsknoten 212 in das Einschaltsignal PW konvertiert. Gate-Elektroden der Transistoren 211 und 213 sind mit der Massespannung gekoppelt.
Während einer Einschaltzeitspanne bleibt das Einschaltsignal PW auf einem hohen Pegel, bis die interne Spannung VINT von 0V auf einen vorgebbaren Pegel angestiegen ist, der gleich einer Triggerspannung für den Inverter 214 ist. Wenn der Pegel der Einschaltspannung PW vom hohen Pegel auf einen niedrigen Pegel übergeht, ist der Einschaltvorgang abgeschlossen. Mit anderen Worten erzeugt der Spannungspegeldetektor 210, wenn die interne Spannung VINT über die Triggerspannung des Inverters 214 ansteigt, das Einschaltsignal PW mit niedrigem Pegel, da der Detektionsknoten 212 auf hohen Pegel geht.
4 zeigt eine vorteilhafte schaltungstechnische Realisierung für die Bereit/Belegt-Treibersteuerung 240. Wie daraus ersichtlich, umfasst die Bereit/Belegt-Treibersteuerung 240 in diesem Fall einen Steuersignalgenerator 410 und einen Pegelschieber 420. Der Steuersignalgenerator 410 besteht aus einem NOR-Gatter 412 und einem Inverter 414. Das NOR-Gatter 412 empfängt das Einschaltsignal PW, das Programmierbelegtsignal PB und das Löschbelegtsignal EB und erzeugt daraus ein erstes Steuersignal C1. Der Inverter 414 empfängt das erste Steuersignal C1 und erzeugt daraus ein zweites Steuersignal C2. Das zweite Steuersignal C2 wird mit hohem Pegel erzeugt, wenn wenigstens eines von dem Einschaltsignal PW, dem Programmierbelegtsignal BP und dem Löschbelegtsignal EB auf hohem Pegel liegt. Wenn alle drei Eingangssignale des NOR Gatters 412 auf niedrigem Pegel liegen, setzt der Inverter 414 hingegen das zweite Steuersignal auf niedrigen Pegel.
Wenn der Pegelschieber 420, der durch die externe Spannung VEXT vorgespannt wird, das erste Steuersignal C1 mit niedrigem Pegel und das zweite Steuersignal C2 mit hohem Logikpegel empfängt, erzeugt er das Belegtfreigabesignal BE mit hohem Pegel. Hingegen liegt das Belegtfreigabesignal B1 auf niedrigem Pegel, wenn sich das erste Steuersignal C1 auf hohem und das zweite Steuersignal C2 auf niedrigem Pegel befinden. Das Belegtfreigabesignal BE kann alternativ auch ohne den Pegelschieber 420 unter Verwendung des zweiten Steuersignals C2 als das Belegtfreigabesignal mit dem Pegel der externen Spannung VEXT erzeugt werden.
5 veranschaulicht eine vorteilhafte Realisierung des Bereit/Belegt-Treibers 250, der in diesem Fall einen Bereit/Belegt-Anschluss 510, einen Treiber 520 mit offener Drain-Elektrode eines NMOS-Transistors 522 sowie eine Pull-up-Last 530 mit einem zwischen die externe Spannung VEXT und den Bereit/Belegt-Anschluss 520 eingeschleiften Widerstand umfasst. Wenn das Belegtfreigabesignal BE auf hohen Pegel geht, wird der NMOS-Transistor 522 des Treibers 520 mit offener Drain-Elektrode leitend geschaltet, wodurch der Spannungspegel am Bereit/Belegt-Anschluss 510 auf niedrigen Pegel geht. Wenn das Belegtfreigabesignal BE auf niedrigem Pegel liegt, ist der NMOS-Transistor 522 des Treibers 520 mit offener Drain-Elektrode sperrend geschaltet, und der Spannungspegel des Bereit/Belegt-Anschlusses 510 liegt wegen der Pull-up-Last 530 auf hohem Pegel.
Wie in 6 veranschaulicht, befindet sich das Flash-Speicherbauelement in einem Belegtzustand, wenn die Spannung V510 am Bereit/Belegt-Anschluss 510 während einer Zeitspanne TB auf niedrigem Pegel liegt, wodurch die Systemsteuerung nicht auf das Flash-Speicherbauelement zugreift. Wenn hingegen die Spannung V510 am Bereit/Belegt-Anschluss 510 während einer anschließenden Zeitspanne TR auf hohem Pegel liegt, befindet sich das Flash-Speicherbauelement in einem Bereit-Zustand, und die Systemsteuerung kann auf das Flash-Speicherbauelement zugreifen.
Erfindungsgemäß greift somit die Systemsteuerung nicht auf das Flash-Speicherbauelement zu, wenn das Einschaltsignal PW auf den hohen Pegel festgesetzt ist oder der Bereit/Belegt-Anschluss einen Belegtzustand anzeigt. Damit werden Fehlfunktionen im Betrieb vermieden, die bei herkömmlichen Systemen im Flash-Speicherbauelement dadurch auftreten können, dass die Systemsteuerung auf das Speicherbauelement unabhängig vom Einschaltzustand einer internen Spannung zug reift.

Claims

Halbleiterspeicherbauelement, gekennzeichnet durch – einen Spannungspegeldetektor (210), der darauf ausgelegt ist, ein Einschaltsignal (PW) zu erzeugen, – eine Bereit/Belegt-Treibersteuerung (240), die darauf ausgelegt ist, ein Belegtfreigabesignal (BE) in Reaktion auf das Einschaltsignal zu erzeugen, und – einen Bereit/Belegt-Treiber (250), der auf das Belegtfreigabesignal anspricht.
Halbleiterspeicherbauelement nach Anspruch 1, weiter gekennzeichnet durch ein Befehlsregister, das mit der Bereit/Belegt-Treibersteuerung gekoppelt ist.
Halbleiterspeicherbauelement nach Anspruch 2, weiter dadurch gekennzeichnet, dass das Befehlsregister folgende Elemente umfasst: – ein Programmierbefehlsregister (220), das darauf ausgelegt ist, ein Programmierbelegtsignal für die Bereit/Belegt-Treibersteuerung bereitzustellen, und – ein Löschbefehlsregister (230), das darauf ausgelegt ist, ein Löschbelegtsignal für die Bereit/Belegt-Treibersteuerung bereitzustellen.
Halbleiterspeicherbauelement nach Anspruch 3, weiter dadurch gekennzeichnet, dass das Programmierbelegtsignal anzeigt, dass sich das Speicherbauelement in einem Programmiermodus befindet.
Halbleiterspeicherbauelement nach Anspruch 3 oder 4, weiter dadurch gekennzeichnet, dass das Löschbelegtsignal anzeigt, dass sich das Speicherbauelement in einem Löschmodus befindet.
Halbleiterspeicherbauelement nach einem der Ansprüche 1 bis 5, weiter dadurch gekennzeichnet, dass die Bereit/Belegt-Treibersteuerung folgende Elemente enthält: – einen Steuersignalgenerator (410), der darauf ausgelegt ist, ein erstes Steuersignal (C1) und ein zweites Steuersignal (C2) in Reaktion auf das Einschaltsignal zu erzeugen, und – einen Pegelschieber (420), der darauf ausgelegt ist, das Belegtfreigabesignal in Reaktion auf das erste und das zweite Steuersignal zu erzeugen.
Halbleiterspeicherbauelement nach einem der Ansprüche 1 bis 6, weiter dadurch gekennzeichnet, dass der Bereit/Belegt-Treiber folgende Elemente enthält: – einen Bereit/Belegt-Anschluss (510), – einen Treiber (520) mit offener Drain-Elektrode, der darauf ausgelegt ist, eine Spannung am Bereit/Belegt-Anschluss in Reaktion auf das Belegtfreigabesignal festzulegen, und – eine Pull-up-Last (530), die mit dem Bereit/Belegt-Anschluss verbunden ist.
Halbleiterspeicherbauelement nach Anspruch 7, weiter dadurch gekennzeichnet, dass es sich während einer Einschaltzeitspanne in einem Belegtzustand befindet, wenn die Spannung am Bereit/Belegt-Anschluss in einem niedrigen Zustand ist.
Halbleiterspeicherbauelement nach Anspruch 7 oder 8, weiter dadurch gekennzeichnet, dass sich das Speicherbauelement nach der Einschaltzeitspanne in einem Bereit-Zustand befindet.
Verfahren zum Zugreifen auf ein Halbleiterspeicherbauelement, gekennzeichnet durch folgende Schritte: – Feststellen, ob eine interne Spannung (VINT) einen vorgebbaren Betriebsspannungspegel (VDET) erreicht hat, und – Zugreifen auf das Halbleiterspeicherbauelement in Abhängigkeit davon, ob die interne Spannung den Betriebsspannungspegel erreicht hat.