-
Die
Erfindung betrifft ein Verfahren zum Überprüfen einer Programmieroperation
eines NOR-Flash-Speicherelements und ein NOR-Flash-Speicherelement.
-
Allgemein
handelt es sich bei einem Halbleiter-Speicherelement um ein Speicherelement,
welches Daten speichert und aus dem die gespeicherten Daten gelesen
werden können,
falls erforderlich. Halbleiter-Speicherelemente können in
Zufallszugriffsspeicher (Random Access Memory – RAM) und nur-Lesespeicher (Read
Only Memory – ROM)
unterteilt werden. Ein RAM ist ein flüchtiges Speicherelement, bei
dem gespeicherte Daten verloren gehen, wenn die Energieversorgung
abgeschaltet wird. Ein ROM ist ein nicht-flüchtiges Speicherelement, bei dem
gespeicherte Daten erhalten bleiben, selbst wenn die Energieversorgung
abgeschaltet wird. RAM-Speicher umfassen dynamischen RAM (DRAM),
statischen RAM (SRAM) und so weiter. ROM-Speicher umfassen programmierbaren
ROM (PROM), löschbaren
PROM (EPROM), elektrisch löschbaren
EPROM (EEPROM), Flash-Speicher und so weiter. Flash-Speicherelemente
können
in NAND-Flash-Speicherelemente und NOR-Flash-Speicherelemente unterteilt werden.
Ein NOR-Flash-Speicherelement ist ein Code speichernder Speichertyp
und wird vielfältig
in Anwendungen für
mobile Endgeräte
verwendet, bei denen schnelle Datenoperationen aufgrund von hohen
Betriebsgeschwindigkeiten erwünscht
sind.
-
Eine
Speicherzelle eines NOR-Flash-Speicherelements ist zwischen einer
Bitleitung und einer Source-Leitung eingeschleift. Eine Mehrzahl
von Speicherzellen, die mit einer Wortleitung verbunden sind, teilen
sich die Source-Leitung. Eine Speicherzelle wird in Abhängigkeit
von einer Wortleitungsspannung während
einer Leseoperation als eine An-Zelle oder eine Aus-Zelle erkannt.
Der Ausdruck An-Zelle bedeutet, dass die Speicherzelle sich in einem
eingeschalteten Zustand befindet, da die Wortleitungsspannung größer als
die Schwellspannung ist. In diesem Zustand fließt ein Strom in der Speicherzelle,
der größer als
ein vorbestimmter Strom ist. Der Ausdruck Aus-Zelle bedeutet, dass
sich die Speicherzelle in einem ausgeschalteten Zustand befindet,
da die Wortleitungsspannung geringer als die Schwellspannung ist.
In diesem Zustand fließt
ein Strom in der Speicherzelle, der geringer als ein vorbestimmter
Strom ist.
-
Ein
NOR-Flash-Speicherelement führt
typischerweise im Anschluss an eine Programmieroperation eine Programmier-Prüfoperation
durch. Die Programmier-Prüfoperation
dient dazu zu überprüfen, ob
die Schwellspannung der Speicherzelle einen gewünschten Pegel erreicht hat.
Die Programmier-Prüfoperation
beinhaltet das Anlegen einer Programmier-Prüfspannung an die Wortleitung
und bestimmt, ob die Programmieroperation erfolgreich („pass") oder nicht erfolgreich
(„fail") ist, indem ein Strom
gemessen wird, der in der Speicherzelle fließt.
-
Die
Programmier-Prüfoperation
wird an einer Mehrzahl von Speicherzellen (z.B. 128 Speicherzellen)
gleichzeitig durchgeführt.
Die Mehrzahl von Speicherzellen kann Speicherzellen beinhalten,
für die
eine Programmier-Überprüfung erforderlich
ist, und Speicherzellen, für
die keine Programmier-Überprüfung erforderlich
ist. Diejenigen Speicherzellen, für die keine Programmier-Überprüfung erforderlich ist,
sind diejenigen Speicherzellen, deren Schwellspannung geringer als
der gewünschte
Programmierzustand ist, oder diejenigen Speicherzellen, für welche
die Programmier-Überprüfung bereits
erfolgreich abgeschlossen wurde („passed").
-
Während der
Programmier-Prüfoperation fließt ein relativ
starker Strom in den Speicherzellen, einschließlich derjenigen, für die keine
Programmier-Überprüfung erforderlich
ist. Da der Spannungspegel der Source-Leitung ansteigt, wird die Programmierung
als erfolgreich oder „passed" bewertet, bevor
die Schwellspannung der Speicherzellen, für welche die Programmier-Überprüfung erforderlich ist, den
gewünschten
Pegel erreicht.
-
Beispielsweise
kann eine Speicherzelle nach Maßgabe
der Schwellspannung vier Zustände
annehmen, wie „11", „10", „01" und „00". Während einer „01"-Programmieroperation können eine
Speicherzelle in einem „11"-Zustand und eine
Speicherzelle in einem „01"-Zustand koexistieren.
Während
der „01"-Programmier-Prüfoperation kann ein großer Strom
in der Speicherzelle fließen,
die sich in dem „11"-Zustand befindet,
was dazu führt,
dass sich der Spannungspegel in der Source-Leitung erhöht. Dies kann
sich auf die Speicherzelle in dem „01"-Zustand auswirken. Dies bedeutet, dass
die Programmierung als erfolgreich bewertet wird, bevor die Schwellspannung
der Speicherzelle den „01"-Zustand erreicht.
-
Der
Erfindung liegt das technische Problem zugrunde, ein Verfahren zum
Prüfen
einer Programmieroperation in einem NOR-Flash-Speicherelement und
ein NOR-Flash-Speicherelement anzugeben, durch die sich die Genauigkeit
einer Programmier-Überprüfung verbessern
lässt.
-
Die
Erfindung löst
das Problem mittels eines Verfahrens zum Überprüfen einer Programmieroperation
eines NOR-Flash-Speicherelements mit den Merkmalen des Patentanspruchs
1 oder 7 und durch ein NOR-Flash-Speicherelement mit den Merkmalen des
Patentanspruchs 13.
-
Vorteilhafte
Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben,
deren Wortlaut hiermit durch Bezugnahme in die Beschreibung aufgenommen
wird, um unnötige
Textwiederholungen zu vermeiden.
-
Vorteilhafte
Ausgestaltungen der Erfindung, die weiter unten detailliert beschrieben
werden, sind in den Zeichnungen dargestellt. Es zeigt:
-
1 einen
Graph zur Darstellung einer Verteilung von Speicherzellen gemäß einer
Schwellspannung Vth;
-
2 ein
Blockschaltbild eines NOR-Flash-Speicherelements gemäß Ausgestaltungen
der vorliegenden Erfindung;
-
3 ein
Blockschaltbild zur Darstellung eines NOR-Flash-Speicherelements, das gemäß einigen
Ausgestaltungen der vorliegenden Erfindung vor einer Programmier-Überprüfung eine
Dummy-Prüfoperation
durchführt;
-
4 eine
schematische Darstellung eines Leseverstärkers gemäß 3 in Übereinstimmung mit
einigen Ausgestaltungen der vorliegenden Erfindung;
-
5 eine
schematische Darstellung eines Invertierers eines in 4 gezeigten
Zwischenspeichers gemäß Ausgestaltungen
der vorliegenden Erfindung; und
-
6 ein
Ablaufdiagramm zur Darstellung von Programmieroperationen für ein NOR-Flash-Speicherelement
gemäß Ausgestaltungen
der vorliegenden Erfindung.
-
Es
sei darauf hingewiesen, dass ein Element, welches als mit einem
anderen Element „verbunden" oder „gekoppelt" bezeichnet ist,
direkt mit dem anderen Element verbunden oder gekoppelt sein kann
oder dass Zwischenelemente vorhanden sein können. Wenn im Gegensatz hierzu
ein Element als mit einem anderen Element „direkt verbunden" oder „direkt
gekoppelt" bezeichnet
ist, sind keinerlei Zwischenelemente vorhanden.
-
1 ist
ein Graph zur Darstellung einer Verteilung von Speicherzellen nach
Maßgabe
einer Schwellspannung Vth. Ein NOR-Flash-Speicherelement kann Einzelbit-Daten
oder Mehrfachbit-Daten in einer Speicherzelle speichern. 1 zeigt
die Mehrfachbit-Datenzustände
von Speicherzellen in Abhängigkeit
von der Schwellspannung.
-
Eine
Speicherzelle besitzt einen der Zustände „11", „10", „01" und „00" in Abhängigkeit
von der Schwellspannung. Der „11"-Zustand einer Speicherzelle
entspricht einer gelöschten
Zelle und weist die geringste Schwellspannung auf. Der „10"-Zustand einer Speicherzelle
weist eine Schwellspannung auf, die größer ist als diejenige einer
Speicherzelle in dem „11"-Zustand. Eine Speicherzelle
in dem „01"-Zustand weist eine
Schwellspannung auf, die größer ist als
diejenige der Speicherzelle in dem „10"-Zustand. Des Weiteren weist eine Speicherzelle
in dem „00"-Zustand eine Schwellspannung
auf, die größer ist
als diejenige einer Speicherzelle in dem „01"-Zustand.
-
Die
Programmier-Prüfspannung
Vvfy10, Vvfy01 und Vvfy00 sowie die Dummy-Prüfspannungen
Vdmy10, Vdmy01 und Vdmy00 sind in 1 dargestellt.
Die Programmier-Prüfspannung
wird verwendet, um zu überprüfen, ob
eine Speicherzelle einen gewünschten
Zustand erreicht, nachdem Daten in die Speicherzelle programmiert
wurden. Wie in 1 dargestellt, weist die Dummy-Prüfspannung einen
Pegel auf, der geringer ist als die Programmier-Prüfspannung.
Die Dummy-Prüfspannung
wird während
der Dummy-Prüfoperation
an eine Wortleitung angelegt, und die Programmier-Prüfspannung wird
während
der Programmier-Prüfoperation
an die Wortleitung angelegt.
-
Gemäß einigen
Ausgestaltungen der vorliegenden Erfindung führt ein NOR-Flash-Speicherelement die Dummy-Prüfoperation
vor der Programmier-Prüfoperation
durch. Basierend auf einem Ergebnis der Dummy-Prüfoperation wird die Programmier-Prüfoperation
nicht durchgeführt,
wenn es sich bei der Speicherzelle um eine An-Zelle handelt, und die
Programmier-Prüfoperation wird
durchgeführt, wenn
es sich bei der Speicherzelle um eine Aus-Zelle handelt.
-
2 ist
ein Blockschaltbild eines NOR-Flash-Speicherelements gemäß einigen
Ausgestaltungen der vorliegenden Erfindung. Das NOR-Flash-Speicherelement 200 umfasst
eine Speicherzellenanordnung oder ein Speicherzellenfeld 210,
einen Bitleitungs-Auswahlschaltkreis 220, einen Dekodierer 230,
einen Spannungs-Erzeugungsschaltkreis 240, einen Daten-Eingabe/Ausgabeschaltkreis 250 und
eine Steuereinheit 260. Da die Speicherzellenanordnung 210,
der Bitleitungs-Auswahlschaltkreis 220 und der Dekodierer 230 dem Fachmann
hinreichend bekannt sind, wird auf eine detaillierte Beschreibung
derselben verzichtet.
-
Der
Spannungs-Erzeugungsschaltkreis 240 umfasst einen Programmierspannungs-Erzeugungsschaltkreis 241,
einen Dummyspannungs-Erzeugungsschaltkreis 242 und einen
Prüfspannungs-Erzeugungsschaltkreis 243.
Die Steuereinheit 260 steuert den Betrieb des Spannungs-Erzeugungsschaltkreises 240.
Das bedeutet, dass der Programmierspannungs-Erzeugungsschaltkreis 241 während der
Programmieroperation betrieben wird, dass der Dummyspannungs-Erzeugungsschaltkreis 242 während der
Dummy-Prüfoperation
betrieben wird und dass der Prüfspannungs-Erzeugungsschaltkreis 243 während der
Programmier-Prüfoperation
betrieben wird.
-
Der
Programmierspannungs-Erzeugungsschaltkreis 241 erzeugt
eine Spannung, um die Programmieroperation durchzuführen. Die
Programmierspannungen Vpgm10, Vpgm01 und Vpgm00 werden verwendet,
um die Speicherzellen in einen „10"-Zustand, einen „01"-Zustand bzw. einen „00"-Zustand zu programmieren.
-
Der
Dummyspannungs-Erzeugungsschaltkreis 242 erzeugt eine Spannung,
um die Dummy-Prüfoperation
durchzuführen.
Die Dummy-Prüfspannungen
Vdmy10, Vdmy01 und Vdmy00 werden verwendet, um einen Zustand der
Speicherzelle vor der Programmier-Überprüfung zu verifizieren. Basierend
auf ei nem Ergebnis der Dummy-Prüfoperation wird
ein Leseverstärker,
der mit der Speicherzelle verbunden ist, abgeschaltet, wenn die
Speicherzelle als eine An-Zelle
erkannt wird. Dagegen wird der Leseverstärker aktiviert, wenn die Speicherzelle
als eine Aus-Zelle erkannt wird. Dies wird detaillierter unter Bezugnahme
auf die 3 und 4 beschrieben.
-
Der
Prüfspannungs-Erzeugungsschaltkreis 243 erzeugt
eine Spannung, um die Programmier-Prüfoperation durchzuführen. Die
Programmier-Prüfspannungen
Vvfy10, Vvfy01 und Vvfy00 werden eingesetzt, um zu überprüfen, ob
jede der Speicherzellen sich in einem „10"-Zustand, einem „01"-Zustand oder einem „00"-Zustand befindet. Wenn beispielsweise
eine in einen „01"-Zustand programmierte
Speicherzelle eine Schwellspannung aufweist, die geringer ist als
eine „01"-Prüfspannung Vvfy01,
ist ein Ergebnis einer „01"-Programmier-Prüfoperation
gleich „fail". In dem Fall wird
die „01"-Programmieroperation
noch einmal durchgeführt.
Wenn im Gegensatz dazu eine in einem „01"-Zustand programmierte Speicherzelle
eine Schwellspannung aufweist, die größer ist als eine „01"-Prüfspannung Vvfy01,
ist ein Ergebnis der „01"-Programmier-Prüfoperation
gleich „pass". In diesem Fall
wird die „01"-Programmieroperation
beendet.
-
Ein
Daten-Eingabe-/Ausgabeschaltkreis 250 umfasst einen Leseverstärker 100,
einen Datenpuffer 130 und einen Schreibtreiber 140.
Während
einer Programmieroperation werden in den Datenpuffer 130 eingegebene
Daten durch den Schreibtreiber 140 in eine ausgewählte Speicherzelle
programmiert. Während
der Dummy-Prüfoperation
und der Programmier-Prüfoperation
werden die in die Speicherzelle programmierten Daten durch den Leseverstärker 100 und
den Datenpuffer 130 ausgegeben. Die Steuereinheit 260 steuert
den Betrieb des Daten-Eingabe-/Ausgabeschaltkreises 250.
-
Der
Leseverstärker 100 weist
einen Verstärkerschaltkreis 110 und
einen Zwischenspeicherschaltkreis 120 auf. Der Verstärkerschaltkreis 110 liefert
einen Strom an eine ausgewählte
Speicherzelle und detektiert und verstärkt den in der Speicherzelle fließenden Strom.
Der Zwischenspeicherschaltkreis 120 spei chert ein Ausgangssignal
des Verstärkerschaltkreises 110 zwischen
und steuert einen von dem Verstärkerschaltkreis 110 an
die Speicherzelle gelieferten Strom nach Maßgabe des zwischengespeicherten
Ausgangssignals. Der Leseverstärker 100 liefert
nach Maßgabe
eines Ergebnisses der Dummy-Prüfoperation
während
der Programmier-Prüfoperation
Strom an die Speicherzelle oder trennt diese von der Stromversorgung.
Die interne Konfiguration und die Grundlagen des Betriebs des Leseverstärkers 100 werden
nun detailliert beschrieben.
-
Das
NOR-Flash-Speicherelement 200 führt die Dummy-Prüfoperation
vor der Programmier-Prüfoperation
durch. Während
der Dummy-Prüfoperation wird
die Dummy-Prüfspannung
(beispielsweise Vdmy01) an die ausgewählte Wortleitung angelegt. Der
Leseverstärker 100 detektiert
einen während
der Dummy-Prüfoperation
in der Speicherzelle fließenden
Strom und bestimmt, ob es sich bei der Speicherzelle um eine An-Zelle
oder eine Aus-Zelle handelt. Der Leseverstärker 100 trennt die
Speicherzelle während
der Programmier-Prüfoperation
von der Stromversorgung, wenn die Speicherzelle eine An-Zelle ist. Wenn
die Speicherzelle eine Aus-Zelle ist, liefert der Leseverstärker 100 während der
Programmier-Prüfoperation
Strom an die Speicherzelle.
-
3 ist
ein Blockschaltbild zur Darstellung eines NOR-Flash-Speicherelements,
das gemäß einigen
Ausgestaltungen der vorliegenden Erfindung eine Dummy-Prüfoperation
vor einer Programmier-Überprüfung durchführt. 3 zeigt
exemplarisch eine „01"-Dummy-Prüfoperation.
Bezug nehmend auf 3 umfasst ein NOR-Flash-Speicherelement
acht Speicherzellen MC1 bis MC8, einen Leseverstärker 100 und eine
Steuereinheit 260. Die Steuereinheit 260 steuert
den Betrieb des Leseverstärkers 100.
-
Source-Leitungen
SL1 bis SL8 der Speicherzellen MC1 bis MC8 sind miteinander verbunden. Das
bedeutet, dass eine „01"-Dummy-Prüfspannung Vdmy01
an Wortleitungen der Speicherzellen MC1 bis MC8 angelegt wird. Der
Leseverstärker 100 ist
mit Bitleitungen BL1 bis BL8 der Speicherzellen MC1 bis MC8 verbunden.
Der Verstärker 100 weist
Verstärkerschaltkreise
AMP1 bis AMP8 und Zwischenspeicherschaltkreise Latch1 bis Latch8
auf.
-
Wie
in 3 dargestellt, befinden sich die Speicherzellen
MC4 und MC6 in einem „01"-Programmierzustand,
und die Speicherzellen MC1 bis MC3, MC5, MC7 und MC8 (nachfolgend
als MC1* bezeichnet) sind in einem gelöschten Zustand (das heißt „11"-Zustand). Wenn die „01"-Dummy-Prüfspannung
Vdmy01 an die Wortleitungen der Speicherzellen MC1 bis MC8 angelegt
wird, sind die Speicherzellen MC4 und MC6 ausgeschaltet, und die Speicherzellen
MC1* sind angeschaltet, da die „01"-Dummy-Prüfspannung Vdmy01 größer als
die Schwellspannung der Speicherzellen MC1* und geringer als die
Schwellspannung der Speicherzellen MC4 und MC6 ist.
-
Die
Verstärkerschaltkreise
AMP4 und AMP6, die mit den ausgeschalteten Speicherzellen MC4 und MC6
verbunden sind, erzeugen Ausgangssignale S04 und S06 auf einem niedrigen
Pegel. Andererseits erzeugen die Verstärkerschaltkreise AMP1 bis AMP3,
AMP5, AMP7 und AMP6 (nachfolgend als AMP1* bezeichnet), die mit
den eingeschalteten Speicherzellen MC1* verbunden sind, Ausgangssignale
S01 bis S03, S05, S07 und S08 (nachfolgend als S01* bezeichnet)
auf einem hohen Pegel.
-
Die
Zwischenspeicherschaltkreise Latch4 und Latch6 speichern das Ausgangssignal
S04 und S06 auf einem niedrigen Pegel und liefern Aktivierungssignale
EN4 und EN6 an die Verstärkerschaltkreise
AMP4 und AMP6. Die Verstärkerschaltkreise AMP4
und AMP6 werden in Abhängigkeit
von den auf einem hohen Pegel befindlichen Aktivierungssignalen
EN4 und EN6 aktiviert. Andererseits speichern die Zwischenspeicherschaltkreise
Latch1 bis Latch3, Latch5, Latch7 und Latch8 (nachfolgend als Latch1* bezeichnet)
das Ausgangssignal S01* bei einem hohen Pegel und liefern Aktivierungssignale
EN1 bis EN3, EN5, EN7 und EN8 (nachfolgend als EN1* bezeichnet)
mit einem niedrigen Pegel an die Verstärkerschaltkreise AMP1*. Die
Verstärkerschaltkreise AMP1*
werden in Abhängigkeit
von dem auf niedrigem Pegel befindlichen Aktivierungssignal EN1* deaktiviert.
-
Die
Verstärkerschaltkreise
AMP1 bis AMP8 in 3 weisen vergleichbare Konfigurationen
und Funktionsprinzipien auf. Des Weiteren besitzen die Zwischenspeicherschaltkreise
Latch1 bis Latch8 vergleichbare Konfigurationen und Funktionsprinzipien. Die
interne Konfiguration und die Funktionsprinzipien des Verstärkerschaltkreises
und des Zwischenspeicherschaltkreises werden jetzt unter Bezugnahme auf
die 4 bis 6 detaillierter beschrieben.
-
Gemäß einigen
Ausgestaltungen der vorliegenden Erfindung verhindert oder reduziert
ein NOR-Flash-Speicherelement die Wahrscheinlichkeit, dass eine
Spannung einer Source-Leitung während einer
Programmier-Prüfoperation
zunimmt. Wenn die Spannung der Source-Leitung während einer Programmier-Prüfoperation
zunimmt, kann ein Ergebnis der Programmier-Überprüfung fehlerhaft sein. Beispielsweise
kann eine Speicherzelle, die nicht erfolgreich in einem „01"-Zustand programmiert
wurde, als erfolgreich in dem „01"-Zustand programmiert
bestimmt werden. Gemäß einigen
Ausgestaltungen der vorliegenden Erfindung führt ein NOR-Flash-Speicherelement
eine Dummy-Prüfoperation
vor der Programmier-Überprüfung durch.
Basierend auf einem Ergebnis der Dummy-Prüfoperation wird dann, wenn die
Speicherzelle als eine An-Zelle detektiert wurde, eine Stromversorgung
während
der Programmier-Prüfoperation
von der Speicherzelle getrennt. Das bedeutet in dem vorstehenden
Beispiel, dass die Stromversorgung während der Programmier-Prüfoperation
von der Speicherzelle MC1* getrennt wird. Gemäß einigen Ausgestaltungen der
vorliegenden Erfindung kann eine Programmier-Überprüfung genauer durchgeführt werden,
da eine Source-Leitungsspannung während der Programmier-Prüfoperation
nicht zunimmt.
-
4 ist
eine schematische Darstellung eines in 3 gezeigten
Leseverstärkers
gemäß einigen
Ausgestaltungen der vorliegenden Erfindung. 4 zeigt
Verstärkerschaltkreise
AMP1 und 110a sowie Zwischenspeicherschaltkreise Latch1
und 120a. Bezug nehmend auf 4 befindet
sich die Speicherzelle MC1 in einem „11"-Zustand. Die Speicherzelle MC1 ist
zwischen einer Bitleitung BL1 und einer Source-Leitung SL1 eingeschleift
und empfängt eine „01"-Dummy-Prüfspannung Vdmy01 durch eine Wortleitung.
Die Steuereinheit 210 liefert ein Bitleitungs-Vorladesignal
BLPRE und ein Bitleitungs-Entladesignal BLDIS an den Verstärkerschaltkreis 110a und
liefert darüber
hinaus ein Zwischenspeichersignal S0LAT und ein Rücksetz-Signal
RST an einen Zwischenspeicherschaltkreis 120a.
-
Bezug
nehmend auf 4 weist der Verstärkerschaltkreis 110a einen
Vorladeschaltkreis 111, einen Entladeschaltkreis 112 und
einen Verstärker 113 auf.
Der Vorladeschaltkreis 111 ist mit einem Versorgungsanschluss
verbunden und liefert eine Versorgungsspannung Vcc an eine Bitleitung
BL1 in Abhängigkeit
von dem Aktivierungssignal EN1, das von dem Zwischenspeicherschaltkreis 120a geliefert wird,
und dem Bitleitungs-Vorladesignal BLPRE, das von der Steuereinheit 260 geliefert
wird. Der Vorladeschaltkreis 111 beinhaltet einen PMOS-Transistor P41 und
ein NAND-Gatter G41. Das NAND-Gatter G41 empfängt das Bitleitungs-Vorladesignal
BLPRE und ein Aktivierungssignal EN1 und liefert das Vorladesignal
PRE1 an einen Gate-Anschluss des PMOS-Transistors P41.
-
Der
Entladeschaltkreis 112 ist mit einer Bitleitung BL1 und
einem Massen- oder gemeinsamen Referenzpotenzial verbunden. Der
Entladeschaltkreis entlädt
die erste Bitleitung BL1 in Abhängigkeit von
dem Bitleitungs-Entladesignal BLDIS, das von der Steuereinheit 260 geliefert
wird. Der Entladeschaltkreis 112 beinhaltet einen NMOS-Transistor N41.
Der Verstärker 113 detektiert
einen Zustand der Speicherzelle MC1 durch Vergleichen eines Zellenstroms
mit einem Referenzstrom. Die Referenzspannung Vref in 4 wird
von einem Referenzspannungserzeuger (nicht gezeigt) geliefert. Der
Verstärker 113 empfängt die
Referenzspannung und erzeugt einen Referenzstrom.
-
Bezug
nehmend auf 4 weist ein Zwischenspeicherschaltkreis 120a einen
Zwischenspeicher 121, einen Rücksetz-Schaltkreis 125 und
einen Einstellschaltkreis 126 auf. Der Zwischenspeicher 121 beinhaltet
zwei Invertierer 122 und 123, die zwischen einem
ersten Knoten node1 und einem zweiten Knoten node2 eingeschleift
sind. Ein Aktivierungssignal EN1 wird in dem zweiten Knoten node2 erzeugt
und an den Vorladeschaltkreis 111 geliefert. Der Invertierer 123 reagiert
auf ein Rücksetz-Signal RST,
das von einem Rücksetz- Schaltkreis 125 geliefert
wird, und auf ein Einstellsignal SET, das von einem Einstellschaltkreis 126 geliefert
wird. Eine Konfiguration und ein Betrieb des Invertierers 123 wird unter
Bezugnahme auf 5 beschrieben.
-
Der
Rücksetz-Schaltkreis 125 ist
zwischen dem ersten Knoten node1 und einem Massen- oder gemeinsamen
Referenzpotenzial eingeschleift. Der Rücksetz-Schaltkreis 125 setzt
den ersten Knoten node1 in Abhängigkeit
von dem Rücksetz-Signal RST,
das von der Steuereinheit 260 geliefert wird, zurück. Der
Rücksetz-Schaltkreis 125 beinhaltet
einen NMOS-Transistor N42. Der Einstellschaltkreis 126 ist zwischen
einem Versorgungsanschluss und dem ersten Knoten node1 eingeschleift.
Der Einstellschaltkreis 126 liefert eine Versorgungsspannung Vcc
an den ersten Knoten node1 in Abhängigkeit von einem Zwischenspeichersignal
S0LAT, das von der Steuereinheit 260 geliefert wird, und
einem Ausgangssignal S01 eines Verstärkerschaltkreises. Der Einstellschaltkreis 126 beinhaltet
einen NAND-Gatter G42 und einen PMOS-Transistor P42. Das NAND-Gatter
G42 erzeugt ein Einstellsignal SET1, indem es eine logische Operation
an dem Zwischenspeichersignal S0LAT und dem Ausgangssignal S01 durchführt. Das
Einstellsignal SET1 wird an einen Gate-Anschluss des PMOS-Transistors
P42 geliefert.
-
5 ist
eine schematische Darstellung eines Invertierers eines in 4 dargestellten
Zwischenspeichers gemäß einigen
Ausgestaltungen der vorliegenden Erfindung. Bezug nehmend auf 5 weist
der Invertierer 123 zwei NMOS-Transistoren N51 und N52 und zwei PMOS-Transistoren
P51 und P52 auf. Der NMOS-Transistor N52 reagiert auf das Einstellsignal
SET1, und der PMOS-Transistor
P51 reagiert auf das Rücksetz-Signal
RST. Wenn das Einstellsignal SET1 einen niedrigen Pegel aufweist,
ist der NMOS-Transistor N51 ausgeschaltet. Wenn dies geschieht,
kann ein Spannungspegel in dem ersten Knoten node1 nicht auf einem
hohen Pegel sein, wenn der PMOS-Transistor P42 in 4 angeschaltet
wird. Beispielhafte Betriebszustände
des Verstärkerschaltkreises 110a und
des Zwischenspeicherschaltkreises 120a, die in den 4 und 5 dargestellt
sind, werden unter Bezugnahme auf 6 beschrieben.
-
6 ist
ein Ablaufdiagramm, das Programmieroperationen für ein NOR-Flash-Speicherelement gemäß einigen
Ausgestaltungen der vorliegenden Erfindung darstellt. In Block S110
wird eine Programmierspannung Vpgm an die Speicherzelle oder die Speicherzellen
angelegt, und es wird eine Programmieroperation durchgeführt. Wenn
beispielsweise die „01"-Programmierspannung
Vpgm01 an die Wortleitung angelegt und anschließend die Programmieroperation,
wie in 3 dargestellt, durchgeführt wird, werden die Speicherzellen
MC4 und MC6 zum Erhalten eines „01"-Zustands programmiert. Auf diese Weise
behalten die Speicherzellen MC1* einen „11"-Zustand bei.
-
In
Block S120 werden alle Leseverstärker, die
mit einer Mehrzahl von Speicherzellen verbunden sind, aktiviert.
Bezug nehmend auf 4 empfängt der Zwischenspeicherschaltkreis 120a das
Rücksetz-Signal
RST von der Steuereinheit 260. Wenn das Rücksetz-Signal
RST eingegeben wird, wird der erste Knoten node1 des Zwischenspeichers 121 auf einen
niedrigen Pegel getrieben, und der zweite Knoten node2 wird auf
einen hohen Pegel getrieben. Wenn das Aktivierungssignal EN1 einen
hohen Pegel aufweist, während
sich das Bitleitungs-Vorladesignal BLPRE auf einem hohen Pegel befindet,
ist das Vorladesignal PRE1 auf einem niedrigen Pegel. Wenn das Vorladesignal
PRE1 auf einem niedrigen Pegel ist, wird der PMOS-Transistor P41
eingeschaltet, und die Versorgungsspannung Vcc wird an die Bitleitung BL1
angelegt. Die Leseverstärker,
die mit einer Mehrzahl von Speicherzellen verbunden sind, werden
in Abhängigkeit
von dem Rücksetz-Signal
RST aktiviert, das von der Steuereinheit 260 geliefert
wird.
-
In
Block S130 wird die Dummy-Prüfspannung
Vdmy an die Speicherzelle angelegt, und die Dummy-Prüfoperation
wird durchgeführt.
Bezug nehmend auf 3 werden die Speicherzellen
MC1* eingeschaltet, da eine „01"-Dummy-Prüfspannung Vdmy01
größer ist
als die Schwellspannung der Speicherzellen MC1*. Wenn die Speicherzellen MC1*
eingeschaltet sind, nimmt der Spannungspegel der Bitleitung BL1*
ab. Dagegen sind die Speicherzellen MC4 und MC6 ausgeschaltet, da
die „01"-Dummy-Prüfspannung
Vdmy01 kleiner ist als die der Speicherzellen MC4 und MC6. Wenn
die Speicherzellen MC4 und MC6 ausgeschaltet sind, bleiben die Spannungspegel
der Bitleitungen BL4 und BL6 in einem Vorladezustand.
-
In
Block S140 wird der Leseverstärker,
der mit der An-Zelle verbunden ist, als Ergebnis der Dummy-Prüfoperation
aktiviert. Bezug nehmend auf 4 sinkt
der Spannungspegel der Bitleitung BL1 auf einen niedrigen Pegel,
wenn die „01"-Dummy-Prüfspannung
Vdmy01 an die Speicherzelle MC1 angelegt wird. Wenn der Spannungspegel
der Bitleitung BL1 auf einen niedrigen Pegel sinkt, wird ein Ausgangssignal
S01 eines Verstärkerschaltkreises 110a auf
einen hohen Pegel getrieben. Wenn das Ausgangssignal S01 sich auf
einem hohen Pegel befindet, wenn das Zwischenspeichersignal S0LAT
einen hohen Pegel aufweist, wird das Einstellsignal SET1 auf einen
niedrigen Pegel getrieben. Wenn das Einstellsignal SET1 einen niedrigen
Pegel aufweist, wird der PMOS-Transistor
P42 eingeschaltet, und die Versorgungsspannung Vcc wird an den ersten
Knoten node1 angelegt. Zu diesem Zeitpunkt befindet sich der zweite
Knoten node2 auf einem niedrigen Pegel. Wenn der zweite Knoten node2
einen niedrigen Pegel aufweist, befindet sich ein Vorladesignal PRE1
auf einem hohen Pegel, da ein Aktivierungssignal einen niedrigen
Pegel aufweist. Wenn das Vorladesignal PRE1 einen hohen Pegel aufweist,
wird der PMOS-Transistor
P41 abgeschaltet, und die Versorgungsspannung Vcc wird nicht an
die Bitleitung BL1 geliefert. Im Ergebnis werden die Leseverstärker, die
mit den Speicherzellen MC1* verbunden sind, deaktiviert.
-
Dagegen
wird ein Ausgangssignal S01 eines Verstärkerschaltkreises 110a auf
einen niedrigen Pegel getrieben, wenn die „01"-Dummy-Prüfspannung Vdmy01 an die Speicherzellen
MC4 und MC6 angelegt wird. Zu diesem Zeitpunkt behalten die Aktivierungssignale
EN4 und EN6 einen Zustand mit hohem Pegel bei. Wenn die Aktivierungssignale
EN4 und EN6 einen hohen Pegel aufweisen, wird die Versorgungsspannung
Vcc an die Bitleitungen BL4 und BL6 geliefert, da die Vorladesignale
PRE4 und PRE6 einen niedrigen Pegel haben. Im Ergebnis behalten
die mit den Speicherzellen MC4 und MC6 verbundenen Leseverstärker einen
Aktivierungszustand bei.
-
In
Block S150 wird die Programmier-Prüfspannung Vvfy an die Speicherzelle
angelegt, und die Programmier-Prüfoperation
wird durchgeführt. Bezug
nehmend auf 3 wird die „01"-Programmier-Prüfspannung Vvfy01 an eine Mehrzahl
von Speicherzellen angelegt, welche sich dieselbe Source-Leitung
teilen. Wenn die „01"-Programmier-Prüfspannung
Vvfy01 an die Speicherzellen MC1 bis MC8 angelegt wird, befinden
sich die Verstärkerschaltkreise
AMP1* in einem deaktivierten Zustand, und die Verstärkerschaltkreise
AMP4 und AMP6 befinden sich in einem Aktivierungszustand. Dementsprechend
fließt
während
der „01"-Programmier-Prüfoperation
kein Strom durch die Speicherzellen MC1*. Da kein Strom in den Speicherzellen
MC1* fließt,
nimmt die Spannung auf den Source-Leitungen SL1* nicht zu.
-
Wie
oben beschrieben, kann gemäß einigen Ausgestaltungen
der vorliegenden Erfindung ein NOR-Flash-Speicherelement programmiert
werden, indem eine Dummy-Prüfoperation
vor der Programmier-Überprüfung durchgeführt wird.
Basierend auf einem Ergebnis der Dummy-Prüfoperation wird der Leseverstärker deaktiviert,
wenn bestimmt wird, dass es sich bei der Speicherzelle um eine An-Zelle handelt. Die
Programmier-Prüfoperation
wird mittels Leseverstärkern
durchgeführt,
die mit Aus-Zellen verbunden sind. Dementsprechend kann die vorliegende
Erfindung, wenn eine Programmier-Überprüfung durchgeführt wird,
die Wahrscheinlichkeit fehlerhafter Ergebnisse reduzieren, die durch
eine Zunahme der Source-Leitungsspannung während Programmier-Prüfoperation
bewirkt sein können.
-
Wie
oben beschrieben, kann bei einem NOR-Flash-Speicherelement und einem
entsprechenden Programmierverfahren gemäß einigen Ausgestaltungen der
vorliegenden Erfindung ein Ansteigen der Source-Leitungsspannung
oder deren Betrags während
einer Programmier-Prüfoperation
reduziert werden. Dementsprechend kann die Genauigkeit der Programmier-Überprüfung verbessert
werden.