JP5869043B2 - 複数の同調ループを有する周波数シンセサイザ - Google Patents

複数の同調ループを有する周波数シンセサイザ Download PDF

Info

Publication number
JP5869043B2
JP5869043B2 JP2014100603A JP2014100603A JP5869043B2 JP 5869043 B2 JP5869043 B2 JP 5869043B2 JP 2014100603 A JP2014100603 A JP 2014100603A JP 2014100603 A JP2014100603 A JP 2014100603A JP 5869043 B2 JP5869043 B2 JP 5869043B2
Authority
JP
Japan
Prior art keywords
frequency
signal
fine tuning
output
coarse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014100603A
Other languages
English (en)
Other versions
JP2014195295A (ja
Inventor
ラッセル・ジョン・ファッグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2014195295A publication Critical patent/JP2014195295A/ja
Application granted granted Critical
Publication of JP5869043B2 publication Critical patent/JP5869043B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)

Description

この開示は概して電子工学に関し、より具体的には周波数シンセサイザに関する。
周波数シンセサイザは、参照周波数の参照信号を受信して、出力周波数の出力信号を生成する回路である。出力周波数は、所望の出力周波数と与えられた参照周波数に依存して、整数比または非整数比で参照信号に関連し得る。
周波数シンセサイザは、種々の電子デバイスで一般に用いられている。例えば、携帯電話のような無線デバイスは、周波数ダウンコンバートまたはアップコンバートに使用される局部発振器（ＬＯ）信号を生成するために周波数シンセサイザを含み得る。この周波数シンセサイザは、固定された周波数の参照信号を受信して、所望の出力周波数のＬＯ信号を生成し得る。出力周波数は可変であり、通信に使用される周波数チャネルに依存し得る。高い性能を得るためには、正確な周波数を有するクリーン（clean）なＬＯ信号を生成することが望ましい。
複数の同調（チューニング：tuning）ループを有し、高い性能と細かい周波数分解能を得ること可能な周波数シンセサイザが、本明細書において述べられる。典型的な設計では、周波数シンセサイザは、微同調ループ及び粗同調ループを含む。各同調ループは、フィードバックループに結合され、その同調ループによって与えられる信号の周波数を調整可能な回路ブロックの組を備え得る。各同調ループは、位相ロックループ（ＰＬＬ：phase-locked loop）またはいくつかの他の設計で実装され得る。微同調ループは制限された同調レンジにわたって動作し、細かい周波数分解能を有し得る。粗同調ループは広い同調レンジにわたって動作し、粗な周波数分解能を有し得る。同調レンジは、同調ループが動作可能な周波数レンジを指し、従って同調ループによって与えられる信号についての周波数にレンジを指す。他の利点と同様に細かい周波数分解能を有する広い同調レンジは、微同調ループと粗同調ループとの組み合わせで得られ得る。
典型的な設計では、微同調ループは参照周波数の参照信号を受信し、細かいステップで調整可能な第１周波数の微同調信号を生成し得る。粗同調ループもまた参照信号を受信し、出力周波数の出力信号を生成し得る。粗同調ループはまた、出力信号及び微同調信号に基づいて（例えばミキシングすることにより）、第２周波数の粗同調信号を生成し得る。第２周波数は、例えば参照周波数の整数倍である粗なステップで調整可能であり得る。出力周波数は、第１周波数及び第２周波数に基づいて決定され得る。微同調ループ及び粗同調ループは、以下で説明されるように具体化され得る。
本開示の種々の側面及び特徴が、以下で更に詳細に述べられる。
図１は、単一の同調ループを有するフラクショナルＮ周波数シンセサイザを示す。 図２は、複数の同調ループを有する周波数シンセサイザの典型的な設計を示す。 図３は、図２の周波数シンセサイザ内の微同調及び粗同調ループのブロック図を示す。 図４は、図２の周波数シンセサイザ内の種々の信号のスペクトルグラフを示す。 図５は、微同調及び粗同調ループの周波数応答を示す。 図６は、複数の同調ループを有する周波数シンセサイザの他の典型的な設計を示す。 図７Ａは、出力信号を生成する方法を示す。 図７Ｂは、出力信号を生成する方法を示す。 図７Ｃは、出力信号を生成する方法を示す。 図８は、無線通信デバイスのブロック図を示す。
本明細書で使用される用語「典型的」は、「例（example）、例証（instance）、または例示（illustration）として与えられること」を意味する。「典型的」として本明細書で説明されたあらゆる設計は、他の設計に対して好適または有利であると解釈される必要はない。
図１は、単一の同調ループを有するフラクショナルＮ周波数シンセサイザ１００のブロック図を示す。参照発振器１１０は、正確な周波数ｆrefを有する参照信号を生成する。発振器１１０は、水晶発振器（ＸＯ）、電圧制御ＸＯ（ＶＣＸＯ）、温度補償ＸＯ（ＴＣＸＯ）、またはその他のあるタイプの発振器であり得る。位相周波数検出器１３２は、参照信号と、マルチモジュラス分周器１４４からのフィードバック信号を受信し、この２つの信号の位相を比較し、２つの信号間の位相差／位相エラーを示すエラー信号を供給する。チャージポンプ１３４はエラー信号を受信し、エラー信号に比例する電流信号（または電荷）を生成する。ループフィルタ１３６は、この電流信号をフィルタリングして制御信号を供給する。電圧制御発振器（ＶＣＯ）１３８は制御信号を受信し、制御信号によって決定される周波数ｆoutを有する出力信号を生成する。分周器１４４は、分周比Ｎで出力信号を周波数において分割し、フィードバック信号を位相周波数検出器１３２に供給する。用語「分周比（divider ratio）」、「比（ratio）」、及び「ファクター（factor）」は、しばしば同義的に用いられる。
分周比Ｎは、非整数値であり得る。そして整数部Ｑとフラクショナル部（fractional portion）Ｋとに分解され得る。ここで１≦Ｑ、０＜Ｋ＜１、Ｎ＝Ｑ＋Ｋである。デルタシグマ変調器（ＤＳＭ：delta-sigma modulator）１５０はフラクショナル部Ｋを受信し、“１”及び“０”のビット列（bit sequence）を生成する（“１”のパーセンテージはフラクショナル部Ｋに依存する）。しかしながら、“１”及び“０”は、量子化ノイズの大部分が高周波数で現れるようにシェイピング（shaped）され、ループフィルタ１３６でより容易に除去され得るようにビット列内に分布される。加算器１５２は、デルタシグマ変調器１５０からのビット列と整数部Ｑとを加算し、瞬間的な分周比（instantaneous divider ratio、その瞬間における分周比）を分周器１４４に供給する。この瞬間的な分周比は、デルタシグマ変調器１５０によって“０”が与えられるか“１”が与えられるかによって、ＱまたはＱ＋１に等しいだろう。
周波数シンセサイザ１００の開ループ利得及びループフィルタ１３６は、周波数シンセサイザ１００の閉ループバンド幅を決定する。高い動的性能（例えば、出力信号を参照信号に高速にロックすること、ＶＣＯ１３８からのノイズのより高い抑制、（もしあれば）近接する送信機からの周波数プリング効果（frequency pulling effect）のより良い除去）を得るためには、広い閉ループバンド幅を有することが望ましいだろう。広い閉ループバンド幅はまた、ループフィルタ１３６につきより小さいキャパシタ及び／またはより大きな抵抗という結果をもたらし、このことは、集積回路（ＩＣ）上へのループフィルタ１３６の集積を容易にし得る。
周波数シンセサイザ１００は、フラクショナルＮシンセサイザとして動作し得る。フラクショナル分周比Ｎは、参照周波数のレートで、整数値ＱとＱ＋１との間の瞬間的な分周比を変更／ディザリング（dithering）することによって得られ得る。ここで、ＱはＮ未満の最大の整数値である。瞬間的な分周比は、参照信号のサイクルあたり一度変更し得る。瞬間的な分周比の平均は、フラクショナル分周比Ｎに等しい。分周比Ｎを整数分周比Ｑ及びＱ＋１のシーケンスで近似することに起因する量子化ノイズは、周波数シンセサイザ１００の閉ループバンド幅の外側の高周波数に集まるように、デルタシグマ変調器１５０によってシェイピング（shaped）され得る。その後、量子化ノイズは、周波数シンセサイザ１００のローパス応答によってフィルタリングされ得る。
フラクショナルＮ周波数シンセサイザ１００は、いくつかの制限を有し得る。まず、デルタシグマ変調器１５０によるノイズシェイピング（noise shaping）は、周波数シンセサイザ１００の閉ループバンド幅に、ある制限を設け得る。このノイズシェイピングはオーバーサンプリング比（ＯＳＲ：oversampling ratio）に依存し、これは周波数シンセサイザ１００の閉ループバンド幅に対するデルタシグマ変調器１５０についてのクロック周波数（すなわち、図１の参照周波数）の比である。概して、より良いノイズシェイピングは、より高いＯＳＲで得られ得る。ある参照周波数において、高いＯＳＲは、閉ループバンド幅を低減することによって得られ得る。しかしながら、より小さい閉ループバンド幅は好ましくないだろう。より広い閉ループバンド幅は、より小さいＯＳＲで得られ得る。しかしながら、より小さいＯＳＲは、周波数シンセサイザの閉ループバンド幅内に含まれる更なる量子化ノイズをもたらし得る。よって、閉ループバンド幅は、ノイズシェイピングを考慮することにより制限され得る。第２に、周波数シンセサイザ１００のマルチモジュラス分周器１４４、位相周波数検出器１３２、及びチャージポンプ１３４では、より高い線形性が求められ得る。これらの回路ブロックにおける非線形性は、デルタシグマ変調器１５０からの量子化ノイズがベースバンドに組み込まれ、そしてノイズ性能を悪化させることをもたらし得る。フラクショナルＮ周波数シンセサイザ１００はまた、その他の制限を有し得る。
周波数シンセサイザ１００はまた、整数Ｎ周波数シンセサイザとしても動作し得る。この場合、デルタシグマ変調器１５０は除去され、またはフラクショナル部につきＫ＝０が与えられ得る。分周器１４４は、出力信号を、固定された整数分周比で、周波数において分割し、出力周波数は参照周波数の整数倍となり得る。出力信号につき細かい周波数分解能を得るためには、低い参照周波数が使用され得る。しかしながら、低い参照周波数は、いくつかの理由で望ましくないだろう。まず、低い参照周波数は、周波数シンセサイザ１００の閉ループバンド幅を制限し得る。これは一般的に、参照信号を十分に減衰させるために、参照周波数よりも十分に低くなるよう設計される。第２に、大きな分周比が、低い参照周波数で所望の出力周波数を得るために用いられ得る。分周比は、参照ノイズ源（例えば参照発振器１１０、位相周波数検出器１３２、チャージポンプ１３４等）についての乗数（multiplier）として働く。よって、大きな分周比は大きな乗数と見なされ、これは望ましくないだろう。
一側面では、複数の同調ループを有する周波数シンセサイザが、高い動的性能及び細かい周波数分解能を得るために用いられ得る。典型的な一設計では、周波数シンセサイザは、粗同調ループ（coarse tuning loop）と微同調ループ（fine tuning loop）とを含む。微同調ループはまた、Vernierループとも呼ばれ得る。粗同調ループは、広い同調レンジにわたって動作し、そして粗い周波数分解能を有し、これは参照周波数の整数倍で与えられ得る。粗同調ループは、緩和された線形性の要求を有し、そして緩和されたノイズフィルタリング要求により広い閉ループバンド幅で設計され得る。微同調ループは、制限された同調レンジにわたって動作し、細かい周波数分解能（例えば、１００万分の１（ppm）のオーダー）を有し得る。
図２は、複数の同調ループを有する周波数シンセサイザ２００の典型的な設計のブロック図を示す。周波数シンセサイザ２００は、粗同調ループ２２０及び微同調ループ２５０を含む。粗同調ループ２２０は、周波数ｆrefを有する参照信号を参照発振器２１０から受信し、周波数ｆfineを有する微同調信号を微同調ループ２５０から受信する。粗同調ループ２２０は、周波数ｆoutを有する出力信号を生成し、これは次のように与えられ得る。
ｆout＝ｆcoarse＋ｆfine＝Ｍ・ｆref＋ｆfine （１）式
但し、ｆcoarse＝Ｍ・ｆrefであり、Ｍは整数分周比である。
粗同調ループ２２０内において、位相周波数検出器２３２は、参照信号と、分周器２４４からのフィードバック信号とを受信し、この２つの信号の位相を比較し、そしてこの２つの入力信号間の位相エラーを示すエラー信号を供給する。チャージポンプ２３４はエラー信号を受信し、エラー信号に比例する電流信号（current signal）を生成する。ループフィルタ２３６は電流信号をフィルタリングして、制御信号を供給する。ＶＣＯ２３８は、制御信号によって決められる周波数を有する出力信号を生成する。ミキサ２４２は、出力信号と、微同調ループ２５０からの微同調信号とをミキシングして、粗同調信号を供給する。分周器２４４は、粗同調信号を、整数分周比Ｍで周波数において分割して、位相周波数検出器２３２にフィードバック信号を供給する。
微同調ループ２５０は、参照発振器２１０から参照信号を受信し、微同調信号を生成する。微同調ループ２５０は、以下で説明するように実装され得る。所望の出力周波数は、式（１）に示すように、適切な細かい周波数（fine frequency）ｆfineと適切な整数分周比Ｍを選択することによって得られ得る。
図３は、図２の周波数シンセサイザ２００の微同調ループ２５０の典型的な設計のブロック図を示す。この典型的な設計では、微同調ループ２５０はフラクショナルＮ−ＰＬＬで実装される。
微同調ループ２５０内では、位相周波数検出器３３２は、参照発振器２１０から参照信号を受信し、マルチモジュラス分周器３４４からフィードバック信号を受信し、この２つの信号の位相を比較し、そしてエラー信号を供給する。チャージポンプ３３４はエラー信号を受信して、電流信号を供給する。ループフィルタ３３６は電流信号を受信して、制御信号を供給する。ＶＣＯ３３８は制御信号を受信して、制御信号で決まる周波数を有する微同調信号を生成する。典型的な一設計では、ＶＣＯ３３８は、図３に示すように、ループに結合された複数（例えば３個）の遅延セルを備えるリング発振器で実装され得る。リング発振器の発振周波数は各遅延セルの遅延に依存し、これはループフィルタ３３６からの制御信号によって制御され得る。分周器３４４は、微同調信号を、分周比Ｐで周波数において分割して、位相周波数検出器３３２にフィードバック信号を供給する。
微同調信号の周波数は、以下で与えられ得る。
ｆfine＝Ｐ・ｆref （２）式
但し、１＜Ｐは微同調信号についての分周比である。
分周比Ｐは非整数値であり、整数部Ｌとフラクショナル部Ｋとに分解され得る。なお１≦Ｌ、０＜Ｋ＜１、及びＰ＝Ｌ＋Ｋである。デルタシグマ変調器３５０はフラクショナル部Ｋを受信して、フラクショナル部Ｋに基づく“１”及び“０”のビット列を生成する。加算器３５２は、デルタシグマ変調器３５０からのビット列に整数部Ｌを加算し、瞬間的な分周比（instantaneous divider ratio、その瞬間における分周比）を分周器３４４に供給する。瞬間的な分周比は、デルタシグマ変調器３５０によって“０”が与えられるか“１”が与えられるかによって、ＬまたはＬ＋１のいずれかに等しいだろう。
粗同調ループ２２０からの出力信号の周波数は、次のように与えられ得る。
ｆout＝ｆcoarse＋ｆfine＝Ｍ・ｆref＋（Ｌ＋Ｋ）・ｆref＝Ｎ・ｆref
（３）式
但し、Ｎ＝Ｌ＋Ｍ＋Ｋであり、Ｌ及びＭは整数分周比であり、ＫはＮのフラクショナル部である。
一例として、周波数シンセサイザ２００内の種々の信号の周波数は次の通りであり得る。
ｆref＝４０ＭＨｚ、
ｆout＝４００３．３３ＭＨｚ、
ｆcoarse＝３０００．００ＭＨｚ、及び
ｆfine＝１００３．３３ＭＨｚ。
上記で与えられた例では、分周比は次の通りであり得る。
Ｍ＝７５、
Ｌ＝２５、及び
Ｋ＝０．０８３２５。
図４は、図２及び３の周波数シンセサイザ２００内の種々の信号の、典型的なスペクトルのグラフを示す。ＶＣＯ２３８からの出力信号は周波数ｆoutを有し、微同調ループ２５０からの微同調信号は周波数ｆfineを有する。ミキサ２４２は、出力信号を微同調信号とミキシングして、粗同調信号を供給する。ここで、粗同調信号は、(i)周波数ｆcoarse＝ｆout−ｆfineの下方側波帯（lower sideband）、及び(ii)周波数ｆout＋ｆfineの上方側波帯（upper sideband）を有し得る。下方側波帯は所望の側波帯であり、上方側波帯は望ましくない側波帯であり得る。
望ましくない側波帯は、粗同調ループ２２０内の位相周波数検出器２３２によってサブサンプルされ、そして低周波数において出現するスプリアス（spur）を引き起こし得る。上記の与えられた例であると、望ましくない側波帯は５００６．６６ＭＨｚに発生するだろう。そして位相周波数検出器２３２によってサブサンプルされて、６．６６ＭＨｚにスプリアスを生じるだろう。このスプリアスは、ループフィルタ２３６によってフィルタリング／減衰され得る。参照周波数及び出力周波数は、望ましくない側波帯のサブサンプルに起因するスプリアスが十分に高い周波数を有し、そしてループフィルタ２３６によって減衰され得るように、選択され得る。
典型的な一設計では、粗同調ループ２２０内のミキサ２４２は、上方または下方のいずれかの所望の側波帯をもたらし得る単側波帯（ＳＳＢ：single-sideband）ミキサで実装され得る。ＳＳＢミキサは、望ましくない側波帯を、十分な量（例えば、約４０デシベル（ｄＢ））、減衰させることが出来得る。別の典型的な設計では、ミキサ２４２は、例えば図４のように所望の側波帯と望ましくない側波帯の両方をもたらし得る両側波帯（ＤＳＢ：double sideband）ミキサで実装され得る。望ましくない側波帯は、振幅変調（ＡＭ：amplitude modulation）エンベロープからの分周器２４４のフェイル（failure）を避けるために、十分な量（例えば、約１０ｄＢ）、減衰され得る。フィルタは、望ましくない側波帯を減衰させるため、ミキサ２４２と分周器２４４との間に設けられ得る。
図５は、図２及び３の周波数シンセサイザ２００についての微同調ループ及び粗同調ループの典型的な周波数応答を示す。グラフ５１０は、粗同調ループ２２０の閉ループ応答を示し、ｆBWcのバンド幅を有し得る。グラフ５２０は、微同調ループ２５０の閉ループ応答を示し、ｆBWfのバンド幅を有し得る。微同調ループ２５０の閉ループバンド幅は、粗同調ループ２２０の閉ループバンド幅よりも十分に広い（例えば少なくとも２倍）。グラフ５３０は、周波数シンセサイザ２００の実効的な（effective）閉ループ応答を示し、ｆBWeffのバンド幅を有し得る。実効的な閉ループバンド幅は、粗同調ループ２２０の閉ループバンド幅にほぼ等しいだろう。
粗同調ループ２２０の閉ループバンド幅は、粗同調ループについての高い動的性能を得るために、比較的高く設定され得る（上記の例では、約４００ＫＨｚまで）。微同調ループ２５０の閉ループバンド幅もまた、微同調ループについての高い動的性能を得るために、比較的高く設定され得る（上記の例では、約４ＭＨｚまで）。概して、各同調ループの閉ループバンド幅は、所望の動的性能を得るように選択され得る。
図３に戻ると、ＶＣＯ３３８は、上記説明したようにリング発振器で実装され得る。リング発振器は少ない電力を消費し小さい面積を占めうる。このことは共に好ましいだろう。しかしながら、リング発振器は、貧弱なノイズ特性を有し得る。微同調ループ２５０は、リング発振器からのノイズを抑制するため、広い閉ループバンド幅で設計され得る。デルタシグマ変調器３５０からのより多くの量子化ノイズが、微同調ループ２５０の広い閉ループバンド幅をパススルーして、粗同調ループ２２０に与えられ得る。しかしながら、この量子化ノイズは、粗同調ループ２２０の閉ループバンド幅によってフィルタリングされるだろう。よって、実効的なノイズバンド幅は、粗同調ループ２２０のより狭い閉ループバンド幅によって決められ得る。
図６は、複数の同調ループを有する周波数シンセサイザ２０２の典型的な設計のブロック図を示す。周波数シンセサイザ２０２は、非常に高い周波数（例えば１０ＧＨｚを超える周波数）の出力信号を供給するように設計され得る。周波数シンセサイザ２０２は、粗同調ループ２２２及び微同調ループ２５０を含む。
粗同調ループ２２２は、位相周波数検出器２３２、チャージポンプ２３４、ループフィルタ２３６、ＶＣＯ２３８、ミキサ２４２、及び分周器２４４を含み、これらは図２で上記説明したように動作し得る。粗同調ループ２２２は更に、ＶＣＯ２３８からの出力信号を受信し、整数分数比Ｓ（例えば２または４）で出力信号を周波数において分割し、そして分周器出力信号を供給する分周器２４０を含む。ミキサ２４２は、分周器出力信号に、微同調ループ２５０からの微同調信号をミキシングして、粗同調信号を供給する。分周器２４４は、整数比または非整数比で粗同調信号を周波数において分割して、フィードバック信号を位相周波数検出器２３２に供給する。
固定されたモジュラス分周器２４０は、出力信号を分周するために用いられ得る。これにより、高周波数のプリスカラ（pre-scalar）を設計する必要性が避けられ得る。プリスカラは、２つの分周比（例えば２及び３）で分周することが出来る分周器である。分周器２４４が固定された整数比で分周する場合、出力周波数は、Ｓ・ｆrefの粗な（粗い）ステップで調整され得る。ここでＳは分周器２４０の分周比である。よって分周器２４０の使用は、より大きな粗なステップをもたらし得る。これは様々な方法で行われ得る。まず、分周器２４４につき、位相スイッチングプリスカラを用いることにより、粗なステップが高められ得る。そして分周器２４４は、整数分周比（例えば８）または中間（mid）の非整数分周比（例えば８．５）で、粗同調信号を分周することが出来得る。中間の非整数分周比は、２つの連続する整数値の中央に設定された分周比である。次に、デルタシグマ変調器３５０に与えられるフラクショナル部Ｋにつき十分に多くのエクストラビットを用い、そしてリング発振器３３８の同調レンジを拡大することにより、微同調ループ２５０の同調レンジがｆrefからＳ・ｆrefに増加され得る。
図３及び６は、複数の同調ループを有する周波数シンセサイザについての粗同調ループの２つの典型的な設計を示す。粗な同調ループはまた、その他の設計で実装されても良い。例えば位相周波数検出器及びチャージポンプは、ミキサ及び／またはその他の回路で実装されても良い。
図３及び６はまた、複数の同調ループを有する周波数シンセサイザについての微同調ループの典型的な設計を示す。微同調ループはまた、他の設計で実装されても良い。例えば、他のタイプの発振器が、リング発振器の代わりに用いられても良い。デルタシグマ変調器３５０及び／またはマルチモジュラス分周器３４４もまた、他の回路で実装されても良い。微同調ループもまた、数値制御発振器（ＮＣＯ：numerically controlled oscillator）で実装されても良いし、またはＮＣＯに基づいても良い。微同調ループはまた、ＬＣタンク発振器または幾つかの他のタイプの発振器を用いても良い。微同調信号はまた、外部のプログラマブルな周波数源からのものであっても良い。
図３及び６の典型的な設計では、微同調ループ２５０は参照信号を受信し、参照周波数で動作する。別の典型的な設計では、微同調ループ２５０は、参照周波数よりも低い周波数（例えば参照周波数の半分）で動作しても良い。微同調ループ２５０についてのより低い動作周波数は、位相周波数検出器３３２及びチャージポンプ３３４での低電力消費をもたらし、そしてまたデルタシグマ変調器３５０につき与えられたワード長でのより精細な周波数分解能をもたらし得る。
図３及び６に示す典型的な設計では、フラクショナル部Ｋは、所望の出力周波数を得るように選択され、固定値であり得る。別の典型的な設計では、フラクショナル部Ｋの代わりに、またはフラクショナル部Ｋに加えて、位相変調（ＰＭ）または周波数変調（ＦＭ）がデルタシグマ変調器３５０に適用され得る。よって、周波数シンセサイザ２００及び２０２は、位相または周波数変調のために用いられ得る。
本明細書で説明された複数のループを有する周波数シンセサイザは、いくらかの有利な点をもたらし得る。この複数ループの周波数シンセサイザは、単一ループのフラクショナルＮ周波数シンセサイザの設計のトレードオフを、この問題を２つの扱いやすいパート（manageable parts、粗同調ループと微同調ループ）に分けることにより、回避し得る。各同調ループは、高い動的性能を得るため、比較的広い閉ループバンド幅で設計され得る。微同調ループからの量子化ノイズは、微同調ループの閉ループバンド幅と粗同調ループの閉ループバンド幅の両方によってフィルタリングされ得る。微同調ループによる量子化ノイズのフィルタリングは、統計的なノイズ分散（statistical noise variance）を低減する。そして粗同調ループは、緩和された線形性の要求を有し得る。実効的なノイズバンド幅は実質的に低減され得る（例えば上記説明された例では、４ＭＨｚから４００ＫＨｚに下がる）。より低い実効的なノイズバンド幅は、微同調ループ内の分周器、位相周波数検出器、及びチャージポンプの線形性の要求を緩和し得る。微同調ループは、差動回路（例えば差動位相周波数検出器、差動チャージポンプ、差動ループフィルタなど）で実装されても良い。このことは、ノイズ結合に対する感度を低減し、正確なバンド幅制御を可能とし、そしてリング発振器の使用を可能とし得る。微同調ループはまた、コスト及びサイズの低減のためにＩＣ上に実装されても良い。
典型的な設計では、装置は、例えば図３に示すような微同調ループと粗同調ループとを含む周波数シンセサイザを備え得る。微同調ループは、参照周波数ｆrefの参照信号を受信し、細かいステップで調整可能な第１周波数（例えばｆfine）の微同調信号を生成し得る。粗同調ループは、参照信号を受信して、出力周波数（例えばｆout）の出力信号を生成し得る。出力周波数は、第１周波数、及び粗なステップで調整され得る第２周波数（例えばｆcoarse）に基づいて決定され得る。典型的な設計では、粗なステップは、参照周波数の整数倍であり得る。典型的な設計では、細かいステップは、最小のステップサイズ（これは参照周波数のフラクション（fraction）に対応し得る）の整数倍であり得る。例えば、最小のステップサイズは、ｆmin＝ｆref／２Ｂであり、ここでＢはフラクショナル部Ｋについてのビット数である。
典型的な設計では、粗同調ループは例えば図２に示すように、位相周波数検出器、チャージポンプ、ループフィルタ、ＶＣＯ、及びミキサを備え得る。ミキサは、出力信号及び微同調信号を受信して、第２周波数の粗同調信号を供給し得る。分周器は、粗同調信号を周波数において分割し（例えば整数比で）、参照周波数のフィードバック信号を供給し得る。位相周波数検出器は参照信号とフィードバック信号とを受信して、エラー信号を供給し得る。チャージポンプはエラー信号を受信して、電流信号を供給し得る。ループフィルタは電流信号をフィルタリングして、制御信号を供給し得る。ＶＣＯは制御信号を受信して、出力信号を供給し得る。粗同調ループは更に、第２分周器を備え得る。第２分周器は、例えば図６に示すように、出力信号を整数比で周波数において分割し、分周器出力信号を供給し得る。そしてミキサは（出力信号の代わりに）分周器出力信号、及び微同調信号を受信し、粗同調信号を供給し得る。
典型的な設計では、例えば図３に示すように、微同調ループはリング発振器、マルチモジュラス分周器、デルタシグマ変調器、加算器、第２位相周波数検出器、第２チャージポンプ、及び第２ループフィルタを備え得る。マルチモジュラス分周器は、微同調信号を周波数において非整数比で分割し、第２フィードバック信号を供給し得る。第２位相周波数検出器は参照信号及び第２フィードバック信号を受信して、第２エラー信号を供給し得る。第２チャージポンプは第２エラー信号を受信して、第２電流信号を供給し得る。第２ループフィルタは第２電流信号をフィルタリングして、第２制御信号を供給し得る。リング発振器は第２制御信号を受信して、微同調信号を生成し得る。デルタシグマ変調器は、非整数比のフラクショナル部を受信して、変調器出力（例えばビット列）を供給し得る。加算器は変調器出力と非整数比の整数部とを加算して、瞬間的な分周比をマルチモジュラス分周器に供給し得る。微同調ループの閉ループバンド幅は、粗同調ループの閉ループバンド幅よりも広いだろう（例えば、少なくとも２倍に広い（by a factor of at least two））。
別の典型的な設計では、装置は周波数シンセサイザを備え、周波数シンセサイザは参照周波数の参照信号を受信し、出力周波数の出力信号を生成し得る。周波数シンセサイザは、参照信号に基づいて第１周波数の微同調信号を生成し、または外部ソース（source）からの微同調信号を受信し得る。周波数シンセサイザは、出力信号及び微同調信号に基づいて第２周波数の粗同調信号を生成し得る。第２周波数は、参照周波数の整数倍であり得る。出力周波数は参照周波数の非整数倍であり、第１周波数及び第２周波数で決定され得る。
図７Ａは、出力信号を生成する方法７００の典型的な設計を示す。第１周波数の微同調信号が、参照周波数の参照信号に基づいて生成され得る（ブロック７１２）。第１周波数は、細かいステップで調整可能であり得る。出力周波数の出力信号は、微同調信号及び参照信号に基づいて生成され得る（ブロック７１４）。出力周波数は、第１周波数及び第２周波数に基づいて決定され得る。第２周波数は、粗なステップで調整可能であり得る。出力信号は、第１閉ループバンド幅を有する粗同調ループで生成され得る。微同調信号は、第１閉ループバンド幅よりも大きい（例えば少なくとも２倍に大きい）であろう第２閉ループバンド幅を有する微同調ループで生成され得る。
図７Ｂは、図７Ａのブロック７１２の典型的な設計を示す。微同調信号は、フィードバック信号を得るために、非整数比で周波数において分割され得る（ブロック７２２）。非整数比は、フラクショナル部（例えばＫ）と整数部（例えばＬ）とを備え得る。ビット列が、非整数比のフラクショナル部に基づいて、例えばデルタシグマ変調器に基づいて、生成され得る（ブロック７２４）。微同調信号を分周するための瞬間的な分周比は、非整数比の整数部及びビット列に基づいて決定され得る（ブロック７２６）。この瞬間的な分周比は、フラクショナル部を得、そして量子化ノイズのノイズシェイピングを得る方法で、２つの連続する整数値の間（例えばＬとＬ＋１との間）でトグルされ得る。
図７Ｃは、図７Ａのブロック７１４の典型的な設計を示す。第２周波数の粗同調信号が、出力信号及び微同調信号に基づいて生成され得る（ブロック７３２）。粗同調信号は、参照周波数のフィードバック信号を得るために、（例えば整数比で）周波数において分割され得る（ブロック７３４）。エラー信号は、参照信号及びフィードバック信号に基づいて生成され得る（ブロック７３６）。エラー信号は、出力信号の出力周波数を調整するための制御信号を得るためにフィルタリングされ得る（ブロック７３８）。
図７Ｃには示されていないが、出力信号は、例えば図６に示すように、分周器出力信号を得るために、整数比で周波数において分割されても良い。そして粗同調信号は、（出力信号の代わりに）分周器出力信号、及び微同調信号に基づいて生成され得る。
本明細書で説明された複数のループを有する周波数シンセサイザは、無線通信、コンピューティング、ネットワーキング、家電製品などのような種々のアプリケーションで用いられ得る。周波数シンセサイザはまた、無線通信デバイス、携帯電話、放送受信機、携帯情報端末（ＰＤＡ）、携帯型デバイス、無線モデム、ラップトップコンピュータ、コードレス電話、Bluetooth（登録商標）デバイス、無線ローカルループ（ＷＬＬ：wireless local loop）ステーション、家電デバイス等のような種々の電子機器で用いられ得る。明確化のため、無線通信デバイス（これは携帯電話またはその他デバイスであり得る）における周波数シンセサイザの使用につき、以下で説明する。周波数シンセサイザは、無線デバイスにおける送信機のための送信局部発振器（ＬＯ）信号及び／または受信機のための受信ＬＯ信号を生成するために用いられ得る。
図８は、無線通信デバイス８００の典型的な設計のブロック図を示す。本設計では、無線デバイス８００は、送受信機８２０と、データ及びプログラムコードを保持するメモリ８１２を有するデータプロセッサ８１０とを含む。送受信機８２０は、双方向通信をサポートする送信機８３０及び受信機８５０を含む。一般に無線デバイス８００は、任意の数の通信システム及び周波数帯域につき、任意の数の送信機及び任意の数の受信機を含んでも良い。
送信機または受信機は、スーパーヘテロダイン・アーキテクチャまたはダイレクトコンバージョン（direct conversion）・アーキテクチャで実装され得る。スーパーヘテロダイン・アーキテクチャでは、信号は複数のステージで、無線周波数（ＲＦ）とベースバンドとの間で周波数変換が行われる。例えば、受信機の場合、あるステージでＲＦから中間周波数（ＩＦ）に変換され、その後別のステージでＩＦからベースバンドに変換される。ダイレクトコンバージョン・アーキテクチャ（ゼロ−ＩＦアーキテクチャとも呼ばれる）では、信号は１つのステージで、ＲＦとベースバンドとの間の周波数変換が行われる。スーパーヘテロダイン及びダイレクトコンバージョン・アーキテクチャは、異なる回路ブロックを使用し、及び／または異なる要求を有し得る。図８に示す典型的な設計では、送信機８３０及び受信機８５０は、ダイレクトコンバージョン・アーキテクチャで実装されている。
送信経路では、データプロセッサ８１０は送信すべきデータを処理して、同相（Ｉ：in-phase）及び直交位相（Ｑ：quadrature-phase）のアナログ出力信号を送信機８３０に供給する。送信機８３０内では、ローパスフィルタ８３２ａ及び８３２ｂが、それぞれＩ及びＱアナログ出力信号をフィルタリングして、先のデジタル／アナログ変換で生じた望ましくないイメージ（images）を除去する。増幅器８３４ａ及び８３４ｂは、それぞれローパスフィルタ８３２ａ及び８３２ｂからの信号を増幅して、Ｉ及びＱベースバンド信号を供給する。アップコンバータ８４０は、Ｉ及びＱベースバンド信号を受信して、送信（ＴＸ）ＬＯ生成器８７２からの複合送信ＬＯ信号（complex transmit LO signal）でアップコンバートして、アップコンバート信号を供給する。フィルタ８４２は、アップコンバート信号をフィルタリングして、受信周波数帯域におけるノイズ、及び周波数アップコンバートにより生じた望ましくないイメージを除去する。電力増幅器（ＰＡ：power amplifier）８４４は、フィルタ８４２からの信号を増幅して所望の出力電力レベルを得て、送信ＲＦ信号を供給する。送信ＲＦ信号は、デュプレクサまたはスイッチ８４６を介して送られ、アンテナ８４８により送信される。
受信経路では、アンテナ８４８は、基地局及び／または送信ステーションによって送信された信号を受信して、受信された無線周波数（ＲＦ）信号を供給し、これはデュプレクサまたはスイッチ８４６を介して送られ、低ノイズ増幅器（ＬＮＡ：low noise amplifier）８５２に供給される。受信されたＲＦ信号は、ＬＮＡ８５２によって増幅され、そしてフィルタ８５４によってフィルタリングされて、入力ＲＦ信号が得られる。ダウンコンバータ８６０は、受信（ＲＸ）ＬＯ生成器８８２からの複合受信（ＲＸ）ＬＯ信号（complex receive LO signal）を用いて入力ＲＦ信号をダウンコンバートして、Ｉ及びＱベースバンド信号を供給する。このＩ及びＱベースバンド信号は、増幅器８６２ａ及び８６２ｂで増幅され、更にローパスフィルタ８６４ａ及び８６４ｂによってフィルタリングされて、Ｉ及びＱアナログ入力信号が得られる。これはデータプロセッサ８１０に供給される。
ＴＸ周波数シンセサイザ８７０は、データプロセッサ８１０から制御情報（例えば、所望の送信周波数のための整数部Ｌ、フラクショナル部Ｋ、及び整数分周比Ｍについての情報）を受信し、そして所望の送信周波数の第１出力信号を生成する。周波数シンセサイザ８７０は、図３の周波数シンセサイザ２００、図６の周波数シンセサイザ２０２、または複数のループを有するその他のいくつかの周波数シンセサイザで実装され得る。ＬＯ生成器８７２は、第１出力信号に基づいて、周波数アップコンバートに用いられる複合送信ＬＯ信号を生成する。
ＲＸ周波数シンセサイザ８８０は、データプロセッサ８１０から制御情報（例えば、所望の受信周波数のための整数部Ｌ、フラクショナル部Ｋ、及び整数分周比Ｍについての情報）を受信し、そして所望の受信周波数の第２出力信号を生成する。周波数シンセサイザ８８０は、図３の周波数シンセサイザ２００、図６の周波数シンセサイザ２０２、または複数のループを有するその他のいくつかの周波数シンセサイザで実装され得る。ＬＯ生成器８８２は、第２出力信号に基づいて、周波数ダウンコンバートに用いられる複合受信ＬＯ信号を生成する。
図８は、典型的な送受信機の設計を示す。概して、送信機及び受信機における信号の調整は、増幅器、フィルタ、アップコンバータ、ダウンコンバータ等の１つまたはそれ以上のステージによって実行され得る。これらの回路ブロックは、図８に示す構成とは異なるように配置されても良い。更に、図８には示されない他の回路もまた、送信機及び受信機において信号を調整するために用いられても良い。図８におけるいくらかの回路ブロックが省かれても良い。送受信機８２０の全体または一部は、１つまたはそれ以上のアナログ集積回路（ＩＣ）、ＲＦ ＩＣ（ＲＦＩＣ）、mixed signal ＩＣ等の上に実装され得る。
本明細書で述べられた複数のループを有する周波数シンセサイザは、ＩＣ、アナログＩＣ、ＲＦＩＣ、mixed-signalＩＣ、特定用途向け集積回路（ＡＳＩＣ）、プリント回路基板（ＰＣＢ）、電子デバイス等の上で実装され得る。周波数シンセサイザはまた、相補型金属・酸化物・半導体（ＣＭＯＳ）、ＮチャネルＭＯＳ（ＮＭＯＳ）、ＰチャネルＭＯＳ（ＰＭＯＳ）、バイポーラ接合型トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウム砒素（ＧａＡｓ）等のような、種々のＩＣプロセス技術で製造され得る。
本明細書で述べられた周波数シンセサイザを実装する装置は、スタンドアローン型のデバイスであってもよいし、またはより大きなデバイスの一部であっても良い。デバイスは、(i)スタンドアローンＩＣ、(ii)データ及び／または命令を記憶するためのメモリＩＣを含み得る一つまたはそれ以上のＩＣのセット、(iii)ＲＦ受信機（ＲＦＲ）またはＲＦ送信機／受信機（ＲＴＲ）のようなＲＦＩＣ、(iv)移動局モデム（ＭＳＭ）のようなＡＳＩＣ、(v)その他のデバイス内に組み込まれ得るモジュール、(vi)受信機、携帯電話、無線デバイス、ハンドセット、またはモバイルユニット、(vii)その他、であってよい。
１つまたはそれ以上の典型的な設計では、述べられた機能はハードウェア、ソフトウェア、ファームウェア、またはその任意の組合せで実装され得る。ソフトウェアで実装される場合、この機能は１つまたはそれ以上の命令またはコードとして、コンピュータ読み取り可能な媒体に記憶され、或いは伝送され得る。コンピュータ読み取り可能な媒体は、ある場所から別の場所へのコンピュータプログラムの持ち運びを助ける任意の媒体を含むコンピュータ記憶媒体及び通信媒体の双方を含む。記録媒体は、コンピュータによってアクセスできる任意の利用可能な媒体であって良い。例として、これに限定するもので無いものとして、このようなコンピュータ読み取り可能な媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置または他の磁気記録デバイス、または命令またはデータ構造の形で所望のプログラムコードを搬送または保持するために使用され、そしてコンピュータによってアクセスできる他の任意の媒体を含むことが出来る。また、あらゆる接続が、適切にコンピュータ読み取り可能な媒体と呼ばれる。例えば、そのソフトウェアが同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、或いは赤外線、無線、及びマイクロ波といった無線技術を使用してウェブサイト、サーバ、または他の遠隔源から送信されるならば、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、或いは赤外線、無線、及びマイクロ波といった無線技術は、媒体の定義に含まれる。本明細書で使用されるディスク（disk and disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光学ディスク、デジタルバーサタイルディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、及びブルーレイディスクを含み、ディスク（disk）は、一般的に、磁気によってデータを再生し、ディスク（disc）はレーザによって光学的にデータを再生する。上記の組合せもまたコンピュータ読み取り可能な媒体の範囲内に含まれるべきである。
本開示の先の記述は、当業者に本開示の製造または使用を可能とするために与えられる。本開示の種々の変形が当業者には容易に明白であろう。そして本明細書で定義された包括的な原理が、本開示の範囲から逸脱することなく、その他の変形に適用され得る。よって、本開示は、本明細書で述べられた例及び設計に限定されることを意図されず、しかし、本明細書に開示された原理及び新規な特徴に一致する最も広い範囲に合致されることを意図される。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
周波数シンセサイザを備え、該周波数シンセサイザは、
参照周波数の参照信号を受信して、細かいステップで調整可能な第１周波数の微同調信号を生成するように動作する微同調ループ（fine tuning loop）と、
前記微同調ループに結合され、前記参照信号を受信して、出力周波数の出力信号を生成するように動作する粗同調ループ（coarse tuning loop）と
を備え、前記出力周波数は、前記第１周波数と第２周波数とに基づいて決定され、
前記第２周波数は、粗なステップで調整可能である、装置。
［Ｃ２］
前記粗同調ループは、前記出力信号と前記微同調信号とを受信して、前記第２周波数の粗同調信号を供給するように動作するミキサを備える、［Ｃ１］に記載の装置。
［Ｃ３］
前記ミキサは、単側波帯（ＳＳＢ：single sideband）ミキサを備える、［Ｃ２］に記載の装置。
［Ｃ４］
前記粗同調ループは、前記粗同調信号を周波数において分割して、前記参照周波数のフィードバック信号を供給するように動作する分周器と、
前記参照信号と前記フィードバック信号とを受信して、エラー信号を供給するように動作する位相周波数検出器と、
前記エラー信号を受信して、電流信号を供給するように動作するチャージポンプと、
前記電流信号をフィルタリングして、制御信号を供給するように動作するループフィルタと、
前記制御信号を受信して、前記出力信号を供給するように動作する電圧制御発振器（ＶＣＯ）と
を更に備える［Ｃ２］に記載の装置。
［Ｃ５］
前記分周器は、前記粗同調信号を整数比で周波数において分割するように動作し、
前記第２周波数は、前記参照周波数の整数倍である、［Ｃ４］に記載の装置。
［Ｃ６］
前記分周器は、前記粗同調信号を整数比または中間（mid）の非整数比で周波数において分割するように動作する、［Ｃ４］に記載の装置。
［Ｃ７］
前記粗同調ループは、前記出力信号を整数比で周波数において分割して、分周器出力信号を供給するように動作する分周器を更に備え、
前記ミキサは、前記分周器出力信号及び前記微同調信号を受信して、前記粗同調信号を供給するように動作する、［Ｃ２］に記載の装置。
［Ｃ８］
前記微同調ループは、前記微同調信号を生成するように動作するリング発振器を備える、［Ｃ１］に記載の装置。
［Ｃ９］
前記微同調ループは、前記微同調信号を非整数比で周波数において分割して、フィードバック信号を供給するように動作するマルチモジュラス分周器（multi-modulus divider）と、
前記非整数比のフラクショナル部（fractional portion）を受信して、変調器出力を供給するように動作するデルタシグマ変調器と、
前記変調器出力と前記非整数比の整数部とを加算して、瞬間的（instantaneous）な分周比を前記マルチモジュラス分周器に供給するように動作する加算器と
を備える［Ｃ１］に記載の装置。
［Ｃ１０］
前記デルタシグマ変調器は、位相変調信号または周波数変調信号を受信するように動作する、［Ｃ９］に記載の装置。
［Ｃ１１］
前記微同調ループの閉ループバンド幅は、前記粗同調ループの閉ループバンド幅よりも、少なくとも２倍に広い、［Ｃ１］に記載の装置。
［Ｃ１２］
前記粗なステップは、前記参照周波数の整数倍を含む、［Ｃ１］に記載の装置。
［Ｃ１３］
前記細かいステップは、前記参照周波数のフラクション（fraction）に対応する最小ステップサイズの整数倍を含む、［Ｃ１］に記載の装置。
［Ｃ１４］
参照周波数の参照信号を受信して、出力周波数の出力信号を生成して、第１周波数の微同調信号を得て、前記出力信号及び前記微同調信号に基づいて第２周波数の粗同調信号を生成するように動作する周波数シンセサイザを備え、
前記第２周波数は、前記参照周波数の整数倍であり、
前記出力周波数は、前記参照周波数の非整数倍であり、前記第１周波数及び前記第２周波数によって決定される、装置。
［Ｃ１５］
前記第１周波数は、前記参照周波数のフラクション（fraction）に対応する最小ステップサイズの整数倍で調整可能であり、
前記第２周波数は、前記参照周波数の整数倍で調整可能である、［Ｃ１４］に記載の装置。
［Ｃ１６］
前記周波数シンセサイザは、前記出力信号及び前記微同調信号を受信して、粗同調信号を供給するように動作するミキサを備える、［Ｃ１４］に記載の装置。
［Ｃ１７］
前記周波数シンセサイザは、前記参照信号に基づいて前記微同調信号を生成するように更に動作する、［Ｃ１４］に記載の装置。
［Ｃ１８］
参照周波数の参照信号に基づいて第１周波数の微同調信号を生成し、前記微同調信号及び前記参照信号に基づいて出力周波数の出力信号を生成するように動作する周波数シンセサイザと、
前記周波数シンセサイザに結合され、前記出力信号を受信して、局部発振器（ＬＯ：local oscillator）信号を生成するように動作するＬＯ生成器と、
前記ＬＯ生成器に結合され、入力信号を前記ＬＯ信号で周波数変換して、周波数変換された信号を供給するように動作する周波数コンバータと、
動作可能なように前記周波数コンバータに結合されたアンテナと
を備え、前記出力周波数は前記第１周波数と第２周波数とに基づいて決定され、
前記第１周波数は細かいステップで調整可能であり、
前記第２周波数は粗なステップで調整可能である、無線デバイス。
［Ｃ１９］
前記周波数コンバータは、入力無線周波数（ＲＦ）信号を前記ＬＯ信号で周波数ダウンコンバートして、ダウンコンバートされた信号を供給するように動作するダウンコンバータを備える、［Ｃ１８］に記載の無線デバイス。
［Ｃ２０］
前記周波数コンバータは、入力ベースバンド信号を前記ＬＯ信号で周波数アップコンバートして、アップコンバートされた信号を供給するように動作するアップコンバータを備える、［Ｃ１８］に記載の無線デバイス。
［Ｃ２１］
前記第１周波数につき第１整数比及び非整数比を前記周波数シンセサイザに供給し、前記第２周波数につき第２整数比を前記周波数シンセサイザに供給するように動作するプロセッサを更に備える、［Ｃ１８］に記載の無線デバイス。
［Ｃ２２］
参照周波数の参照信号に基づいて、第１周波数の微同調信号を生成することと、
前記微同調信号及び前記参照信号に基づいて、出力周波数の出力信号を生成することと
を備え、前記第１周波数は細かいステップで調整可能であり、
前記出力周波数は、前記第１周波数及び第２周波数に基づいて決定され、
前記第２周波数は粗なステップで調整可能である、方法。
［Ｃ２３］
前記出力信号を生成することは、前記出力信号及び前記微同調信号に基づいて前記第２周波数の粗同調信号を生成すること、を備える［Ｃ２２］に記載の方法。
［Ｃ２４］
前記出力信号を生成することは、前記参照周波数のフィードバック信号を得るために、前記粗同調信号を周波数において分割することと、
前記参照信号及び前記フィードバック信号に基づいてエラー信号を生成することと、
前記出力信号の前記出力周波数を調整するための制御信号を得るために、前記エラー信号をフィルタリングすることと
を更に備える［Ｃ２３］に記載の方法。
［Ｃ２５］
前記粗同調信号を分割することは、前記粗同調信号を整数比で周波数において分割することを備え、
前記第２周波数は、前記参照周波数の整数倍である、［Ｃ２４］に記載の方法。
［Ｃ２６］
前記出力信号を生成することは、分周器出力信号を得るために、前記出力信号を整数比で周波数において分割すること、を更に備え、
前記粗同調信号は、前記分周器出力信号及び前記微同調信号に基づいて生成される、［Ｃ２３］に記載の方法。
［Ｃ２７］
前記微同調信号を生成することは、フィードバック信号を得るために、前記微同調信号を非整数比で周波数において分割することと、
前記非整数比のフラクショナル部（fractional portion）に基づいてビット列を生成することと、
前記ビット列と、前記非整数比の整数部とに基づいて前記微同調信号を分周するための瞬間的（instantaneous）な分周比を決定することと
を備える［Ｃ２２］に記載の方法。
［Ｃ２８］
前記出力信号を生成することは、第１閉ループバンド幅を有する粗同調ループ（coarse tuning loop）で前記出力信号を生成すること、を備え、
前記微同調信号を生成することは、前記第１閉ループバンド幅よりも少なくとも２倍に大きい第２閉ループバンド幅を有する微同調ループ（fine tuning loop）で前記微同調信号を生成すること、を備える［Ｃ２２］に記載の方法。
［Ｃ２９］
参照周波数の参照信号に基づいて、第１周波数の微同調信号を生成する手段と、
前記微同調信号及び前記参照信号に基づいて、出力周波数の出力信号を生成する手段と
を備え、前記第１周波数は細かいステップで調整可能であり、
前記出力周波数は、前記第１周波数及び第２周波数に基づいて決定され、
前記第２周波数は粗なステップで調整可能である、装置。
［Ｃ３０］
前記出力信号を生成する手段は、前記出力信号及び前記微同調信号に基づいて前記第２周波数の粗同調信号を生成する手段を備える、［Ｃ２９］に記載の装置。
［Ｃ３１］
前記出力信号を生成する手段は、前記参照周波数のフィードバック信号を得るために、前記粗同調信号を周波数において分割する手段と、
前記参照信号及び前記フィードバック信号に基づいてエラー信号を生成する手段と、
前記出力信号の前記出力周波数を調整するための制御信号を得るために、前記エラー信号をフィルタリングする手段と
を更に備える［Ｃ３０］に記載の装置。
［Ｃ３２］
前記微同調信号を生成する手段は、フィードバック信号を得るために、前記微同調信号を非整数比で周波数において分割する手段と、
前記非整数比のフラクショナル部（fractional portion）に基づいてビット列を生成する手段と、
前記ビット列と、前記非整数比の整数部とに基づいて前記微同調信号を分周するための瞬間的（instantaneous）な分周比を決定する手段と
を備える［Ｃ２９］に記載の装置。
［Ｃ３３］
少なくとも１つのコンピュータに対して、参照周波数の参照信号に基づいて、第１周波数の微同調信号を生成するための第１制御を提供させるためのコードと、
前記少なくとも１つのコンピュータに対して、前記第１周波数及び第２周波数に基づいて決定される出力周波数の出力信号を生成させるためのコードと
を備えるコンピュータ読み取り可能な媒体を備え、
前記第１周波数は細かいステップで調整可能であり、
前記第２周波数は粗なステップで調整可能である、コンピュータプログラム製品。

Claims (26)

  1. 周波数シンセサイザを備え、前記周波数シンセサイザは、
    参照周波数の参照信号を受信して、細かいステップで調整可能な第１周波数の微同調信号を生成するように動作する微同調ループ（fine tuning loop）と、ここで、前記第１周波数は、前記微同調信号を非整数比で分周した信号と参照信号を乗算することによって決定される、
    前記微同調ループに結合され、前記参照信号を受信して、出力周波数の出力信号を生成するように動作する粗同調ループ（coarse tuning loop）と
    を備え、
    前記粗同調ループは、前記分周器出力信号と前記微同調信号とを受信して、第２周波数の粗同調信号を供給するように動作するミキサと、前記出力信号を整数比で周波数において分周して、分周器出力信号を前記ミキサに供給するように動作するモジュラス分周器と、前記粗同調信号を整数比または中間（mid）の非整数比で周波数において分周して、前記参照周波数のフィードバック信号を供給するように動作する分周器と
    を備え、
    前記出力周波数は、前記第１周波数と第２周波数とに基づいて決定され、
    前記第２周波数は、粗なステップで調整可能である、装置。
  2. 前記ミキサは、単側波帯（ＳＳＢ：single sideband）ミキサを備える、請求項１に記載の装置。
  3. 前記参照信号と前記フィードバック信号とを受信して、エラー信号を供給するように動作する位相周波数検出器と、
    前記エラー信号を受信して、電流信号を供給するように動作するチャージポンプと、
    前記電流信号をフィルタリングして、制御信号を供給するように動作するループフィルタと、
    前記制御信号を受信して、前記出力信号を供給するように動作する電圧制御発振器（ＶＣＯ）と
    を更に備える請求項１に記載の装置。
  4. 前記微同調ループは、前記微同調信号を生成するように動作するリング発振器を備える、請求項１に記載の装置。
  5. 前記微同調ループは、前記微同調信号を非整数比で周波数において分周して、フィードバック信号を供給するように動作するマルチモジュラス分周器（multi-modulus divider）と、
    前記非整数比のフラクショナル部（fractional portion）を受信して、変調器出力を供給するように動作するデルタシグマ変調器と、
    前記変調器出力と前記非整数比の整数部とを加算して、瞬間的（instantaneous）な分周比を前記マルチモジュラス分周器に供給するように動作する加算器と
    を備える請求項１に記載の装置。
  6. 前記デルタシグマ変調器は、位相変調信号または周波数変調信号を受信するように動作する、請求項５に記載の装置。
  7. 前記微同調ループの閉ループバンド幅は、前記粗同調ループの閉ループバンド幅よりも、少なくとも２倍に広い、請求項１に記載の装置。
  8. 前記粗なステップは、前記参照周波数の整数倍を含む、請求項１に記載の装置。
  9. 前記細かいステップは、前記参照周波数のフラクション（fraction）に対応する最小ステップサイズの整数倍を含む、請求項１に記載の装置。
  10. 参照周波数の参照信号を受信して、出力周波数の出力信号を生成して、第１周波数の微同調信号を得て、ここで、前記第１周波数は、前記微同調信号を非整数比で分周した信号と参照信号を乗算することによって決定される、前記出力信号を整数比で周波数において分周して分周器出力信号を生成し、前記分周器出力信号及び前記微同調信号に基づいて第２周波数の粗同調信号を生成し、前記粗同調信号を整数比または中間（mid）の非整数比で周波数において分周して、前記参照周波数のフィードバック信号を供給するように動作する周波数シンセサイザを備え、
    前記第２周波数は、前記参照周波数の整数倍であり、
    前記出力周波数は、前記参照周波数の非整数倍であり、前記第１周波数及び前記第２周波数によって決定される、装置。
  11. 前記第１周波数は、前記参照周波数のフラクション（fraction）に対応する最小ステップサイズの整数倍で調整可能であり、
    前記第２周波数は、前記参照周波数の整数倍で調整可能である、請求項１０に記載の装置。
  12. 前記周波数シンセサイザは、前記出力信号及び前記微同調信号を受信して、粗同調信号を供給するように動作するミキサを備える、請求項１０に記載の装置。
  13. 前記周波数シンセサイザは、前記参照信号に基づいて前記微同調信号を生成するように更に動作する、請求項１０に記載の装置。
  14. 参照周波数の参照信号に基づいて第１周波数の微同調信号を生成し、前記微同調信号及び前記参照信号に基づいて出力周波数の出力信号を生成し、ここで、前記第１周波数は、前記微同調信号を非整数比で分周した信号と参照信号を乗算することによって決定される、前記出力信号を整数比で周波数において分周して分周器出力信号を生成し、前記分周器出力信号及び前記微同調信号に基づいて第２周波数の粗同調信号を生成し、前記粗同調信号を整数比または中間（mid）の非整数比で周波数において分周して、前記参照周波数のフィードバック信号を供給するように動作する周波数シンセサイザと、
    前記周波数シンセサイザに結合され、前記出力信号を受信して、局部発振器（ＬＯ：local oscillator）信号を生成するように動作するＬＯ生成器と、
    前記ＬＯ生成器に結合され、入力信号を前記ＬＯ信号で周波数変換して、周波数変換された信号を供給するように動作する周波数コンバータと、
    動作可能なように前記周波数コンバータに結合されたアンテナと
    を備え、前記出力周波数は前記第１周波数と第２周波数とに基づいて決定され、
    前記第１周波数は細かいステップで調整可能であり、
    前記第２周波数は粗なステップで調整可能である、無線デバイス。
  15. 前記周波数コンバータは、入力無線周波数（ＲＦ）信号を前記ＬＯ信号で周波数ダウンコンバートして、ダウンコンバートされた信号を供給するように動作するダウンコンバータを備える、請求項１４に記載の無線デバイス。
  16. 前記周波数コンバータは、入力ベースバンド信号を前記ＬＯ信号で周波数アップコンバートして、アップコンバートされた信号を供給するように動作するアップコンバータを備える、請求項１４に記載の無線デバイス。
  17. 前記第１周波数につき第１整数比及び非整数比を前記周波数シンセサイザに供給し、前記第２周波数につき第２整数比を前記周波数シンセサイザに供給するように動作するプロセッサを更に備える、請求項１４に記載の無線デバイス。
  18. 参照周波数の参照信号に基づいて、第１周波数の微同調信号を生成することと、ここで、前記第１周波数は、前記微同調信号を非整数比で分周した信号と参照信号を乗算することによって決定される、
    前記微同調信号及び前記参照信号に基づいて、出力周波数の出力信号を生成することと、
    前記出力信号を整数比で周波数において分周して分周器出力信号を生成することと、
    前記分周器出力信号及び前記微同調信号に基づいて第２周波数の粗同調信号を生成することと、
    前記粗同調信号を整数比または中間（mid）の非整数比で周波数において分周して、前記参照周波数のフィードバック信号を供給することと
    を備え、前記第１周波数は細かいステップで調整可能であり、
    前記出力周波数は、前記第１周波数及び第２周波数に基づいて決定され、
    前記第２周波数は粗なステップで調整可能である、方法。
  19. 前記参照信号及び前記フィードバック信号に基づいてエラー信号を生成することと、
    前記出力信号の前記出力周波数を調整するための制御信号を得るために、前記エラー信号をフィルタリングすることと
    を更に備える請求項１８に記載の方法。
  20. 前記微同調信号を生成することは、フィードバック信号を得るために、前記微同調信号を非整数比で周波数において分周することと、
    前記非整数比のフラクショナル部（fractional portion）に基づいてビット列を生成することと、
    前記ビット列と、前記非整数比の整数部とに基づいて前記微同調信号を分周するための瞬間的（instantaneous）な分周比を決定することと
    を備える請求項１８に記載の方法。
  21. 前記出力信号を生成することは、第１閉ループバンド幅を有する粗同調ループ（coarse tuning loop）で前記出力信号を生成すること、を備え、
    前記微同調信号を生成することは、前記第１閉ループバンド幅よりも少なくとも２倍に大きい第２閉ループバンド幅を有する微同調ループ（fine tuning loop）で前記微同調信号を生成すること、を備える請求項１８に記載の方法。
  22. 参照周波数の参照信号に基づいて、第１周波数の微同調信号を生成する手段と、ここで、前記第１周波数は、前記微同調信号を非整数比で分周した信号と参照信号を乗算することによって決定される、
    前記微同調信号及び前記参照信号に基づいて、出力周波数の出力信号を生成する手段と、
    前記出力信号を整数比で周波数において分周して分周器出力信号を生成する手段と、
    前記分周器出力信号及び前記微同調信号に基づいて第２周波数の粗同調信号を生成する手段と、
    前記粗同調信号を整数比または中間（mid）の非整数比で周波数において分周して、前記参照周波数のフィードバック信号を供給する手段と
    を備え、前記第１周波数は細かいステップで調整可能であり、
    前記出力周波数は、前記第１周波数及び第２周波数に基づいて決定され、
    前記第２周波数は粗なステップで調整可能である、装置。
  23. 前記出力信号を生成する手段は、前記分周器出力信号及び前記微同調信号に基づいて前記第２周波数の粗同調信号を生成する手段を備える、請求項２２に記載の装置。
  24. 前記参照信号及び前記フィードバック信号に基づいてエラー信号を生成する手段と、
    前記出力信号の前記出力周波数を調整するための制御信号を得るために、前記エラー信号をフィルタリングする手段と
    を更に備える請求項２３に記載の装置。
  25. 前記微同調信号を生成する手段は、フィードバック信号を得るために、前記微同調信号を非整数比で周波数において分周する手段と、
    前記非整数比のフラクショナル部（fractional portion）に基づいてビット列を生成する手段と、
    前記ビット列と、前記非整数比の整数部とに基づいて前記微同調信号を分周するための瞬間的（instantaneous）な分周比を決定する手段と
    を備える請求項２２に記載の装置。
  26. 少なくとも１つのコンピュータに対して、参照周波数の参照信号に基づいて、第１周波数の微同調信号を生成させるためのコードと、ここで、前記第１周波数は、前記微同調信号を非整数比で分周した信号と参照信号を乗算することによって決定される、
    前記少なくとも１つのコンピュータに対して、前記第１周波数及び第２周波数に基づいて決定される出力周波数の出力信号を生成させるためのコードと、
    少なくとも１つのコンピュータに対して、前記出力信号を整数比で周波数において分周して分周器出力信号を生成させるためのコードと、
    少なくとも１つのコンピュータに対して、前記分周器出力信号及び前記微同調信号に基づいて第２周波数の粗同調信号を生成させるためのコードと、
    少なくとも１つのコンピュータに対して、前記粗同調信号を整数比または中間（mid）の非整数比で周波数において分周して、前記参照周波数のフィードバック信号を供給させるためのコードと
    を備え
    前記第１周波数は細かいステップで調整可能であり、
    前記第２周波数は粗なステップで調整可能である、コンピュータプログラム。
JP2014100603A 2009-02-13 2014-05-14 複数の同調ループを有する周波数シンセサイザ Expired - Fee Related JP5869043B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/371,428 US8378751B2 (en) 2009-02-13 2009-02-13 Frequency synthesizer with multiple tuning loops
US12/371,428 2009-02-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011550284A Division JP5762980B2 (ja) 2009-02-13 2010-02-12 複数の同調ループを有する周波数シンセサイザ

Publications (2)

Publication Number Publication Date
JP2014195295A JP2014195295A (ja) 2014-10-09
JP5869043B2 true JP5869043B2 (ja) 2016-02-24

Family

ID=42101489

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011550284A Expired - Fee Related JP5762980B2 (ja) 2009-02-13 2010-02-12 複数の同調ループを有する周波数シンセサイザ
JP2014100603A Expired - Fee Related JP5869043B2 (ja) 2009-02-13 2014-05-14 複数の同調ループを有する周波数シンセサイザ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011550284A Expired - Fee Related JP5762980B2 (ja) 2009-02-13 2010-02-12 複数の同調ループを有する周波数シンセサイザ

Country Status (7)

Country Link
US (1) US8378751B2 (ja)
EP (1) EP2396888A1 (ja)
JP (2) JP5762980B2 (ja)
KR (1) KR101296311B1 (ja)
CN (1) CN102308478B (ja)
TW (1) TW201108621A (ja)
WO (1) WO2010093961A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044742B2 (en) 2009-03-11 2011-10-25 Qualcomm Incorporated Wideband phase modulator
US8588720B2 (en) * 2009-12-15 2013-11-19 Qualcomm Incorproated Signal decimation techniques
JP5121905B2 (ja) * 2010-09-13 2013-01-16 株式会社東芝 位相同期回路および無線受信装置
US8391803B2 (en) 2010-12-23 2013-03-05 Intel Corporation Device, system and method of configurable frequency signal generation
WO2012091544A1 (en) 2010-12-31 2012-07-05 Greenpeak Technologies B.V. Transceiver with sub - sampling based frequency synthesizer
US8666012B2 (en) 2011-10-20 2014-03-04 Broadcom Corporation Operating a frequency synthesizer
US8653869B2 (en) * 2011-10-20 2014-02-18 Media Tek Singapore Pte. Ltd. Segmented fractional-N PLL
US9000858B2 (en) 2012-04-25 2015-04-07 Qualcomm Incorporated Ultra-wide band frequency modulator
RU2490788C1 (ru) * 2012-09-06 2013-08-20 Олег Фёдорович Меньших Система автоматической подстройки частоты рассредоточенных лазеров
CN102931984B (zh) * 2012-09-26 2014-11-19 成都嘉纳海威科技有限责任公司 一种用于毫米波超宽带频率合成器
US9035682B2 (en) 2012-12-29 2015-05-19 Motorola Solutions, Inc. Method and apparatus for single port modulation using a fractional-N modulator
CN103580686B (zh) * 2013-10-29 2016-07-06 中国电子科技集团公司第四十一研究所 用于宽带高性能频率合成器的振荡器预调谐电路及方法
US9407373B2 (en) * 2014-05-07 2016-08-02 Honeywell International Inc. Optical synthesizer tuning using fine and coarse optical frequency combs
US9407060B2 (en) 2014-05-07 2016-08-02 Honeywell International Inc. Mutually-referenced optical frequency combs
US9590590B2 (en) * 2014-11-10 2017-03-07 Analog Devices Global Delta-sigma modulator having transconductor network for dynamically tuning loop filter coefficients
US9484936B2 (en) * 2015-02-25 2016-11-01 Freescale Semiconductor, Inc. Phase locked loop having fractional VCO modulation
EP3276832B1 (en) * 2015-04-15 2019-03-13 Mitsubishi Electric Corporation Synthesizer
US9705511B2 (en) 2015-06-18 2017-07-11 Yekutiel Josefsberg Ultra low phase noise frequency synthesizer
US9954705B2 (en) * 2015-12-28 2018-04-24 Texas Instruments Incorporated Phase noise improvement techniques for wideband fractional-N synthesizers
JP6329196B2 (ja) * 2016-03-22 2018-05-23 アンリツ株式会社 発振回路及び発振方法
US9979408B2 (en) 2016-05-05 2018-05-22 Analog Devices, Inc. Apparatus and methods for phase synchronization of phase-locked loops
KR102516357B1 (ko) 2016-08-09 2023-03-31 삼성전자주식회사 외부 신호에 응답하여 발진기의 주파수를 보정하는 장치 및 방법
US10523214B1 (en) * 2017-04-28 2019-12-31 Hqphotonics Inc. Stabilized microwave-frequency source
US10291386B2 (en) * 2017-09-29 2019-05-14 Cavium, Llc Serializer/deserializer (SerDes) lanes with lane-by-lane datarate independence
GB2567463B (en) * 2017-10-12 2022-08-24 Communications Audit Uk Ltd Phase locked loop circuit
US11082051B2 (en) 2018-05-11 2021-08-03 Analog Devices Global Unlimited Company Apparatus and methods for timing offset compensation in frequency synthesizers
US10404261B1 (en) 2018-06-01 2019-09-03 Yekutiel Josefsberg Radar target detection system for autonomous vehicles with ultra low phase noise frequency synthesizer
US10205457B1 (en) 2018-06-01 2019-02-12 Yekutiel Josefsberg RADAR target detection system for autonomous vehicles with ultra lowphase noise frequency synthesizer
CN108712171B (zh) * 2018-08-13 2024-02-02 成都能通科技股份有限公司 一种多次内插混频环的频率合成电路及其实现方法
US20200195262A1 (en) * 2018-12-12 2020-06-18 Industrial Technology Research Institute Frequency synthesizer and method thereof
CN109756225A (zh) * 2018-12-27 2019-05-14 复旦大学 一种应用于多模式毫米波通信的频率综合器
US10693569B1 (en) * 2019-03-08 2020-06-23 Rohde & Schwarz Gmbh & Co. Kg Method of providing a phase reference, method for establishing known phase relationships as well as phase reference system
CN109981100A (zh) * 2019-03-08 2019-07-05 电子科技大学 一种嵌入混频器的低相位噪声锁相环结构
KR20230079723A (ko) * 2021-11-29 2023-06-07 삼성전자주식회사 위상 쉬프터를 포함하는 분수 분주기 및 이를 포함하는 분수 분주형 위상 고정 루프
US11990913B2 (en) * 2022-09-22 2024-05-21 Apple Inc. Systems and methods for providing a delay-locked loop with coarse tuning technique

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL163396C (nl) * 1974-04-22 1980-08-15 Philips Nv Meerkanaalgenerator.
US4114110A (en) * 1977-12-01 1978-09-12 The United States Of America As Represented By The Secretary Of The Army Frequency synthesizer
US4912432A (en) * 1989-04-17 1990-03-27 Raytheon Company Plural feedback loop digital frequency synthesizer
JPH0374930A (ja) * 1989-08-15 1991-03-29 Sony Corp 位相制御型発振装置
JPH03171822A (ja) * 1989-11-29 1991-07-25 Fujitsu Ltd 周波数シンセサイザ
JPH03270512A (ja) * 1990-03-20 1991-12-02 Fujitsu Ltd 周波数シンセサイザ
US5128633A (en) * 1991-07-08 1992-07-07 Motorola, Inc. Multi-loop synthesizer
US5267182A (en) * 1991-12-31 1993-11-30 Wilke William G Diophantine synthesizer
US5422604A (en) * 1993-12-07 1995-06-06 Nec Corporation Local oscillation frequency synthesizer for vibration suppression in the vicinity of a frequency converging value
JPH0865159A (ja) * 1994-08-17 1996-03-08 Nippon Telegr & Teleph Corp <Ntt> 周波数シンセサイザ
US5535432A (en) * 1994-09-14 1996-07-09 Ericsson Ge Mobile Communications Inc. Dual-mode satellite/cellular phone with a frequency synthesizer
US6366620B1 (en) * 1994-12-13 2002-04-02 Hughes Electronics Corporation VSAT system
JPH08307255A (ja) * 1995-05-11 1996-11-22 Nec Corp 位相同期発振器
US5717730A (en) * 1995-12-22 1998-02-10 Microtune, Inc. Multiple monolithic phase locked loops
US5856766A (en) * 1997-06-30 1999-01-05 Motorola Inc. Communication device with a frequency compensating synthesizer and method of providing same
GB2354383A (en) * 1999-09-17 2001-03-21 Sony Uk Ltd Dual loop phase-locked loop
US6977556B1 (en) * 2000-05-25 2005-12-20 Broadband Innovations, Inc. Rational frequency synthesizers
JP2002016494A (ja) * 2000-06-28 2002-01-18 Ando Electric Co Ltd 位相同期ループ回路
US7072633B2 (en) * 2002-05-31 2006-07-04 Broadcom Corporation Double-conversion television tuner using a Delta-Sigma Fractional-N PLL
US20030190903A1 (en) * 2002-07-22 2003-10-09 Envara Ltd. Zero-loss front end for wireless communication
JP2004104228A (ja) * 2002-09-05 2004-04-02 Matsushita Electric Ind Co Ltd 信号処理装置および信号処理方法、デルタ・シグマ変調型分数分周ｐｌｌ周波数シンセサイザ、無線通信機器、デルタ・シグマ変調型ｄ／ａ変換器
US7024171B2 (en) * 2003-02-25 2006-04-04 Icom America, Incorporated Fractional-N frequency synthesizer with cascaded sigma-delta converters
US7349514B2 (en) * 2003-04-01 2008-03-25 Seiko Epson Corporation Frequency/phase locked loop clock synthesizer using an all digital frequency detector and an analog phase detector
EP1623503B1 (en) * 2003-05-02 2012-03-14 Silicon Laboratories, Inc. Method and apparatus for a low jitter dual-loop fractional -n synthesizer
JP2006033414A (ja) * 2004-07-16 2006-02-02 Yokogawa Electric Corp 位相同期回路
JP4421467B2 (ja) * 2004-12-24 2010-02-24 パナソニック株式会社 位相同期回路
US7324789B2 (en) * 2005-01-20 2008-01-29 Broadcom Corporation PLL frequency synthesizer architecture for low phase noise and reference spurs
US7098754B2 (en) * 2005-01-31 2006-08-29 Rf Micro Devices, Inc. Fractional-N offset phase locked loop
JP4464346B2 (ja) * 2005-11-08 2010-05-19 日本放送協会 Ｐｌｌ周波数シンセサイザ
US7379522B2 (en) * 2006-01-11 2008-05-27 Qualcomm Incorporated Configurable multi-modulus frequency divider for multi-mode mobile communication devices
JP2007221773A (ja) * 2006-01-19 2007-08-30 Matsushita Electric Ind Co Ltd Ｐｌｌ変調回路、無線送信装置及び無線通信装置
US7518455B2 (en) * 2006-07-28 2009-04-14 Mstar Semiconductor, Inc. Delta-sigma modulated fractional-N PLL frequency synthesizer

Also Published As

Publication number Publication date
KR101296311B1 (ko) 2013-08-14
US8378751B2 (en) 2013-02-19
EP2396888A1 (en) 2011-12-21
KR20110126701A (ko) 2011-11-23
CN102308478B (zh) 2014-08-27
TW201108621A (en) 2011-03-01
CN102308478A (zh) 2012-01-04
WO2010093961A1 (en) 2010-08-19
JP2012518336A (ja) 2012-08-09
JP2014195295A (ja) 2014-10-09
JP5762980B2 (ja) 2015-08-12
US20100207693A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
JP5869043B2 (ja) 複数の同調ループを有する周波数シンセサイザ
US7764934B2 (en) RF transceiver incorporating dual-use PLL frequency synthesizer
JP4809017B2 (ja) 周波数合成器及びその動作方法
US7324789B2 (en) PLL frequency synthesizer architecture for low phase noise and reference spurs
US7327993B2 (en) Low leakage local oscillator system
US8242818B2 (en) Phase-locked loop frequency synthesizer
US8442466B2 (en) FM transmitter with a delta-sigma modulator and a phase-locked loop
US8374283B2 (en) Local oscillator with injection pulling suppression and spurious products filtering
US7521974B2 (en) Translational phase locked loop using a quantized interpolated edge timed synthesizer
Zhou et al. A 0.4–6-GHz frequency synthesizer using dual-mode VCO for software-defined radio
US10056912B1 (en) Simultaneous cancellation of multiple spurs from different sources
US8467748B2 (en) Wireless communication unit, integrated circuit comprising a voltage controlled oscillator and method of operation therefor
KR20050071644A (ko) 오프셋 위상동기루프를 사용하는 통신 송신기
Farazian et al. Fast hopping frequency generation in digital CMOS
TWI650948B (zh) 使用鎖相迴路之頻率合成

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160106

R150 Certificate of patent or registration of utility model

Ref document number: 5869043

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees