JP5869043B2 - 複数の同調ループを有する周波数シンセサイザ - Google Patents
複数の同調ループを有する周波数シンセサイザ Download PDFInfo
- Publication number
- JP5869043B2 JP5869043B2 JP2014100603A JP2014100603A JP5869043B2 JP 5869043 B2 JP5869043 B2 JP 5869043B2 JP 2014100603 A JP2014100603 A JP 2014100603A JP 2014100603 A JP2014100603 A JP 2014100603A JP 5869043 B2 JP5869043 B2 JP 5869043B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- fine tuning
- output
- coarse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 17
- 238000001914 filtration Methods 0.000 claims description 6
- 238000004590 computer program Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims 2
- 238000013139 quantization Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 230000006854 communication Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000007493 shaping process Methods 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
Description
fout=fcoarse+ffine=M・fref+ffine (1)式
但し、fcoarse=M・frefであり、Mは整数分周比である。
ffine=P・fref (2)式
但し、1<Pは微同調信号についての分周比である。
fout=fcoarse+ffine=M・fref+(L+K)・fref=N・fref
(3)式
但し、N=L+M+Kであり、L及びMは整数分周比であり、KはNのフラクショナル部である。
fref=40MHz、
fout=4003.33MHz、
fcoarse=3000.00MHz、及び
ffine=1003.33MHz。
M=75、
L=25、及び
K=0.08325。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
周波数シンセサイザを備え、該周波数シンセサイザは、
参照周波数の参照信号を受信して、細かいステップで調整可能な第1周波数の微同調信号を生成するように動作する微同調ループ(fine tuning loop)と、
前記微同調ループに結合され、前記参照信号を受信して、出力周波数の出力信号を生成するように動作する粗同調ループ(coarse tuning loop)と
を備え、前記出力周波数は、前記第1周波数と第2周波数とに基づいて決定され、
前記第2周波数は、粗なステップで調整可能である、装置。
[C2]
前記粗同調ループは、前記出力信号と前記微同調信号とを受信して、前記第2周波数の粗同調信号を供給するように動作するミキサを備える、[C1]に記載の装置。
[C3]
前記ミキサは、単側波帯(SSB:single sideband)ミキサを備える、[C2]に記載の装置。
[C4]
前記粗同調ループは、前記粗同調信号を周波数において分割して、前記参照周波数のフィードバック信号を供給するように動作する分周器と、
前記参照信号と前記フィードバック信号とを受信して、エラー信号を供給するように動作する位相周波数検出器と、
前記エラー信号を受信して、電流信号を供給するように動作するチャージポンプと、
前記電流信号をフィルタリングして、制御信号を供給するように動作するループフィルタと、
前記制御信号を受信して、前記出力信号を供給するように動作する電圧制御発振器(VCO)と
を更に備える[C2]に記載の装置。
[C5]
前記分周器は、前記粗同調信号を整数比で周波数において分割するように動作し、
前記第2周波数は、前記参照周波数の整数倍である、[C4]に記載の装置。
[C6]
前記分周器は、前記粗同調信号を整数比または中間(mid)の非整数比で周波数において分割するように動作する、[C4]に記載の装置。
[C7]
前記粗同調ループは、前記出力信号を整数比で周波数において分割して、分周器出力信号を供給するように動作する分周器を更に備え、
前記ミキサは、前記分周器出力信号及び前記微同調信号を受信して、前記粗同調信号を供給するように動作する、[C2]に記載の装置。
[C8]
前記微同調ループは、前記微同調信号を生成するように動作するリング発振器を備える、[C1]に記載の装置。
[C9]
前記微同調ループは、前記微同調信号を非整数比で周波数において分割して、フィードバック信号を供給するように動作するマルチモジュラス分周器(multi-modulus divider)と、
前記非整数比のフラクショナル部(fractional portion)を受信して、変調器出力を供給するように動作するデルタシグマ変調器と、
前記変調器出力と前記非整数比の整数部とを加算して、瞬間的(instantaneous)な分周比を前記マルチモジュラス分周器に供給するように動作する加算器と
を備える[C1]に記載の装置。
[C10]
前記デルタシグマ変調器は、位相変調信号または周波数変調信号を受信するように動作する、[C9]に記載の装置。
[C11]
前記微同調ループの閉ループバンド幅は、前記粗同調ループの閉ループバンド幅よりも、少なくとも2倍に広い、[C1]に記載の装置。
[C12]
前記粗なステップは、前記参照周波数の整数倍を含む、[C1]に記載の装置。
[C13]
前記細かいステップは、前記参照周波数のフラクション(fraction)に対応する最小ステップサイズの整数倍を含む、[C1]に記載の装置。
[C14]
参照周波数の参照信号を受信して、出力周波数の出力信号を生成して、第1周波数の微同調信号を得て、前記出力信号及び前記微同調信号に基づいて第2周波数の粗同調信号を生成するように動作する周波数シンセサイザを備え、
前記第2周波数は、前記参照周波数の整数倍であり、
前記出力周波数は、前記参照周波数の非整数倍であり、前記第1周波数及び前記第2周波数によって決定される、装置。
[C15]
前記第1周波数は、前記参照周波数のフラクション(fraction)に対応する最小ステップサイズの整数倍で調整可能であり、
前記第2周波数は、前記参照周波数の整数倍で調整可能である、[C14]に記載の装置。
[C16]
前記周波数シンセサイザは、前記出力信号及び前記微同調信号を受信して、粗同調信号を供給するように動作するミキサを備える、[C14]に記載の装置。
[C17]
前記周波数シンセサイザは、前記参照信号に基づいて前記微同調信号を生成するように更に動作する、[C14]に記載の装置。
[C18]
参照周波数の参照信号に基づいて第1周波数の微同調信号を生成し、前記微同調信号及び前記参照信号に基づいて出力周波数の出力信号を生成するように動作する周波数シンセサイザと、
前記周波数シンセサイザに結合され、前記出力信号を受信して、局部発振器(LO:local oscillator)信号を生成するように動作するLO生成器と、
前記LO生成器に結合され、入力信号を前記LO信号で周波数変換して、周波数変換された信号を供給するように動作する周波数コンバータと、
動作可能なように前記周波数コンバータに結合されたアンテナと
を備え、前記出力周波数は前記第1周波数と第2周波数とに基づいて決定され、
前記第1周波数は細かいステップで調整可能であり、
前記第2周波数は粗なステップで調整可能である、無線デバイス。
[C19]
前記周波数コンバータは、入力無線周波数(RF)信号を前記LO信号で周波数ダウンコンバートして、ダウンコンバートされた信号を供給するように動作するダウンコンバータを備える、[C18]に記載の無線デバイス。
[C20]
前記周波数コンバータは、入力ベースバンド信号を前記LO信号で周波数アップコンバートして、アップコンバートされた信号を供給するように動作するアップコンバータを備える、[C18]に記載の無線デバイス。
[C21]
前記第1周波数につき第1整数比及び非整数比を前記周波数シンセサイザに供給し、前記第2周波数につき第2整数比を前記周波数シンセサイザに供給するように動作するプロセッサを更に備える、[C18]に記載の無線デバイス。
[C22]
参照周波数の参照信号に基づいて、第1周波数の微同調信号を生成することと、
前記微同調信号及び前記参照信号に基づいて、出力周波数の出力信号を生成することと
を備え、前記第1周波数は細かいステップで調整可能であり、
前記出力周波数は、前記第1周波数及び第2周波数に基づいて決定され、
前記第2周波数は粗なステップで調整可能である、方法。
[C23]
前記出力信号を生成することは、前記出力信号及び前記微同調信号に基づいて前記第2周波数の粗同調信号を生成すること、を備える[C22]に記載の方法。
[C24]
前記出力信号を生成することは、前記参照周波数のフィードバック信号を得るために、前記粗同調信号を周波数において分割することと、
前記参照信号及び前記フィードバック信号に基づいてエラー信号を生成することと、
前記出力信号の前記出力周波数を調整するための制御信号を得るために、前記エラー信号をフィルタリングすることと
を更に備える[C23]に記載の方法。
[C25]
前記粗同調信号を分割することは、前記粗同調信号を整数比で周波数において分割することを備え、
前記第2周波数は、前記参照周波数の整数倍である、[C24]に記載の方法。
[C26]
前記出力信号を生成することは、分周器出力信号を得るために、前記出力信号を整数比で周波数において分割すること、を更に備え、
前記粗同調信号は、前記分周器出力信号及び前記微同調信号に基づいて生成される、[C23]に記載の方法。
[C27]
前記微同調信号を生成することは、フィードバック信号を得るために、前記微同調信号を非整数比で周波数において分割することと、
前記非整数比のフラクショナル部(fractional portion)に基づいてビット列を生成することと、
前記ビット列と、前記非整数比の整数部とに基づいて前記微同調信号を分周するための瞬間的(instantaneous)な分周比を決定することと
を備える[C22]に記載の方法。
[C28]
前記出力信号を生成することは、第1閉ループバンド幅を有する粗同調ループ(coarse tuning loop)で前記出力信号を生成すること、を備え、
前記微同調信号を生成することは、前記第1閉ループバンド幅よりも少なくとも2倍に大きい第2閉ループバンド幅を有する微同調ループ(fine tuning loop)で前記微同調信号を生成すること、を備える[C22]に記載の方法。
[C29]
参照周波数の参照信号に基づいて、第1周波数の微同調信号を生成する手段と、
前記微同調信号及び前記参照信号に基づいて、出力周波数の出力信号を生成する手段と
を備え、前記第1周波数は細かいステップで調整可能であり、
前記出力周波数は、前記第1周波数及び第2周波数に基づいて決定され、
前記第2周波数は粗なステップで調整可能である、装置。
[C30]
前記出力信号を生成する手段は、前記出力信号及び前記微同調信号に基づいて前記第2周波数の粗同調信号を生成する手段を備える、[C29]に記載の装置。
[C31]
前記出力信号を生成する手段は、前記参照周波数のフィードバック信号を得るために、前記粗同調信号を周波数において分割する手段と、
前記参照信号及び前記フィードバック信号に基づいてエラー信号を生成する手段と、
前記出力信号の前記出力周波数を調整するための制御信号を得るために、前記エラー信号をフィルタリングする手段と
を更に備える[C30]に記載の装置。
[C32]
前記微同調信号を生成する手段は、フィードバック信号を得るために、前記微同調信号を非整数比で周波数において分割する手段と、
前記非整数比のフラクショナル部(fractional portion)に基づいてビット列を生成する手段と、
前記ビット列と、前記非整数比の整数部とに基づいて前記微同調信号を分周するための瞬間的(instantaneous)な分周比を決定する手段と
を備える[C29]に記載の装置。
[C33]
少なくとも1つのコンピュータに対して、参照周波数の参照信号に基づいて、第1周波数の微同調信号を生成するための第1制御を提供させるためのコードと、
前記少なくとも1つのコンピュータに対して、前記第1周波数及び第2周波数に基づいて決定される出力周波数の出力信号を生成させるためのコードと
を備えるコンピュータ読み取り可能な媒体を備え、
前記第1周波数は細かいステップで調整可能であり、
前記第2周波数は粗なステップで調整可能である、コンピュータプログラム製品。
Claims (26)
- 周波数シンセサイザを備え、前記周波数シンセサイザは、
参照周波数の参照信号を受信して、細かいステップで調整可能な第1周波数の微同調信号を生成するように動作する微同調ループ(fine tuning loop)と、ここで、前記第1周波数は、前記微同調信号を非整数比で分周した信号と参照信号を乗算することによって決定される、
前記微同調ループに結合され、前記参照信号を受信して、出力周波数の出力信号を生成するように動作する粗同調ループ(coarse tuning loop)と
を備え、
前記粗同調ループは、前記分周器出力信号と前記微同調信号とを受信して、第2周波数の粗同調信号を供給するように動作するミキサと、前記出力信号を整数比で周波数において分周して、分周器出力信号を前記ミキサに供給するように動作するモジュラス分周器と、前記粗同調信号を整数比または中間(mid)の非整数比で周波数において分周して、前記参照周波数のフィードバック信号を供給するように動作する分周器と
を備え、
前記出力周波数は、前記第1周波数と第2周波数とに基づいて決定され、
前記第2周波数は、粗なステップで調整可能である、装置。 - 前記ミキサは、単側波帯(SSB:single sideband)ミキサを備える、請求項1に記載の装置。
- 前記参照信号と前記フィードバック信号とを受信して、エラー信号を供給するように動作する位相周波数検出器と、
前記エラー信号を受信して、電流信号を供給するように動作するチャージポンプと、
前記電流信号をフィルタリングして、制御信号を供給するように動作するループフィルタと、
前記制御信号を受信して、前記出力信号を供給するように動作する電圧制御発振器(VCO)と
を更に備える請求項1に記載の装置。 - 前記微同調ループは、前記微同調信号を生成するように動作するリング発振器を備える、請求項1に記載の装置。
- 前記微同調ループは、前記微同調信号を非整数比で周波数において分周して、フィードバック信号を供給するように動作するマルチモジュラス分周器(multi-modulus divider)と、
前記非整数比のフラクショナル部(fractional portion)を受信して、変調器出力を供給するように動作するデルタシグマ変調器と、
前記変調器出力と前記非整数比の整数部とを加算して、瞬間的(instantaneous)な分周比を前記マルチモジュラス分周器に供給するように動作する加算器と
を備える請求項1に記載の装置。 - 前記デルタシグマ変調器は、位相変調信号または周波数変調信号を受信するように動作する、請求項5に記載の装置。
- 前記微同調ループの閉ループバンド幅は、前記粗同調ループの閉ループバンド幅よりも、少なくとも2倍に広い、請求項1に記載の装置。
- 前記粗なステップは、前記参照周波数の整数倍を含む、請求項1に記載の装置。
- 前記細かいステップは、前記参照周波数のフラクション(fraction)に対応する最小ステップサイズの整数倍を含む、請求項1に記載の装置。
- 参照周波数の参照信号を受信して、出力周波数の出力信号を生成して、第1周波数の微同調信号を得て、ここで、前記第1周波数は、前記微同調信号を非整数比で分周した信号と参照信号を乗算することによって決定される、前記出力信号を整数比で周波数において分周して分周器出力信号を生成し、前記分周器出力信号及び前記微同調信号に基づいて第2周波数の粗同調信号を生成し、前記粗同調信号を整数比または中間(mid)の非整数比で周波数において分周して、前記参照周波数のフィードバック信号を供給するように動作する周波数シンセサイザを備え、
前記第2周波数は、前記参照周波数の整数倍であり、
前記出力周波数は、前記参照周波数の非整数倍であり、前記第1周波数及び前記第2周波数によって決定される、装置。 - 前記第1周波数は、前記参照周波数のフラクション(fraction)に対応する最小ステップサイズの整数倍で調整可能であり、
前記第2周波数は、前記参照周波数の整数倍で調整可能である、請求項10に記載の装置。 - 前記周波数シンセサイザは、前記出力信号及び前記微同調信号を受信して、粗同調信号を供給するように動作するミキサを備える、請求項10に記載の装置。
- 前記周波数シンセサイザは、前記参照信号に基づいて前記微同調信号を生成するように更に動作する、請求項10に記載の装置。
- 参照周波数の参照信号に基づいて第1周波数の微同調信号を生成し、前記微同調信号及び前記参照信号に基づいて出力周波数の出力信号を生成し、ここで、前記第1周波数は、前記微同調信号を非整数比で分周した信号と参照信号を乗算することによって決定される、前記出力信号を整数比で周波数において分周して分周器出力信号を生成し、前記分周器出力信号及び前記微同調信号に基づいて第2周波数の粗同調信号を生成し、前記粗同調信号を整数比または中間(mid)の非整数比で周波数において分周して、前記参照周波数のフィードバック信号を供給するように動作する周波数シンセサイザと、
前記周波数シンセサイザに結合され、前記出力信号を受信して、局部発振器(LO:local oscillator)信号を生成するように動作するLO生成器と、
前記LO生成器に結合され、入力信号を前記LO信号で周波数変換して、周波数変換された信号を供給するように動作する周波数コンバータと、
動作可能なように前記周波数コンバータに結合されたアンテナと
を備え、前記出力周波数は前記第1周波数と第2周波数とに基づいて決定され、
前記第1周波数は細かいステップで調整可能であり、
前記第2周波数は粗なステップで調整可能である、無線デバイス。 - 前記周波数コンバータは、入力無線周波数(RF)信号を前記LO信号で周波数ダウンコンバートして、ダウンコンバートされた信号を供給するように動作するダウンコンバータを備える、請求項14に記載の無線デバイス。
- 前記周波数コンバータは、入力ベースバンド信号を前記LO信号で周波数アップコンバートして、アップコンバートされた信号を供給するように動作するアップコンバータを備える、請求項14に記載の無線デバイス。
- 前記第1周波数につき第1整数比及び非整数比を前記周波数シンセサイザに供給し、前記第2周波数につき第2整数比を前記周波数シンセサイザに供給するように動作するプロセッサを更に備える、請求項14に記載の無線デバイス。
- 参照周波数の参照信号に基づいて、第1周波数の微同調信号を生成することと、ここで、前記第1周波数は、前記微同調信号を非整数比で分周した信号と参照信号を乗算することによって決定される、
前記微同調信号及び前記参照信号に基づいて、出力周波数の出力信号を生成することと、
前記出力信号を整数比で周波数において分周して分周器出力信号を生成することと、
前記分周器出力信号及び前記微同調信号に基づいて第2周波数の粗同調信号を生成することと、
前記粗同調信号を整数比または中間(mid)の非整数比で周波数において分周して、前記参照周波数のフィードバック信号を供給することと
を備え、前記第1周波数は細かいステップで調整可能であり、
前記出力周波数は、前記第1周波数及び第2周波数に基づいて決定され、
前記第2周波数は粗なステップで調整可能である、方法。 - 前記参照信号及び前記フィードバック信号に基づいてエラー信号を生成することと、
前記出力信号の前記出力周波数を調整するための制御信号を得るために、前記エラー信号をフィルタリングすることと
を更に備える請求項18に記載の方法。 - 前記微同調信号を生成することは、フィードバック信号を得るために、前記微同調信号を非整数比で周波数において分周することと、
前記非整数比のフラクショナル部(fractional portion)に基づいてビット列を生成することと、
前記ビット列と、前記非整数比の整数部とに基づいて前記微同調信号を分周するための瞬間的(instantaneous)な分周比を決定することと
を備える請求項18に記載の方法。 - 前記出力信号を生成することは、第1閉ループバンド幅を有する粗同調ループ(coarse tuning loop)で前記出力信号を生成すること、を備え、
前記微同調信号を生成することは、前記第1閉ループバンド幅よりも少なくとも2倍に大きい第2閉ループバンド幅を有する微同調ループ(fine tuning loop)で前記微同調信号を生成すること、を備える請求項18に記載の方法。 - 参照周波数の参照信号に基づいて、第1周波数の微同調信号を生成する手段と、ここで、前記第1周波数は、前記微同調信号を非整数比で分周した信号と参照信号を乗算することによって決定される、
前記微同調信号及び前記参照信号に基づいて、出力周波数の出力信号を生成する手段と、
前記出力信号を整数比で周波数において分周して分周器出力信号を生成する手段と、
前記分周器出力信号及び前記微同調信号に基づいて第2周波数の粗同調信号を生成する手段と、
前記粗同調信号を整数比または中間(mid)の非整数比で周波数において分周して、前記参照周波数のフィードバック信号を供給する手段と
を備え、前記第1周波数は細かいステップで調整可能であり、
前記出力周波数は、前記第1周波数及び第2周波数に基づいて決定され、
前記第2周波数は粗なステップで調整可能である、装置。 - 前記出力信号を生成する手段は、前記分周器出力信号及び前記微同調信号に基づいて前記第2周波数の粗同調信号を生成する手段を備える、請求項22に記載の装置。
- 前記参照信号及び前記フィードバック信号に基づいてエラー信号を生成する手段と、
前記出力信号の前記出力周波数を調整するための制御信号を得るために、前記エラー信号をフィルタリングする手段と
を更に備える請求項23に記載の装置。 - 前記微同調信号を生成する手段は、フィードバック信号を得るために、前記微同調信号を非整数比で周波数において分周する手段と、
前記非整数比のフラクショナル部(fractional portion)に基づいてビット列を生成する手段と、
前記ビット列と、前記非整数比の整数部とに基づいて前記微同調信号を分周するための瞬間的(instantaneous)な分周比を決定する手段と
を備える請求項22に記載の装置。 - 少なくとも1つのコンピュータに対して、参照周波数の参照信号に基づいて、第1周波数の微同調信号を生成させるためのコードと、ここで、前記第1周波数は、前記微同調信号を非整数比で分周した信号と参照信号を乗算することによって決定される、
前記少なくとも1つのコンピュータに対して、前記第1周波数及び第2周波数に基づいて決定される出力周波数の出力信号を生成させるためのコードと、
少なくとも1つのコンピュータに対して、前記出力信号を整数比で周波数において分周して分周器出力信号を生成させるためのコードと、
少なくとも1つのコンピュータに対して、前記分周器出力信号及び前記微同調信号に基づいて第2周波数の粗同調信号を生成させるためのコードと、
少なくとも1つのコンピュータに対して、前記粗同調信号を整数比または中間(mid)の非整数比で周波数において分周して、前記参照周波数のフィードバック信号を供給させるためのコードと
を備え
前記第1周波数は細かいステップで調整可能であり、
前記第2周波数は粗なステップで調整可能である、コンピュータプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/371,428 | 2009-02-13 | ||
US12/371,428 US8378751B2 (en) | 2009-02-13 | 2009-02-13 | Frequency synthesizer with multiple tuning loops |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011550284A Division JP5762980B2 (ja) | 2009-02-13 | 2010-02-12 | 複数の同調ループを有する周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014195295A JP2014195295A (ja) | 2014-10-09 |
JP5869043B2 true JP5869043B2 (ja) | 2016-02-24 |
Family
ID=42101489
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011550284A Expired - Fee Related JP5762980B2 (ja) | 2009-02-13 | 2010-02-12 | 複数の同調ループを有する周波数シンセサイザ |
JP2014100603A Expired - Fee Related JP5869043B2 (ja) | 2009-02-13 | 2014-05-14 | 複数の同調ループを有する周波数シンセサイザ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011550284A Expired - Fee Related JP5762980B2 (ja) | 2009-02-13 | 2010-02-12 | 複数の同調ループを有する周波数シンセサイザ |
Country Status (7)
Country | Link |
---|---|
US (1) | US8378751B2 (ja) |
EP (1) | EP2396888A1 (ja) |
JP (2) | JP5762980B2 (ja) |
KR (1) | KR101296311B1 (ja) |
CN (1) | CN102308478B (ja) |
TW (1) | TW201108621A (ja) |
WO (1) | WO2010093961A1 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8044742B2 (en) | 2009-03-11 | 2011-10-25 | Qualcomm Incorporated | Wideband phase modulator |
US8588720B2 (en) * | 2009-12-15 | 2013-11-19 | Qualcomm Incorproated | Signal decimation techniques |
JP5121905B2 (ja) * | 2010-09-13 | 2013-01-16 | 株式会社東芝 | 位相同期回路および無線受信装置 |
US8391803B2 (en) | 2010-12-23 | 2013-03-05 | Intel Corporation | Device, system and method of configurable frequency signal generation |
WO2012091544A1 (en) | 2010-12-31 | 2012-07-05 | Greenpeak Technologies B.V. | Transceiver with sub - sampling based frequency synthesizer |
US8666012B2 (en) | 2011-10-20 | 2014-03-04 | Broadcom Corporation | Operating a frequency synthesizer |
US8653869B2 (en) * | 2011-10-20 | 2014-02-18 | Media Tek Singapore Pte. Ltd. | Segmented fractional-N PLL |
US9000858B2 (en) | 2012-04-25 | 2015-04-07 | Qualcomm Incorporated | Ultra-wide band frequency modulator |
RU2490788C1 (ru) * | 2012-09-06 | 2013-08-20 | Олег Фёдорович Меньших | Система автоматической подстройки частоты рассредоточенных лазеров |
CN102931984B (zh) * | 2012-09-26 | 2014-11-19 | 成都嘉纳海威科技有限责任公司 | 一种用于毫米波超宽带频率合成器 |
US9035682B2 (en) | 2012-12-29 | 2015-05-19 | Motorola Solutions, Inc. | Method and apparatus for single port modulation using a fractional-N modulator |
CN103580686B (zh) * | 2013-10-29 | 2016-07-06 | 中国电子科技集团公司第四十一研究所 | 用于宽带高性能频率合成器的振荡器预调谐电路及方法 |
US9407373B2 (en) * | 2014-05-07 | 2016-08-02 | Honeywell International Inc. | Optical synthesizer tuning using fine and coarse optical frequency combs |
US9407060B2 (en) | 2014-05-07 | 2016-08-02 | Honeywell International Inc. | Mutually-referenced optical frequency combs |
US9590590B2 (en) * | 2014-11-10 | 2017-03-07 | Analog Devices Global | Delta-sigma modulator having transconductor network for dynamically tuning loop filter coefficients |
US9484936B2 (en) * | 2015-02-25 | 2016-11-01 | Freescale Semiconductor, Inc. | Phase locked loop having fractional VCO modulation |
TR201904854T4 (tr) * | 2015-04-15 | 2019-04-22 | Mitsubishi Electric Corp | Birleştirici. |
US9705511B2 (en) | 2015-06-18 | 2017-07-11 | Yekutiel Josefsberg | Ultra low phase noise frequency synthesizer |
US9954705B2 (en) * | 2015-12-28 | 2018-04-24 | Texas Instruments Incorporated | Phase noise improvement techniques for wideband fractional-N synthesizers |
JP6329196B2 (ja) * | 2016-03-22 | 2018-05-23 | アンリツ株式会社 | 発振回路及び発振方法 |
US9979408B2 (en) | 2016-05-05 | 2018-05-22 | Analog Devices, Inc. | Apparatus and methods for phase synchronization of phase-locked loops |
KR102516357B1 (ko) | 2016-08-09 | 2023-03-31 | 삼성전자주식회사 | 외부 신호에 응답하여 발진기의 주파수를 보정하는 장치 및 방법 |
US10523214B1 (en) * | 2017-04-28 | 2019-12-31 | Hqphotonics Inc. | Stabilized microwave-frequency source |
US10291386B2 (en) * | 2017-09-29 | 2019-05-14 | Cavium, Llc | Serializer/deserializer (SerDes) lanes with lane-by-lane datarate independence |
GB2567463B (en) * | 2017-10-12 | 2022-08-24 | Communications Audit Uk Ltd | Phase locked loop circuit |
US11082051B2 (en) | 2018-05-11 | 2021-08-03 | Analog Devices Global Unlimited Company | Apparatus and methods for timing offset compensation in frequency synthesizers |
US10404261B1 (en) | 2018-06-01 | 2019-09-03 | Yekutiel Josefsberg | Radar target detection system for autonomous vehicles with ultra low phase noise frequency synthesizer |
US10205457B1 (en) | 2018-06-01 | 2019-02-12 | Yekutiel Josefsberg | RADAR target detection system for autonomous vehicles with ultra lowphase noise frequency synthesizer |
CN108712171B (zh) * | 2018-08-13 | 2024-02-02 | 成都能通科技股份有限公司 | 一种多次内插混频环的频率合成电路及其实现方法 |
US20200195262A1 (en) * | 2018-12-12 | 2020-06-18 | Industrial Technology Research Institute | Frequency synthesizer and method thereof |
CN109756225A (zh) * | 2018-12-27 | 2019-05-14 | 复旦大学 | 一种应用于多模式毫米波通信的频率综合器 |
US10693569B1 (en) * | 2019-03-08 | 2020-06-23 | Rohde & Schwarz Gmbh & Co. Kg | Method of providing a phase reference, method for establishing known phase relationships as well as phase reference system |
CN109981100A (zh) * | 2019-03-08 | 2019-07-05 | 电子科技大学 | 一种嵌入混频器的低相位噪声锁相环结构 |
KR20230079723A (ko) * | 2021-11-29 | 2023-06-07 | 삼성전자주식회사 | 위상 쉬프터를 포함하는 분수 분주기 및 이를 포함하는 분수 분주형 위상 고정 루프 |
US11990913B2 (en) * | 2022-09-22 | 2024-05-21 | Apple Inc. | Systems and methods for providing a delay-locked loop with coarse tuning technique |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL163396C (nl) * | 1974-04-22 | 1980-08-15 | Philips Nv | Meerkanaalgenerator. |
US4114110A (en) * | 1977-12-01 | 1978-09-12 | The United States Of America As Represented By The Secretary Of The Army | Frequency synthesizer |
US4912432A (en) * | 1989-04-17 | 1990-03-27 | Raytheon Company | Plural feedback loop digital frequency synthesizer |
JPH0374930A (ja) * | 1989-08-15 | 1991-03-29 | Sony Corp | 位相制御型発振装置 |
JPH03171822A (ja) * | 1989-11-29 | 1991-07-25 | Fujitsu Ltd | 周波数シンセサイザ |
JPH03270512A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 周波数シンセサイザ |
US5128633A (en) * | 1991-07-08 | 1992-07-07 | Motorola, Inc. | Multi-loop synthesizer |
US5267182A (en) * | 1991-12-31 | 1993-11-30 | Wilke William G | Diophantine synthesizer |
US5422604A (en) * | 1993-12-07 | 1995-06-06 | Nec Corporation | Local oscillation frequency synthesizer for vibration suppression in the vicinity of a frequency converging value |
JPH0865159A (ja) * | 1994-08-17 | 1996-03-08 | Nippon Telegr & Teleph Corp <Ntt> | 周波数シンセサイザ |
US5535432A (en) * | 1994-09-14 | 1996-07-09 | Ericsson Ge Mobile Communications Inc. | Dual-mode satellite/cellular phone with a frequency synthesizer |
US6366620B1 (en) * | 1994-12-13 | 2002-04-02 | Hughes Electronics Corporation | VSAT system |
JPH08307255A (ja) * | 1995-05-11 | 1996-11-22 | Nec Corp | 位相同期発振器 |
US5717730A (en) * | 1995-12-22 | 1998-02-10 | Microtune, Inc. | Multiple monolithic phase locked loops |
US5856766A (en) * | 1997-06-30 | 1999-01-05 | Motorola Inc. | Communication device with a frequency compensating synthesizer and method of providing same |
GB2354383A (en) * | 1999-09-17 | 2001-03-21 | Sony Uk Ltd | Dual loop phase-locked loop |
US6977556B1 (en) * | 2000-05-25 | 2005-12-20 | Broadband Innovations, Inc. | Rational frequency synthesizers |
JP2002016494A (ja) * | 2000-06-28 | 2002-01-18 | Ando Electric Co Ltd | 位相同期ループ回路 |
US7072633B2 (en) * | 2002-05-31 | 2006-07-04 | Broadcom Corporation | Double-conversion television tuner using a Delta-Sigma Fractional-N PLL |
US20030190903A1 (en) * | 2002-07-22 | 2003-10-09 | Envara Ltd. | Zero-loss front end for wireless communication |
JP2004104228A (ja) * | 2002-09-05 | 2004-04-02 | Matsushita Electric Ind Co Ltd | 信号処理装置および信号処理方法、デルタ・シグマ変調型分数分周pll周波数シンセサイザ、無線通信機器、デルタ・シグマ変調型d/a変換器 |
US7024171B2 (en) * | 2003-02-25 | 2006-04-04 | Icom America, Incorporated | Fractional-N frequency synthesizer with cascaded sigma-delta converters |
US7349514B2 (en) * | 2003-04-01 | 2008-03-25 | Seiko Epson Corporation | Frequency/phase locked loop clock synthesizer using an all digital frequency detector and an analog phase detector |
JP4691024B2 (ja) * | 2003-05-02 | 2011-06-01 | シリコン・ラボラトリーズ・インコーポレーテツド | 低ジッタ2ループフラクショナルn合成器のための方法および装置 |
JP2006033414A (ja) * | 2004-07-16 | 2006-02-02 | Yokogawa Electric Corp | 位相同期回路 |
JP4421467B2 (ja) * | 2004-12-24 | 2010-02-24 | パナソニック株式会社 | 位相同期回路 |
US7324789B2 (en) * | 2005-01-20 | 2008-01-29 | Broadcom Corporation | PLL frequency synthesizer architecture for low phase noise and reference spurs |
US7098754B2 (en) * | 2005-01-31 | 2006-08-29 | Rf Micro Devices, Inc. | Fractional-N offset phase locked loop |
JP4464346B2 (ja) * | 2005-11-08 | 2010-05-19 | 日本放送協会 | Pll周波数シンセサイザ |
US7379522B2 (en) * | 2006-01-11 | 2008-05-27 | Qualcomm Incorporated | Configurable multi-modulus frequency divider for multi-mode mobile communication devices |
JP2007221773A (ja) * | 2006-01-19 | 2007-08-30 | Matsushita Electric Ind Co Ltd | Pll変調回路、無線送信装置及び無線通信装置 |
US7518455B2 (en) * | 2006-07-28 | 2009-04-14 | Mstar Semiconductor, Inc. | Delta-sigma modulated fractional-N PLL frequency synthesizer |
-
2009
- 2009-02-13 US US12/371,428 patent/US8378751B2/en active Active
-
2010
- 2010-02-12 JP JP2011550284A patent/JP5762980B2/ja not_active Expired - Fee Related
- 2010-02-12 WO PCT/US2010/024146 patent/WO2010093961A1/en active Application Filing
- 2010-02-12 CN CN201080006894.5A patent/CN102308478B/zh not_active Expired - Fee Related
- 2010-02-12 TW TW099104926A patent/TW201108621A/zh unknown
- 2010-02-12 KR KR1020117021380A patent/KR101296311B1/ko active IP Right Grant
- 2010-02-12 EP EP10705048A patent/EP2396888A1/en not_active Withdrawn
-
2014
- 2014-05-14 JP JP2014100603A patent/JP5869043B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN102308478A (zh) | 2012-01-04 |
WO2010093961A1 (en) | 2010-08-19 |
CN102308478B (zh) | 2014-08-27 |
KR20110126701A (ko) | 2011-11-23 |
JP5762980B2 (ja) | 2015-08-12 |
JP2014195295A (ja) | 2014-10-09 |
US8378751B2 (en) | 2013-02-19 |
EP2396888A1 (en) | 2011-12-21 |
KR101296311B1 (ko) | 2013-08-14 |
TW201108621A (en) | 2011-03-01 |
JP2012518336A (ja) | 2012-08-09 |
US20100207693A1 (en) | 2010-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5869043B2 (ja) | 複数の同調ループを有する周波数シンセサイザ | |
US7764934B2 (en) | RF transceiver incorporating dual-use PLL frequency synthesizer | |
JP4809017B2 (ja) | 周波数合成器及びその動作方法 | |
US7324789B2 (en) | PLL frequency synthesizer architecture for low phase noise and reference spurs | |
US7327993B2 (en) | Low leakage local oscillator system | |
US8242818B2 (en) | Phase-locked loop frequency synthesizer | |
US8442466B2 (en) | FM transmitter with a delta-sigma modulator and a phase-locked loop | |
US8374283B2 (en) | Local oscillator with injection pulling suppression and spurious products filtering | |
US7521974B2 (en) | Translational phase locked loop using a quantized interpolated edge timed synthesizer | |
Zhou et al. | A 0.4–6-GHz frequency synthesizer using dual-mode VCO for software-defined radio | |
US10056912B1 (en) | Simultaneous cancellation of multiple spurs from different sources | |
US8467748B2 (en) | Wireless communication unit, integrated circuit comprising a voltage controlled oscillator and method of operation therefor | |
KR20050071644A (ko) | 오프셋 위상동기루프를 사용하는 통신 송신기 | |
Farazian et al. | Fast hopping frequency generation in digital CMOS | |
TWI650948B (zh) | 使用鎖相迴路之頻率合成 | |
US20090085678A1 (en) | Method and system for signal generation via a digitally controlled oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5869043 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |