JP4464346B2 - Pll周波数シンセサイザ - Google Patents
Pll周波数シンセサイザ Download PDFInfo
- Publication number
- JP4464346B2 JP4464346B2 JP2005324196A JP2005324196A JP4464346B2 JP 4464346 B2 JP4464346 B2 JP 4464346B2 JP 2005324196 A JP2005324196 A JP 2005324196A JP 2005324196 A JP2005324196 A JP 2005324196A JP 4464346 B2 JP4464346 B2 JP 4464346B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- divider
- loop
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
ここでは、式(1)の右辺の第2項の37.15MHzについて、1MHz以上の周波数をA、1MHz以下の周波数をBとおき、A+Bの和の形で表せるように分離する。これらA,Bの2項を式(1)の右辺の他の項とそれぞれ結合させると、式(1)は式(2)のように表すことができる。
=(473+37)+(0.15+1/7)
=510+41/140[MHz]・・・(2)
PLL周波数シンセサイザは、式(2)の第1項である510MHzをメインループで吸収し、式(2)の第2項である41/140MHzをサブループで吸収するようにメインループおよびサブループのパラメータを決定し、制御ループを構成する。
逓倍分周器2の出力はメインループ10に入力される。位相比較器4は周波数f1及びf1cの2つの周波数の入力信号の位相差を検出し、その位相差に比例した出力電圧を出力する。位相比較器4の出力はループフィルタ5により平滑化され、VCO6の制御電圧となる。
また、基準発振器1から出力されたもう一方の信号は逓倍分周器3に接続されている。逓倍分周器3は、入力周波数をS2/R2倍して出力する回路である。したがって、出力周波数f2と基準発振周波数foscとの間には、式(5)の関係がある。
逓倍分周器3の出力はサブループ15に入力される。位相比較器11は周波数f2及びf2cの2つの周波数の入力信号の位相差を検出し、その位相差に比例した出力電圧を出力する。位相比較器11の出力はループフィルタ12により平滑化され、VCO13の制御電圧となる。
以下の式(7)は、式(6)にステップS3で決定した周波数fIF=100MHzを代入することにより得られる。
次に、ステップS5ではサブループ15の比較周波数f2,分周数N2,第2の逓倍分周器3の逓倍比S2及び分周比R2を決定する。上記した式(7)の第2項である41/140MHzをサブループ15で吸収する必要があることからサブループ15の比較周波数f2は41/140MHzとする。
ループの平衡条件から周波数fSUBIFは比較周波数f2C(=41/140MHz)のN2倍となることを考慮し、13チャンネルのパラメータを適用すれば以下の式(9)となる。式(9)を整理すると、式(10)が得られる。
N2=1401−(420/41)・fSUBL・・・(10)
ここで、分周数N2は正の整数であるから、上記した式(10)の右辺も正の整数である。右辺が正の整数となる為には、右辺の第2項も正の整数であり、且つ1400以下の値となる必要がある。この条件を満たす周波数fSUBLは、41,82及び123の3つある。ここで、サブループ15内の分周数N2は出来るだけ小さい方が望ましいので、周波数fSUBLを123MHzに設定し、このときの分周数N2として141を得る。
2 第1の逓倍分周器
3 第2の逓倍分周器
4 第1の位相比較器
5 第1のループフィルタ
6 第1のVCO(電圧制御発振器)
7 周波数混合器
8,18 LPF(ローパスフィルタ)
9 第1の分周器
10 メインループ
11 第2の位相比較器
12 第2のループフィルタ
13 第2のVCO
14 第2の分周器
15 サブループ
16 分周器
17 SPD(サンプリングフェーズディテクタ)
Claims (3)
- 基準発振周波数を出力する基準発振器と、
前記基準発振周波数を第1の比較周波数に変換して出力する第1の逓倍分周器と、
前記基準発振周波数を第2の比較周波数に変換して出力する第2の逓倍分周器と、
第1の位相比較器,第1のループフィルタ,第1の電圧制御発振器,周波数混合器及び第1の分周器を有するメインループと、
第2の位相比較器,第2のループフィルタ,第2の電圧制御発振器,第2の分周器を有するサブループと
を有し、
前記メインループは、第1の位相比較器が、前記第1の比較周波数及び前記第1の分周器から出力される周波数の位相差に応じた出力電圧を前記第1のループフィルタ経由で前記第1の電圧制御発振器に供給し、前記第1の電圧制御発振器が、供給された前記出力電圧に応じた第1の出力周波数として出力し、前記周波数混合器が、前記第1の出力周波数と前記サブループから出力される第2の出力周波数との差分周波数を出力し、前記第1の分周器が、前記差分周波数を第1の分周数で分周した周波数を出力し、
前記サブループは、第2の位相比較器が、前記第2の比較周波数及び前記第2の分周器から出力される周波数の位相差に応じた出力電圧を前記第2のループフィルタ経由で前記第2の電圧制御発振器に供給し、前記第2の電圧制御発振器が、供給された前記出力電圧に応じた前記第2の出力周波数として出力し、前記第2の分周器が、前記第2の出力周波数を第2の分周数で分周した周波数を出力し、
前記第1の逓倍分周器のパラメータは、前記基準発振周波数及び前記第1の出力周波数の周波数ステップの最大公約数が前記第1の逓倍分周器から前記第1の比較周波数として出力されるように設定され、
前記第1の分周器のパラメータ及び前記差分周波数は、前記メインループが安定に収束したときに、第1の分周器から出力される周波数が前記第1の比較周波数と同じになるように設定され、
前記第2の出力周波数は、前記第1の出力周波数から前記差分周波数を減算した周波数に設定され、
前記第2の逓倍分周器のパラメータは、整数部分と分数部分とを有する前記第2の出力周波数の分数部分が前記第2の逓倍分周器から前記第2の比較周波数として出力されるように設定され、
前記第2の分周器のパラメータは、前記サブループが安定に収束したときに、第2の分周器から出力される周波数が前記第2の比較周波数と同じになるように設定される
ことを特徴とするPLL周波数シンセサイザ。 - 前記サブループは、更に、第3の分周器,ローパスフィルタ及びサンプリングフェーズディテクタを有し、前記第3の分周器が、前記第2の比較周波数を第3の分周数で分周した周波数を出力し、第2の位相比較器が、前記第3の分周器から出力される周波数及び前記第2の分周器から出力される周波数の位相差に応じた出力電圧を前記第2のループフィルタ経由で前記第2の電圧制御発振器に供給し、前記第2の電圧制御発振器が、供給された前記出力電圧に応じた前記第2の出力周波数として出力し、前記サンプリングフェーズディテクタが、ハーモニックス・ダウンコンバータとして動作し、前記第2の比較周波数の高次モード信号と前記第2の出力周波数とを混合して、その差の信号を出力し、前記ローパスフィルタが、前記サンプリングフェーズディテクタから出力された高次モード成分が多重された信号から一番低い周波数成分を抽出して前記第2の分周器に出力することを特徴とする請求項1記載のPLL周波数シンセサイザ。
- 前記基準発振周波数を10MHzとし、前記第1の比較周波数を2MHzとし、前記第2の比較周波数を41/140MHzとすることにより、地上デジタルテレビジョン放送用に適合した周波数を第1の出力周波数として出力することを特徴とする請求項1又は2記載のPLL周波数シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005324196A JP4464346B2 (ja) | 2005-11-08 | 2005-11-08 | Pll周波数シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005324196A JP4464346B2 (ja) | 2005-11-08 | 2005-11-08 | Pll周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007134832A JP2007134832A (ja) | 2007-05-31 |
JP4464346B2 true JP4464346B2 (ja) | 2010-05-19 |
Family
ID=38156147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005324196A Expired - Fee Related JP4464346B2 (ja) | 2005-11-08 | 2005-11-08 | Pll周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4464346B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8378751B2 (en) * | 2009-02-13 | 2013-02-19 | Qualcomm Incorporated | Frequency synthesizer with multiple tuning loops |
US10277235B2 (en) | 2015-04-15 | 2019-04-30 | Mitsubishi Electric Corporation | Synthesizer |
-
2005
- 2005-11-08 JP JP2005324196A patent/JP4464346B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007134832A (ja) | 2007-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10587276B2 (en) | Wide range frequency synthesizer with quadrature generation and spur cancellation | |
US7123101B2 (en) | Phase locked loop comprising a ΣΔ modulator | |
US7250823B2 (en) | Direct digital synthesis (DDS) phase locked loop (PLL) frequency synthesizer and associated methods | |
US9231600B1 (en) | Low-noise flexible frequency clock generation from two fixed-frequency references | |
US20110148484A1 (en) | Phase-locked loop frequency synthesizer | |
US6977556B1 (en) | Rational frequency synthesizers | |
JP6366523B2 (ja) | 周波数シンセサイザ | |
JP4464346B2 (ja) | Pll周波数シンセサイザ | |
US9843334B2 (en) | Frequency synthesizer | |
US8125255B2 (en) | PLL circuit | |
JP2009525658A (ja) | Fmラジオ受信機 | |
JP2011250403A (ja) | フレキシブルな広帯域周波数変換用の装置及び関連する人工衛星の遠隔操作受信機 | |
JP2016144054A (ja) | 周波数シンセサイザ | |
KR101306458B1 (ko) | 주파수 합성 장치 및 방법 | |
JP6584330B2 (ja) | 周波数シンセサイザ | |
JP2009016973A (ja) | シンセサイザ | |
JP2005151444A (ja) | 周波数シンセサイザ | |
JP2007134833A (ja) | Pll周波数シンセサイザ | |
US20120223751A1 (en) | Generating an Oscillator Signal Having a Desired Frequency in a Continuous Frequency Range | |
TWI650948B (zh) | 使用鎖相迴路之頻率合成 | |
JP2011211417A (ja) | 周波数シンセサイザシステム及び周波数信号の出力方法 | |
JP6753132B2 (ja) | 信号源 | |
KR100656138B1 (ko) | 두 개의 위상 동기 루프를 이용한 직교 변조 송신기 | |
JP2020191582A (ja) | 周波数信号発生装置 | |
JP5133893B2 (ja) | 共有発振器を有する信号調整回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140226 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |