JPH0374930A - 位相制御型発振装置 - Google Patents
位相制御型発振装置Info
- Publication number
- JPH0374930A JPH0374930A JP1210489A JP21048989A JPH0374930A JP H0374930 A JPH0374930 A JP H0374930A JP 1210489 A JP1210489 A JP 1210489A JP 21048989 A JP21048989 A JP 21048989A JP H0374930 A JPH0374930 A JP H0374930A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- programmable divider
- mixer
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、シンセサイザ動作を行う位相制御型発振装置
に関する。
に関する。
［発明の概要］
本発明は、位相比較器、ループフィルタ、周波数発振器
、ミクサ及びプログラマブルデバイダの閉ループで構成
される位相制御型発振装置において、 前記周波数発振器と前記ミクサとの間にプリスケーラを
介在して前記ミクサ及び前記プログラマブルデバイダの
扱う周波数帯を低くすることにより、 前記プログラマブルデバイダの周波数（Ｎ、）が小さく
なるのでキャリア純度の高い局発振が可能になると共に
前記ミクサ及び前記プログラマブルデバイダを汎用性の
高い部品で構成でき装置が低コストになる。
、ミクサ及びプログラマブルデバイダの閉ループで構成
される位相制御型発振装置において、 前記周波数発振器と前記ミクサとの間にプリスケーラを
介在して前記ミクサ及び前記プログラマブルデバイダの
扱う周波数帯を低くすることにより、 前記プログラマブルデバイダの周波数（Ｎ、）が小さく
なるのでキャリア純度の高い局発振が可能になると共に
前記ミクサ及び前記プログラマブルデバイダを汎用性の
高い部品で構成でき装置が低コストになる。
「従来の技術］
衛生通信等のマイクロ波帯の局部発振源にはその周波数
発振器として誘電体及振器等がコストの点でよく用いら
れる。ｊ２かし、シンセサイザ動作をなす位相制御型発
振装置を構成する場合君こは可変輻上の制約、直線性の
問題で不動きである３、そのため、シンセサイザ動作を
なす位相制御型発振装置は、可変幅が大きく、１α線性
の良い周波数発振器、例えばＹ Ｉ Ｇ Ｔ ｕｎａｂ
ｌｅ ０ｓｉｌｌａｔｔ、ｏｒ（Ｙ Ｔ Ｏ）を用いて
構１戊され、その従来例が第２図及び第３図にそれぞれ
示されている。
発振器として誘電体及振器等がコストの点でよく用いら
れる。ｊ２かし、シンセサイザ動作をなす位相制御型発
振装置を構成する場合君こは可変輻上の制約、直線性の
問題で不動きである３、そのため、シンセサイザ動作を
なす位相制御型発振装置は、可変幅が大きく、１α線性
の良い周波数発振器、例えばＹ Ｉ Ｇ Ｔ ｕｎａｂ
ｌｅ ０ｓｉｌｌａｔｔ、ｏｒ（Ｙ Ｔ Ｏ）を用いて
構１戊され、その従来例が第２図及び第３図にそれぞれ
示されている。
第２図には直接方式の構成が示されている。第２図にお
いては、位相比較器２０とループフィルタ２１と周波数
発振器２２とプリスケーラ２３とプログラマブルデバイ
ダ２４で閉ループを構成し、基準周波数源である基や発
振源２５を有する単純な）） Ｉ、 Ｌとして構成され
ている。この装置は、周波数発振器２２のマイクロ波帯
の出力を処理するプログラマブルデバイダ２４が存在し
ないために、プリスケーラ２３で既存のプログラマブル
デバイダ２４が処理可能な周波数帯に落としている。
いては、位相比較器２０とループフィルタ２１と周波数
発振器２２とプリスケーラ２３とプログラマブルデバイ
ダ２４で閉ループを構成し、基準周波数源である基や発
振源２５を有する単純な）） Ｉ、 Ｌとして構成され
ている。この装置は、周波数発振器２２のマイクロ波帯
の出力を処理するプログラマブルデバイダ２４が存在し
ないために、プリスケーラ２３で既存のプログラマブル
デバイダ２４が処理可能な周波数帯に落としている。
第３図にはミックスダウン方式の構成が示されている。
第３図においては、位相比較器２０、ループフィルタ２
１．周波数発振器２２、ミクサ２６皮びプログラマブル
デバイダ２４にて閉ループを構成１２、位相比較器２０
の基準周波数源である第１基準発振源２７とミクサ２Ｇ
の局部基準周波数源である第２基準発振源２８を有して
いる。この装置は周波数発振器２２のマイク〔１波帯の
周波数をミクサ２６で中間周波数帯に落どしている。
１．周波数発振器２２、ミクサ２６皮びプログラマブル
デバイダ２４にて閉ループを構成１２、位相比較器２０
の基準周波数源である第１基準発振源２７とミクサ２Ｇ
の局部基準周波数源である第２基準発振源２８を有して
いる。この装置は周波数発振器２２のマイク〔１波帯の
周波数をミクサ２６で中間周波数帯に落どしている。
「発明が解決しようとする課題］
しかしながら、前者の方式にあっては、ループ全体の分
周数はプリスケーラ２３の分周数をｎ７ブリグラマブル
デバイダ２４の分周数をＮとするとｎ−Ｎとなる。従っ
て、プログラマブルデバイダ２４の分周数を１つ増やす
とループ全体の分周数がｎ倍（例えばｎ ＝ ４のとき
４（＆）となり、キャリア純度が悪い局部発振周波数（
ｆＬＯ）ｌ−か得られないという欠点がある。
周数はプリスケーラ２３の分周数をｎ７ブリグラマブル
デバイダ２４の分周数をＮとするとｎ−Ｎとなる。従っ
て、プログラマブルデバイダ２４の分周数を１つ増やす
とループ全体の分周数がｎ倍（例えばｎ ＝ ４のとき
４（＆）となり、キャリア純度が悪い局部発振周波数（
ｆＬＯ）ｌ−か得られないという欠点がある。
また、後者の方式にあっては、マイクロ波帯の周波数を
処理するミクサ２６を用いる必要性があり、かかるミク
サ２６は非常に高価であるため装置δが高コストになる
という欠点がある。
処理するミクサ２６を用いる必要性があり、かかるミク
サ２６は非常に高価であるため装置δが高コストになる
という欠点がある。
そこで、本発明は低コストでしかもキャリア純度の高い
局発振が可能な位相制御型発振装置を提供することを目
的とする。
局発振が可能な位相制御型発振装置を提供することを目
的とする。
「課題を解決するための手段１
上記目的を達成す４ための本発明の位相制御型発振装置
は、基準信号と下記するプログラマブルデバイダの出力
の位相を比較してその差に応じた電圧を出力する位相比
較器と、この位相比較器の出力から高周波成分を除去す
るループフィルタと、このループフィルタの出力電圧に
リニアに比例する周波数信号を出力する周波数発振器と
、この周波数発振器の出力を分周するプリスケーラと、
このプリスケーラが出力する周波数信号をミックスダウ
ンして中間周波数帯に落とすミクサと、このミクサの出
力を分周し、この分周数をｉ２Ｉ変可能なプログラマブ
ルデバイダとを備えたものである。
は、基準信号と下記するプログラマブルデバイダの出力
の位相を比較してその差に応じた電圧を出力する位相比
較器と、この位相比較器の出力から高周波成分を除去す
るループフィルタと、このループフィルタの出力電圧に
リニアに比例する周波数信号を出力する周波数発振器と
、この周波数発振器の出力を分周するプリスケーラと、
このプリスケーラが出力する周波数信号をミックスダウ
ンして中間周波数帯に落とすミクサと、このミクサの出
力を分周し、この分周数をｉ２Ｉ変可能なプログラマブ
ルデバイダとを備えたものである。
「作用１
周波数発振器が出力するマイクロ波帯の信号がプリスケ
ーラ及びミクサで落とされてプログラマブルデバイダに
入力されるので、プログラマブルデバイダが処理する信
号が中間周波数帯であるためプログラマブルデバイダの
分周数（Ｎ）が小さくできキャリア純度の高い局発振が
可能である。
ーラ及びミクサで落とされてプログラマブルデバイダに
入力されるので、プログラマブルデバイダが処理する信
号が中間周波数帯であるためプログラマブルデバイダの
分周数（Ｎ）が小さくできキャリア純度の高い局発振が
可能である。
また、周波数発振器の出力がプリスケーラで周波数が落
とされてミクサに人力され、又、ミクサを介してプログ
ラマブルデバイダに信号が入力されるため、ミクサ及び
プログラマブルデバイダの処理する周波数帯が低く汎用
性のある部品で構成できる。
とされてミクサに人力され、又、ミクサを介してプログ
ラマブルデバイダに信号が入力されるため、ミクサ及び
プログラマブルデバイダの処理する周波数帯が低く汎用
性のある部品で構成できる。
［実施例］
以下、本発明の一実施例を図面を用いて説明する。
第１図は位相側＠型発振装置の回路ブロック図が示され
ている。第五図において、基準発振源１は、水晶発振器
（約１００ＭＨｚ）を有し、この発振周波数を所定逓倍
して基準周波数（ｆｒｅＤを作る。そして、この基準周
波数の信号を位相比較器２に出力する。位相比較器２は
基準信号と下記するプログラマブルデバイダ７の出力信
号との位相を比較してその差に応じた電圧をループフィ
ルタ３に出力する。このループフィルタ３は位相比較器
２の出力から高周波成分やノイズを除去する等の機能を
なし、その出力を周波数発振器４に出力する。この周波
数発振器４はループフィルタ３の出力電圧をリニアに比
例する周波数の信号に変換するもので、ＹＴＯにて構成
される。周波数発振器４はマイクロ波帯の信号（ｒｔ、
ｏ）を出力し、この出力信号がプリスケーラ５に人力さ
れる。このプリスケーラ５は周波数発振器４の出力をｎ
（例えばｎ−８）分の１に分周して準マイクロ波・計の
信号に落とし、この出力がミクサ６に導かれる。
ている。第五図において、基準発振源１は、水晶発振器
（約１００ＭＨｚ）を有し、この発振周波数を所定逓倍
して基準周波数（ｆｒｅＤを作る。そして、この基準周
波数の信号を位相比較器２に出力する。位相比較器２は
基準信号と下記するプログラマブルデバイダ７の出力信
号との位相を比較してその差に応じた電圧をループフィ
ルタ３に出力する。このループフィルタ３は位相比較器
２の出力から高周波成分やノイズを除去する等の機能を
なし、その出力を周波数発振器４に出力する。この周波
数発振器４はループフィルタ３の出力電圧をリニアに比
例する周波数の信号に変換するもので、ＹＴＯにて構成
される。周波数発振器４はマイクロ波帯の信号（ｒｔ、
ｏ）を出力し、この出力信号がプリスケーラ５に人力さ
れる。このプリスケーラ５は周波数発振器４の出力をｎ
（例えばｎ−８）分の１に分周して準マイクロ波・計の
信号に落とし、この出力がミクサ６に導かれる。
このミクサ６はプリスケーラ５の出力を局部基準周波数
（ｆｌ）に混合して数十Ｍ Ｈｚの中間周波数（ＩＰ）
を作り、この中間周波数をプログラマブルデバイダ７に
出力する。前記局部基準周波数（ｆ 、）は位相比較器
８、ループフィルタ９、周波数発振器ｌＯ及び分周器２
で構成のＰＬＬ回路（Ａ）にて作成され、位相比較器８
の基準周波数としては前記基準発振源ｌの出力が用いら
れている。従って、この実施例では基準の発振源は基準
発振源ｌの１個で足りる。また、前記プログラマブルデ
バイダ７はミクサ６の出力をＮ分の１に分周し、この分
周数（Ｎ）は外部からのコントロール信号によって可変
される。
（ｆｌ）に混合して数十Ｍ Ｈｚの中間周波数（ＩＰ）
を作り、この中間周波数をプログラマブルデバイダ７に
出力する。前記局部基準周波数（ｆ 、）は位相比較器
８、ループフィルタ９、周波数発振器ｌＯ及び分周器２
で構成のＰＬＬ回路（Ａ）にて作成され、位相比較器８
の基準周波数としては前記基準発振源ｌの出力が用いら
れている。従って、この実施例では基準の発振源は基準
発振源ｌの１個で足りる。また、前記プログラマブルデ
バイダ７はミクサ６の出力をＮ分の１に分周し、この分
周数（Ｎ）は外部からのコントロール信号によって可変
される。
上記構成において、位相比較器２が基準信号（ｒ ｒｃ
ｒ）とプログラマブルデバイダ７の出力との位相差を比
較してその差電圧を出力すると、この差電圧に応じて周
波数発振器４の発振周波数（ｆ＋、ｏ）が制御される。
ｒ）とプログラマブルデバイダ７の出力との位相差を比
較してその差電圧を出力すると、この差電圧に応じて周
波数発振器４の発振周波数（ｆ＋、ｏ）が制御される。
即ち ・ｆＬｏがｆ ｒｅｒに徐々 −Ｎ
！
に近づき ・ｆ＋−ｏがｆ ｒｅｒにロックするよ
う−Ｎ 制御され、ｆＬｏ−ｎ−Ｎ−ｆｒｅｒという局部発振周
波数を出力する。そして、コントロール信号によってプ
ログラマブルデバイダ７の分周数（Ｎ）を可変すると、
ｆＬｏが可変するもので、これによって値の異なる所望
のｆ ＬＯを出力するシンセサイザ動作が行われる。
う−Ｎ 制御され、ｆＬｏ−ｎ−Ｎ−ｆｒｅｒという局部発振周
波数を出力する。そして、コントロール信号によってプ
ログラマブルデバイダ７の分周数（Ｎ）を可変すると、
ｆＬｏが可変するもので、これによって値の異なる所望
のｆ ＬＯを出力するシンセサイザ動作が行われる。
ここで、プログラマブルデバイダ７へはミクサ６を通っ
た数十ＭＨｚの中間周波数帯が人力されるので、従来に
比べて分周数（Ｎ）が小さくてよいためキャリア純度の
高い局部発振周波数が得られる。
た数十ＭＨｚの中間周波数帯が人力されるので、従来に
比べて分周数（Ｎ）が小さくてよいためキャリア純度の
高い局部発振周波数が得られる。
また、ミクサ６は準マイクロ波帯の信号処理を、プログ
ラマブルデバイダ７は数十Ｍ Ｈｚ帯の信号処理を、Ｐ
ＬＬ回路（Ａ）は準マイクロ波帯の発振をそれぞれ可能
であればよいため、それぞれ汎用性のある部品で構成で
き装置全体として低コストになる。
ラマブルデバイダ７は数十Ｍ Ｈｚ帯の信号処理を、Ｐ
ＬＬ回路（Ａ）は準マイクロ波帯の発振をそれぞれ可能
であればよいため、それぞれ汎用性のある部品で構成で
き装置全体として低コストになる。
［発明の効果１
以上述べたように本発明によれば、位相比較器、ループ
フィルタ、周波数発振器、ミクサ及びプログラマブルデ
バイダの閉ループで構成される位相制御型発振装置にお
いて、前記周波数発振器と前記ミクサとの間にプリスケ
ーラを介在したので、前記ミクサ及び前記プログラマブ
ルデバイダの扱う周波数帯が低くなるため、前記プログ
ラマブルデバイダの分周数が小さくてよくキャリア純度
の高い局発振が可能になり、又、前記ミクサ及び前記プ
ログラマブルデバイダを汎用性の高い部品で構成でき装
置全体として低コストになるという効果を奏する。
フィルタ、周波数発振器、ミクサ及びプログラマブルデ
バイダの閉ループで構成される位相制御型発振装置にお
いて、前記周波数発振器と前記ミクサとの間にプリスケ
ーラを介在したので、前記ミクサ及び前記プログラマブ
ルデバイダの扱う周波数帯が低くなるため、前記プログ
ラマブルデバイダの分周数が小さくてよくキャリア純度
の高い局発振が可能になり、又、前記ミクサ及び前記プ
ログラマブルデバイダを汎用性の高い部品で構成でき装
置全体として低コストになるという効果を奏する。
第１図は実施例を示す位相制御型発振装置の回路ブロッ
ク図であり、第２図及び第３図はそれぞれ従来例を示し
、第２図は直接方式の位相制御型発振装置の回路ブロッ
ク図、第３図はミックスダウン方式の位相制御型発振装
置の回路ブロック図である。 ２．２０・・・位相比較器、３，２１・・・ループフィ
ルタ、４，２２・・・周波数発振器、５・・・プリスケ
ーラ、６．２６・・・ミクサ、７．２７・・・プログラ
マブルデバイダ。
ク図であり、第２図及び第３図はそれぞれ従来例を示し
、第２図は直接方式の位相制御型発振装置の回路ブロッ
ク図、第３図はミックスダウン方式の位相制御型発振装
置の回路ブロック図である。 ２．２０・・・位相比較器、３，２１・・・ループフィ
ルタ、４，２２・・・周波数発振器、５・・・プリスケ
ーラ、６．２６・・・ミクサ、７．２７・・・プログラ
マブルデバイダ。
Claims (1)
- （１）基準信号と下記するプログラマブルデバイダの出
力の位相を比較してその差に応じた電圧を出力する位相
比較器と、 この位相比較器の出力から高周波成分を除去するループ
フィルタと、 このループフィルタの出力電圧にリニアに比例する周波
数信号を出力する周波数発振器と、この周波数発振器の
出力を分周するプリスケーラと、 このプリスケーラが出力する周波数信号をミックスダウ
ンして中間周波数帯に落とすミクサと、このミクサの出
力を分周し、この分周数を可変可能なプログラマブルデ
バイダとを備えたことを特徴とする位相制御型発振装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1210489A JPH0374930A (ja) | 1989-08-15 | 1989-08-15 | 位相制御型発振装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1210489A JPH0374930A (ja) | 1989-08-15 | 1989-08-15 | 位相制御型発振装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0374930A true JPH0374930A (ja) | 1991-03-29 |
Family
ID=16590195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1210489A Pending JPH0374930A (ja) | 1989-08-15 | 1989-08-15 | 位相制御型発振装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0374930A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010233078A (ja) * | 2009-03-27 | 2010-10-14 | Furukawa Electric Co Ltd:The | Ｐｌｌ回路 |
| KR200458168Y1 (ko) * | 2010-04-22 | 2012-01-25 | 엄세영 | 접이식 핸드폰 거치대 |
| JP2012518336A (ja) * | 2009-02-13 | 2012-08-09 | クゥアルコム・インコーポレイテッド | 複数の同調ループを有する周波数シンセサイザ |
-
1989
- 1989-08-15 JP JP1210489A patent/JPH0374930A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012518336A (ja) * | 2009-02-13 | 2012-08-09 | クゥアルコム・インコーポレイテッド | 複数の同調ループを有する周波数シンセサイザ |
| JP2014195295A (ja) * | 2009-02-13 | 2014-10-09 | Qualcomm Incorporated | 複数の同調ループを有する周波数シンセサイザ |
| JP2010233078A (ja) * | 2009-03-27 | 2010-10-14 | Furukawa Electric Co Ltd:The | Ｐｌｌ回路 |
| KR200458168Y1 (ko) * | 2010-04-22 | 2012-01-25 | 엄세영 | 접이식 핸드폰 거치대 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5146186A (en) | Programmable-step, high-resolution frequency synthesizer which substantially eliminates spurious frequencies without adversely affecting phase noise | |
| US6005443A (en) | Phase locked loop frequency synthesizer for multi-band application | |
| JPH06334559A (ja) | ディジタル方式無線電話機 | |
| CA2114984A1 (en) | Wide Band, Low-Noise, Fine Step Tuning, Phase Locked Loop Frequency Synthesizer | |
| US5847615A (en) | Frequency synthesizer operating according to the principle of fractional frequency synthesis | |
| CA2010176A1 (en) | Tuner station selecting apparatus | |
| AU2003260874A1 (en) | Voltage-controlled oscillator presetting circuit | |
| US4977613A (en) | Fine tuning frequency synthesizer with feedback loop for frequency control systems | |
| JPH05268079A (ja) | 周波数合成用回路装置 | |
| US4763083A (en) | Low phase noise RF synthesizer | |
| US5301366A (en) | High performance frequency tuning with low cost synthesizer | |
| WO1991007821A1 (en) | Multiloop synthesizer with optimal spurious performance | |
| JPH0374930A (ja) | 位相制御型発振装置 | |
| US4097816A (en) | Tuning system | |
| US4095190A (en) | Tuning system | |
| JPH06216888A (ja) | 離散時間信号処理装置 | |
| KR101874104B1 (ko) | 소형 하이브리드 주파수 합성기 | |
| EP1107458B1 (en) | System for limiting IF variation in phase locked loops | |
| JP2848156B2 (ja) | 周波数可変形高周波発振回路 | |
| KR950003115Y1 (ko) | 주파수 발생장치 | |
| US20040027205A1 (en) | Local oscillator apparatus for low-noise generation of arbitrary frequencies | |
| CN118337204A (zh) | 一种基于复数混频器可调超低相位噪声取样锁相电路 | |
| JPS6238351Y2 (ja) | ||
| JPH0336822A (ja) | 標準周波数発振装置 | |
| JPH0338118A (ja) | 周波数シンセサイザ選局装置 |