CN109756225A - 一种应用于多模式毫米波通信的频率综合器 - Google Patents
一种应用于多模式毫米波通信的频率综合器 Download PDFInfo
- Publication number
- CN109756225A CN109756225A CN201811614601.6A CN201811614601A CN109756225A CN 109756225 A CN109756225 A CN 109756225A CN 201811614601 A CN201811614601 A CN 201811614601A CN 109756225 A CN109756225 A CN 109756225A
- Authority
- CN
- China
- Prior art keywords
- frequency
- input
- output
- divider
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 8
- 230000008878 coupling Effects 0.000 claims description 21
- 238000010168 coupling process Methods 0.000 claims description 21
- 238000005859 coupling reaction Methods 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000006880 cross-coupling reaction Methods 0.000 claims description 6
- 238000001914 filtration Methods 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 claims 2
- 230000005611 electricity Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明属于集成电路技术领域，具体为一种应用于毫米波通讯的频率综合器。本发明的频率综合器的工作频率为1GHz‑80GHz；其电路结构包括一组振荡器、一组倍频器和一组分频器；振荡器采用交叉耦合的架构，其主要的频率范围是从10GHz‑20GHz；首先经过二倍频实现20GHz‑40GHz，再经过二倍频实现40GHz到80GHz；在低频段经过分频器依次二分频实现1GHz‑10GHz，在经过多次二次分频，实现1GHz到80GHz的频率范围。
Description
技术领域
本发明属于继承电路技术领域，具体涉及一种应用于多模式毫米波通信的频率综合器。
背景技术
多模式毫米波通信的频率综合器是毫米波通信的核心模块，毫米波通信的频率范围包括5G的低频26GHz，38GHz范围，以及60GHz，E-band通道。为了满足不同的频率的通信范围，频率拓展技术是核心之一。实现频率变化主要有三种方式，第一种方式是通过数字模拟合成技术（DDS）合成特定的频率，但是DDS系统的时钟频率通常较低，无法实现毫米波的频率。为了实现毫米的频率范围，DDS系统通常需要很多滤波器和混频器。第二种方法就是通过控制VCO的电压，直接产生扫频信号；其存在的问题是VCO的扫频线性度非常差，并且无法精确控制扫频的带宽。第三种方法是采用闭环的频率综合器的方式；频率综合器输出的频率范围和频率可以精确的控制。在PLL实现扫频的过程中，VCO的控制电压是动态变化的，无法实现不同频带之间的自由切换。因此传统的扫频频率综合器的输出频率范围是有限的。假如可以实现多个频段之间扫频的切换，那么就可以实现更快的扫频，如图所示。
由于PLL的振荡器，其控制电压是动态的变化，无法实现从一个频段自由切换到另外一个频段。如果采用多振荡器的方式交替工作就可以实现频段的切换。本发明采用切换振荡器的方式实现超宽带的振荡器，由于倍频器的带宽较宽，故采用单个倍频；为了实现更低的频率信号输出，采用多级分频器的输出。
发明内容
有鉴于此，本发明的目的在于提出一种应用于多模式毫米波通信的频率综合器。
本发明提出的应用于多模式毫米波通信的频率综合器，其工作频率范围为1GHz--80GHz，可满足5G通信、60GHz通信和E-band通信的频率范围要求；频率综合器电路包括鉴频鉴相器、电荷泵、环路滤波器、振荡器阵列、多模分频器、2个倍频器、3个分频器、数字逻辑；其中，多模分频器在数字逻辑的控制下进行工作，多模分频器输出耦合在鉴频鉴相器的输入，鉴频鉴相器的另一个输入耦合在参考时钟的输出；鉴频鉴相器将多模分频器的输出和参考时钟的输出进行比较，从而产生差频的信号；差频的信号耦合在电荷泵的输入，电荷泵的输出耦合在环路滤波器的输入，环路滤波器的输出耦合在振荡器阵列的输入端；振荡器阵列耦合在第一倍频器的输入，第一倍频器的输入耦合在第二倍频器的输入；振荡器阵列的输入耦合在5-10GHz分频器的输入，5-10GHz分频器的输出耦合在2.5-5GHz分频器的输入，2.5-5GHz分频器的输出耦合在1-2.5GHz数字分频器的输入；倍频器的输出和分频器的输出的频率范围为1GHz--80GHz；即为本发明频率综合器的工作频率范围。
本发明中，所述的振荡器阵列，其频率范围从10GHz到20GHz，采用交叉耦合的方式实现这个频率范围。
优选地，所述振荡器阵列至少有一个振荡器，振荡器的输入耦合在滤波器的输出，振荡器的输出耦合第一倍频器的输入。
优选地，所述第一倍频器的输出耦合在第二倍频器的输出。第一倍频器的输出和第二倍频器的输出均为最终的输出。
优选地，所述振荡器的输出耦合在5-10GHz分频器的输入，5-10GHz分频器的输出耦合在2.5-5GHz分频器的输入。
优选地，所述2.5-5GHz分频器的输出耦合在1-2.5GHz数字分频器的输入；5-10GHz分频器的输出，2.5-5GHz分频器的输出以及1-2.5GHz数字分频器输出均为最终的输出。
优选地，多模式分频器通过数字控制逻辑可以实现多个模式的频率，从而调节频率综合器的输出频率范围。
任何本领域普通技术人员应可了解的是，可根据本发明所揭示的观念及特定实施例修改或设计出实现本发明相同目的的架构，此类同等架构并不超出本发明后附的权利要求所定义的精神和范围。
附图说明
图1为1-80GHz 频率综合器电路的示意图。
图2为多模分频器电路的示意图。
图3为环路滤波器电路的电路示意图。
图4为振荡器电路的电路示意图。
图5为倍频器电路的电路示意图。
图6为分频器电路的电路示意图。
图7为1-2.5GHz数字分频器电路图的电路示意图。
图中标号：100为频率综合器电路，101为鉴频鉴相器，102为电荷泵，103为环路滤波器，104为10-20GHz 振荡器阵列，105为多模分频器，106为数字逻辑，107为20-40GHz倍频器，108为40-80GHz倍频器，109为5-10GHz分频器，110为2.5-5GHz分频器，111为1-2.5GHz数字分频器；201为三阶环路滤波器。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
图1为1-80GHz 频率综合器电路的示意性框图。
如图1所示，频率综合器电路100包含鉴频鉴相器101、电荷泵102、环路滤波器103、10-20GHz 振荡器（VCO）阵列104、多模分频器105、数字逻辑106、20-40GHz倍频器107、40-80GHz倍频器108、5-10GHz分频器109、2.5-5GHz分频器110、1-2.5GHz数字分频器111。
多模分频器105的输出和参考时钟输入鉴频鉴相器101，鉴频鉴相器101的输出通过电荷泵102输出到环路滤波器103；环路滤波器103的输出作为10-20GHz VCO阵列104的输入信号，10-20GHz VCO阵列104的输出作为输出1，并且10-20GHz VCO阵列104的输出作为20-40GHz倍频器107的输入；20-40GHz倍频器107的输出作为输出2，并且20-40GHz倍频器107的输出作为40-80GHz倍频器108的输入，40-80GHz倍频器108的输出为输出3；另外，输出1作为输入信号分别输入多模分频器105与5-10GHz分频器109，5-10GHz分频器109的输出作为输出4，并且5-10GHz分频器109的输出作为2.5-5GHz分频器110的输入，2.5-5GHz分频器110输出作为输出5，并且2.5-5GHz分频器110输出作为1-2.5GHz数字分频器111的输入，1-2.5GHz数字分频器111的输出作为输出6；多模分频器105的输出作为数字逻辑的输入，数字逻辑输出又输入多模分频器105，从而控制多模分频器105。以上输出1-输出6，都是最终输出。
图2为多模分频器电路的示意性框图。
如图2所示，多模分频器电路200即为图1频率综合器100中多模分频器105，多模分频器电路200包含三级分频器单元，第一级分频器单元端口fin输入fin时钟信号，端口fout输出f1信号作为第二级分频器单元fin端口输入时钟信号，第二级分频器单元端口MODout输出M1控制信号接入到第一级分频器单元端口MODin，第一级分频器单元输出端口MODout输出信号M0，控制信号输入端口P输入控制信号P0。第二级分频器单元端口fout输出f2信号作为第三级分频器单元端口fin输入时钟信号，第三级分频器单元端口MODout输出M2控制信号接入到第二级分频器单元端口MODin，控制信号输入端口P输入控制信号P1。第三级分频器单元端口fout输出fout信号，控制信号HIGH接入到第三级分频器单元端口MODin，控制信号输入端口P输入控制信号P2。
图3为环路滤波器电路的示意性框图。
如图3所示，环路滤波器201即为图1频率综合器100中环路滤波器103，环路滤波器201为三阶环路滤波器，用于实现低通滤波，其包括多个无源元件：电容C1、C2、C3以及电阻R1、R2；其中，电容C1与电阻R1串联后与电容C2并联，电容C3的一端与电容C2的一端分别与电阻R2的两端相连，电容C2的另一端与电容C3的另一端接地；模拟电压V0由电容C2与电阻R2之间的节点输入，滤波后得到的误差电压Vc由电阻R2与电容C3之间的节点输出。
图4为振荡器电路的电路示意图。
如图4所示，振荡器电路301即为图1频率综合器100中振荡器阵列104中的单个振荡器单元，振荡器电路301主要有3个晶体管M1、M2、M3组成；M3栅极接偏置电压Bias1，源极接地，漏极与M1及M2的源极相连；M1与M2为交叉耦合结构，M1栅极与M2漏极相连，M2栅极与M1漏极相连；M2漏极输出Vout1，M1漏极输出Vout2；M1与M2漏极通过电感相连，电源电压VDD加在电感上。
图5为倍频器电路的电路示意图。如图5所示，倍频器302即为图1频率综合器100中20-40GHz倍频器107和40-80GHz倍频器108，倍频器302主要由晶体管M3、M4、 M5、M6、电感组成，M7栅极接偏置电压Bias1，源极接地，漏极与M5及M6的源极相连。M5与M6为交叉耦合结构，M5栅极与M6漏极相连，M6栅极与M5漏极相连。M6漏极输出Vout1，M5漏极输出Vout2。M5与M6漏极通过电感相连，电源电压VDD加在电感上。M3栅极输入Vin，源漏对应与M5源漏相连，M4栅极输入Vip，源漏对应与M6源漏相连。
图6为分频器电路的电路示意图。
如图6所示，分频器401即为图1频率综合器100中5-10GHz分频器109和2.5-5GHz分频器110，分频器401主要由6个晶体管M01、M02、M03、M04、M05、M06以及电阻组成；M03源极接地，栅极接时钟信号CLK，漏极与M01及M02源极相连。M01及M02漏极分别通过一个电阻连到VCC，栅极分别接输入信号D及Db。M06源极接地，栅极接时钟信号CLKb，漏极与M04及M05源极相连。M04与M05为交叉耦合结构，M04栅极与M05漏极相连，M05栅极与M04漏极相连。M04与M05漏极分别接信号Qb及Q。并且Qb同时与M01漏极相连，Q与M02漏极相连。
图7为数字分频器电路图的电路示意图。
如图7所示，数字分频器204即为图1频率综合器100中1-2.5GHz数字分频器111，数字分频器204主要由触发器D1、触发器D2、触发器D3、触发器D4以及与门组成；信号Fin输入触发器D1、触发器D2、触发器D3、触发器D4的CK端。D2的QB端输出与D3的QB端输出经过与门and2输入D1的D端。D1的Q端输出作为D2的D端输入。D2的QB端输出Fout，Q端输出与信号Modin经过与门输入D4的D端。D4的Q端与P信号经过与门输入D3的D端。
Claims (7)
1.一种应用于多模式毫米波通信的频率综合器，其工作频率范围为1GHz--80GHz，可满足5G通信、60GHz通信和E-band通信的频率范围要求；其特征在于，频率综合器电路包括鉴频鉴相器、电荷泵、环路滤波器、振荡器阵列、多模分频器、2个倍频器、3个分频器、数字逻辑；其中，多模分频器在数字逻辑的控制下进行工作，多模分频器输出耦合在鉴频鉴相器的输入，鉴频鉴相器的另一个输入耦合在参考时钟的输出；鉴频鉴相器将多模分频器的输出和参考时钟的输出进行比较，从而产生差频的信号；差频的信号耦合在电荷泵的输入，电荷泵的输出耦合在环路滤波器的输入，环路滤波器的输出耦合在振荡器阵列的输入端；振荡器阵列耦合在第一倍频器的输入，第一倍频器的输入耦合在第二倍频器的输入；振荡器阵列的输入耦合在5-10GHz分频器的输入，5-10GHz分频器的输出耦合在2.5-5GHz分频器的输入，2.5-5GHz分频器的输出耦合在1-2.5GHz数字分频器的输入；倍频器的输出和分频器的输出的频率范围为1GHz--80GHz；即为本发明频率综合器的工作频率范围。
2.如权利要求1所述的应用于多模式毫米波通信的频率综合器，其特征在于，所述多模分频器电路包含三级分频器单元，第一级分频器单元端口fin输入fin时钟信号，端口fout输出f1信号作为第二级分频器单元fin端口输入时钟信号，第二级分频器单元端口MODout输出M1控制信号接入到第一级分频器单元端口MODin，第一级分频器单元输出端口MODout输出信号M0，控制信号输入端口P输入控制信号P0；第二级分频器单元端口fout输出f2信号作为第三级分频器单元端口fin输入时钟信号，第三级分频器单元端口MODout输出M2控制信号接入到第二级分频器单元端口MODin，控制信号输入端口P输入控制信号P1；第三级分频器单元端口fout输出fout信号，控制信号HIGH接入到第三级分频器单元端口MODin，控制信号输入端口P输入控制信号P2。
3.如权利要求1所述的应用于多模式毫米波通信的频率综合器，其特征在于，所述环路滤波器为三阶环路滤波器，其包括多个无源元件：电容C1、C2、C3以及电阻R1、R2；，其中，电容C1与电阻R1串联后与电容C2并联，电容C3的一端与电容C2的一端分别与电阻R2的两端相连，电容C2的另一端与电容C3的另一端接地；模拟电压V0由电容C2与电阻R2之间的节点输入，滤波后得到的误差电压Vc由电阻R2与电容C3之间的节点输出。
4.如权利要求1所述的应用于多模式毫米波通信的频率综合器，其特征在于，所述振荡器阵列中的单个振荡器单元，主要有3个晶体管M1、M2、M3组成；M3栅极接偏置电压Bias1，源极接地，漏极与M1及M2的源极相连；M1与M2为交叉耦合结构，M1栅极与M2漏极相连，M2栅极与M1漏极相连；M2漏极输出Vout1，M1漏极输出Vout2；M1与M2漏极通过电感相连，电源电压VDD加在电感上。
5. 如权利要求1所述的应用于多模式毫米波通信的频率综合器，其特征在于，所述频率综合器中的20-40GHz倍频器和40-80GHz倍频器，主要由晶体管M3、M4、 M5、M6、电感组成，M7栅极接偏置电压Bias1，源极接地，漏极与M5及M6的源极相连；M5与M6为交叉耦合结构，M5栅极与M6漏极相连，M6栅极与M5漏极相连；M6漏极输出Vout1，M5漏极输出Vout2；M5与M6漏极通过电感相连，电源电压VDD加在电感上；M3栅极输入Vin，源漏对应与M5源漏相连，M4栅极输入Vip，源漏对应与M6源漏相连。
6.如权利要求1所述的应用于多模式毫米波通信的频率综合器，其特征在于，所述频率综合器中的5-10GHz分频器和2.5-5GHz分频器，主要由6个晶体管M01、M02、M03、M04、M05、M06以及电阻组成；M03源极接地，栅极接时钟信号CLK，漏极与M01及M02源极相连；M01及M02漏极分别通过一个电阻连到VCC，栅极分别接输入信号D及Db；M06源极接地，栅极接时钟信号CLKb，漏极与M04及M05源极相连；M04与M05为交叉耦合结构，M04栅极与M05漏极相连，M05栅极与M04漏极相连；M04与M05漏极分别接信号Qb及Q；并且Qb同时与M01漏极相连，Q与M02漏极相连。
7.如权利要求1所述的应用于多模式毫米波通信的频率综合器，其特征在于，所述频率综合器中的1-2.5GHz数字分频器，主要由触发器D1、触发器D2、触发器D3、触发器D4以及与门组成；信号Fin输入触发器D1、触发器D2、触发器D3、触发器D4的CK端；D2的QB端输出与D3的QB端输出经过与门and2输入D1的D端；D1的Q端输出作为D2的D端输入；D2的QB端输出Fout，Q端输出与信号Modin经过与门输入D4的D端；D4的Q端与P信号经过与门输入D3的D端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811614601.6A CN109756225A (zh) | 2018-12-27 | 2018-12-27 | 一种应用于多模式毫米波通信的频率综合器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811614601.6A CN109756225A (zh) | 2018-12-27 | 2018-12-27 | 一种应用于多模式毫米波通信的频率综合器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109756225A true CN109756225A (zh) | 2019-05-14 |
Family
ID=66404079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811614601.6A Pending CN109756225A (zh) | 2018-12-27 | 2018-12-27 | 一种应用于多模式毫米波通信的频率综合器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109756225A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113193867A (zh) * | 2021-04-22 | 2021-07-30 | 香港中文大学（深圳） | 一种兼容c波段和毫米波频段的本振锁相频率综合器 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7764094B1 (en) * | 2007-03-28 | 2010-07-27 | Marvell International Ltd. | Clocking technique of multi-modulus divider for generating constant minimum on-time |
| CN101789785A (zh) * | 2010-01-11 | 2010-07-28 | 清华大学 | 全集成锁相环频率综合器 |
| CN201985842U (zh) * | 2011-03-07 | 2011-09-21 | 成都雷思特电子科技有限责任公司 | 微波带宽折叠接收器的本振频率产生电路 |
| CN102308478A (zh) * | 2009-02-13 | 2012-01-04 | 高通股份有限公司 | 具有多个调谐环路的频率合成器 |
| CN102361455A (zh) * | 2011-08-18 | 2012-02-22 | 天津朗波微电子有限公司 | 一种用于本振产生电路的除二分频器 |
| CN102931984A (zh) * | 2012-09-26 | 2013-02-13 | 成都嘉纳海威科技有限责任公司 | 一种用于毫米波超宽带频率合成器 |
| CN103166632A (zh) * | 2011-12-09 | 2013-06-19 | 国民技术股份有限公司 | 环路滤波器和锁相环电路 |
| CN103501175A (zh) * | 2013-10-24 | 2014-01-08 | 清华大学 | 一种毫米波锁相环 |
| CN104079315A (zh) * | 2014-06-24 | 2014-10-01 | 中国科学院半导体研究所 | 多标准性能可重构式i/q正交载波发生器 |
| CN104579329A (zh) * | 2014-12-04 | 2015-04-29 | 中国科学院微电子研究所 | 一种晶振频率综合器 |
| CN106026920A (zh) * | 2016-05-11 | 2016-10-12 | 复旦大学 | 一种应用于太赫兹皮肤成像领域的cmos集成电路太赫兹检测器 |
| CN107947791A (zh) * | 2017-12-21 | 2018-04-20 | 北京遥感设备研究所 | 一种基于集成锁相环芯片的快速频率切换微系统 |
| CN107968651A (zh) * | 2017-11-20 | 2018-04-27 | 北京中创锐科信息技术有限公司 | 宽带信号发生器 |
-
2018
- 2018-12-27 CN CN201811614601.6A patent/CN109756225A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7764094B1 (en) * | 2007-03-28 | 2010-07-27 | Marvell International Ltd. | Clocking technique of multi-modulus divider for generating constant minimum on-time |
| CN102308478A (zh) * | 2009-02-13 | 2012-01-04 | 高通股份有限公司 | 具有多个调谐环路的频率合成器 |
| CN101789785A (zh) * | 2010-01-11 | 2010-07-28 | 清华大学 | 全集成锁相环频率综合器 |
| CN201985842U (zh) * | 2011-03-07 | 2011-09-21 | 成都雷思特电子科技有限责任公司 | 微波带宽折叠接收器的本振频率产生电路 |
| CN102361455A (zh) * | 2011-08-18 | 2012-02-22 | 天津朗波微电子有限公司 | 一种用于本振产生电路的除二分频器 |
| CN103166632A (zh) * | 2011-12-09 | 2013-06-19 | 国民技术股份有限公司 | 环路滤波器和锁相环电路 |
| CN102931984A (zh) * | 2012-09-26 | 2013-02-13 | 成都嘉纳海威科技有限责任公司 | 一种用于毫米波超宽带频率合成器 |
| CN103501175A (zh) * | 2013-10-24 | 2014-01-08 | 清华大学 | 一种毫米波锁相环 |
| CN104079315A (zh) * | 2014-06-24 | 2014-10-01 | 中国科学院半导体研究所 | 多标准性能可重构式i/q正交载波发生器 |
| CN104579329A (zh) * | 2014-12-04 | 2015-04-29 | 中国科学院微电子研究所 | 一种晶振频率综合器 |
| CN106026920A (zh) * | 2016-05-11 | 2016-10-12 | 复旦大学 | 一种应用于太赫兹皮肤成像领域的cmos集成电路太赫兹检测器 |
| CN107968651A (zh) * | 2017-11-20 | 2018-04-27 | 北京中创锐科信息技术有限公司 | 宽带信号发生器 |
| CN107947791A (zh) * | 2017-12-21 | 2018-04-20 | 北京遥感设备研究所 | 一种基于集成锁相环芯片的快速频率切换微系统 |
Non-Patent Citations (1)
| Title |
|---|
| 王征: "60MHz～12GHz宽带频率源研究" * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113193867A (zh) * | 2021-04-22 | 2021-07-30 | 香港中文大学（深圳） | 一种兼容c波段和毫米波频段的本振锁相频率综合器 |
| WO2022222275A1 (zh) * | 2021-04-22 | 2022-10-27 | 香港中文大学（深圳） | 一种兼容c波段和毫米波频段的本振锁相频率综合器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8552770B2 (en) | Frequency divider with synchronous range extension across octave boundaries | |
| US4360788A (en) | Phase-locked loop frequency synthesizer | |
| Ding et al. | A 21-GHz 8-modulus prescaler and a 20-GHz phase-locked loop fabricated in 130-nm CMOS | |
| US5889437A (en) | Frequency synthesizer with low jitter noise | |
| US8248172B2 (en) | Wideband oscillation circuit | |
| US4354124A (en) | Digital phase comparator circuit | |
| US8067987B2 (en) | Millimeter-wave wideband voltage controlled oscillator | |
| US20080297209A1 (en) | Circuits and Methods for Programmable Integer Clock Division with 50% Duty Cycle | |
| KR101611814B1 (ko) | 분수 분주형 주파수 합성기의 광범위 멀티－모듈러스 분할기 | |
| GB2304242A (en) | Frequency synthesizer | |
| US7332945B2 (en) | Divider having dual modulus pre-scaler and an associated method | |
| CN106788410B (zh) | 利用注入锁定环形振荡器产生正交本振信号的电路 | |
| Luong et al. | Low-voltage CMOS RF frequency synthesizers | |
| US4575867A (en) | High speed programmable prescaler | |
| CN109756225A (zh) | 一种应用于多模式毫米波通信的频率综合器 | |
| CN104641560A (zh) | Rf逻辑分频器 | |
| US6614274B1 (en) | 2/3 full-speed divider using phase-switching technique | |
| US9088285B2 (en) | Dynamic divider having interlocking circuit | |
| CN204836137U (zh) | 频率综合器 | |
| CN104702279A (zh) | 一种锁相环频率合成器 | |
| CN110460328B (zh) | 任意整数分频器及锁相环系统 | |
| JP2007508733A (ja) | 位相スイッチングデュアルモジュラスプリスケーラ | |
| CN206481288U (zh) | 利用注入锁定环形振荡器产生正交本振信号的电路 | |
| Bistritskii et al. | Ring voltage controlled oscillator for high-speed PLL systems | |
| CN111711447A (zh) | 一种预分频器及分频器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190514 |
|
| WD01 | Invention patent application deemed withdrawn after publication |