CN102308478B - 具有多个调谐环路的频率合成器 - Google Patents

具有多个调谐环路的频率合成器 Download PDF

Info

Publication number
CN102308478B
CN102308478B CN201080006894.5A CN201080006894A CN102308478B CN 102308478 B CN102308478 B CN 102308478B CN 201080006894 A CN201080006894 A CN 201080006894A CN 102308478 B CN102308478 B CN 102308478B
Authority
CN
China
Prior art keywords
frequency
signal
adjustment signal
output
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080006894.5A
Other languages
English (en)
Other versions
CN102308478A (zh
Inventor
拉塞尔·约翰·法格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102308478A publication Critical patent/CN102308478A/zh
Application granted granted Critical
Publication of CN102308478B publication Critical patent/CN102308478B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)

Abstract

本发明描述一种具有多个例如微调环路和粗调环路等调谐环路的频率合成器。所述微调环路可在有限调谐范围上操作且可具有精细频率分辨率。所述粗调环路可在较宽调谐范围上操作且可具有粗略频率分辨率。所述微调环路可接收处于参考频率的参考信号，且产生处于可以精细步长调整的第一频率的微调信号。所述粗调环路可接收所述参考信号，产生处于输出频率的输出信号，且基于所述输出信号和所述微调信号而产生处于第二频率的粗调信号。所述第二频率可以粗略步长来调整，例如，以所述参考频率的整数倍来调整。所述输出频率可基于所述第一频率和所述第二频率而确定。

Description

具有多个调谐环路的频率合成器
技术领域
本发明一般涉及电子仪器，且更具体来说，涉及一种频率合成器。
背景技术
频率合成器为一种接收处于参考频率的参考信号且产生处于输出频率的输出信号的电路。依据所要的输出频率和给定的参考频率，输出频率可通过整数比率或非整数比率与参考频率相关。
频率合成器普遍用于各种电子装置中。举例来说，例如蜂窝式电话的无线装置可包括频率合成器以产生用于下变频或上变频的本机振荡器(LO)信号。频率合成器可接收处于固定频率的参考信号且产生处于所要输出频率的LO信号。输出频率可为可变的且取决于用于通信的频率通道。需要产生具有准确频率的干净LO信号以便获得良好性能。
发明内容
本文中描述一种具有多个调谐环路且能够实现良好性能和精细频率分辨率的频率合成器。在一示范性设计中，所述频率合成器包括微调环路和粗调环路。每一调谐环路包含电路块的集合，所述电路块耦合于反馈环路中且能够调整由那个调谐环路提供的信号的频率。每一调谐环路可用锁相环路(PLL)或某一其它设计来实施。所述微调环路可在有限调谐范围上操作且可具有精细频率分辨率。所述粗调环路可在较宽调谐范围上操作且可具有粗略频率分辨率。调谐范围指代调谐环路可在其上操作的频率范围，且因此为由调谐环路提供的信号的频率范围。可使用微调环路和粗调环路的组合获得具有精细频率分辨率的较宽调谐范围以及其它优点。
在一示范性设计中，所述微调环路可接收处于参考频率的参考信号且产生处于可以精细步长来调整的第一频率的微调信号。所述粗调环路可接收所述参考信号且产生处于输出频率的输出信号。所述粗调环路还可基于(例如，通过混频)所述输出信号和所述微调信号而产生处于第二频率的粗调信号。所述第二频率可以粗略步长(例如，以所述参考频率的整数倍)来调整。所述输出频率可基于所述第一频率和所述第二频率来确定。可如以下所描述来实施所述微调环路和所述粗调环路。
以下进一步详细地描述本发明的各种方面和特征。
附图说明
图1展示具有单一调谐环路的分数N频率合成器。
图2展示具有多个调谐环路的频率合成器的示范性设计。
图3展示图2的频率合成器内的微调环路和粗调环路的方框图。
图4展示图2的频率合成器内的各种信号的频谱曲线。
图5展示微调环路和粗调环路的频率响应。
图6展示具有多个调谐环路的频率合成器的另一示范性设计。
图7A、图7B和图7C展示产生输出信号的过程。
图8展示无线通信装置的方框图。
具体实施方式
词“示范性”在本文中用以指“充当一实例、例子或说明”。没有必要将本文中描述为“示范性”的任何设计解释为比其它设计优选或有利。
图1展示具有单一调谐环路的分数N频率合成器100的方框图。参考振荡器110产生具有精确频率fref的参考信号。振荡器110可为晶体振荡器(XO)、压控XO(VCXO)、温度补偿XO(TCXO)或某一其它类型的振荡器。相位频率检测器132接收参考信号和来自多模数分频器144的反馈信号，比较所述两个信号的相位，且提供指示两个输入信号之间的相位差/误差的误差信号。电荷泵134接收所述误差信号且产生与所述误差信号成比例的电流信号(或电荷)。环路滤波器136对所述电流信号进行滤波以提供控制信号。压控振荡器(VCO)138接收所述控制信号且产生具有由所述控制信号确定的频率fout的输出信号。分频器144按分频器比率N对所述输出信号的频率进行分频，且将反馈信号提供到相位频率检测器132。常可互换地使用术语“分频器比率”、“比率”和“因子”。
分频器比率N可为非整数值且可分解为整数部分Q和分数部分K，其中1≤Q，0＜K＜1且N＝Q+K。Δ-∑调制器(DSM)150接收所述分数部分K且产生一(‘1’)与零(‘0’)的位序列，其中一的百分比取决于分数部分K。然而，一与零分布于所述位序列中以使得大多数量化噪声经整形而在高频处出现且可更容易地被环路滤波器136滤除。求和器152对来自Δ-∑调制器150的位序列与整数部分Q求和，且将瞬时分频器比率提供到分频器144。依据由Δ-∑调制器150提供了零还是一，所述瞬时分频器比率可等于Q或Q+1。
环路滤波器136和频率合成器100的开环增益确定频率合成器100的闭环带宽。可能需要具有较宽的闭环带宽以便获得良好的动态性能，例如，输出信号到参考信号的较快锁定、来自VCO 138的噪声的较佳抑制、来自附近发射器(如果存在)的频率牵引效应的较佳抵制，等等。较宽的闭环带宽还可导致用于环路滤波器136的较小电容器和/或较大电阻器，其可促进将环路滤波器136集成于集成电路(IC)上。
可将频率合成器100操作为分数N频率合成器。可通过以参考频率的速率改变/抖动整数值Q与Q+1之间的瞬时分频器比率来获得分数分频器比率N，其中Q为小于N的最大整数值。所述瞬时分频器比率可在参考信号的每一循环改变一次。所述瞬时分频器比率的平均值等于分数分频器比率N。可通过Δ-∑调制器150将由以整数分频器比率Q和Q+1的序列来近似分数分频器比率N而产生的量化噪声整形，以集中于频率合成器100的闭环带宽外的高频。可接着通过频率合成器100的低通响应对所述量化噪声进行滤波。
分数N频率合成器100可具有特定限制。首先，由Δ-∑调制器150进行的噪声整形可将特定约束置于频率合成器100的闭环带宽上。所述噪声整形取决于过取样比率(OSR)，其为Δ-∑调制器150的时钟频率(即，图1中的参考频率)与频率合成器100的闭环带宽的比率。一般来说，可使用较高的OSR来实现较佳噪声整形。对于给定参考频率来说，可通过减小闭环带宽来获得高OSR。然而，较小的闭环带宽可能为不合意的。可使用较小的OSR获得较宽的闭环带宽。然而，较小的OSR可导致整合于频率合成器的闭环带宽内的较多量化噪声。因此，可通过考虑噪声整形来限制闭环带宽。其次，频率合成器100中的多模数分频器144、相位频率检测器132和电荷泵134可能需要较高线性。这些电路块中的非线性可能导致将来自Δ-∑调制器150的量化噪声折叠到基带并降低噪声性能。分数N频率合成器100还可具有其它限制。
还可将频率合成器100操作为整数N频率合成器。在此情况下，可移除Δ-∑调制器150或对于分数部分向其提供K＝0。分频器144可按固定整数分频器比率对输出信号的频率进行分频，且输出频率可为参考频率的整数倍。可使用低的参考频率以实现输出信号的精细频率分辨率。然而，由于若干原因，低的参考频率可能为不合意的。首先，低的参考频率可限制频率合成器100的闭环带宽，所述闭环带宽通常经设计以远小于参考频率以便充分地衰减参考信号。其次，可使用大的分频器比率以使用低的参考频率获得所要输出频率。分频器比率充当用于参考噪声源(例如，参考振荡器110、相位频率检测器132、电荷泵134等等)的乘数。因此，大的分频器比率可等同于大的乘数，其可能为不合意的。
在一方面中，可使用具有多个调谐环路的频率合成器以实现良好动态性能和精细频率分辨率。在一个实例设计中，频率合成器包括粗调环路和微调环路。所述微调环路还可称作微动(Vernier)环路。所述粗调环路可在宽调谐范围上操作且可具有粗略频率分辨率，所述粗略频率分辨率可以参考频率的整数倍给定。粗调环路可具有宽松的线性要求，且可归因于宽松的量化噪声滤波要求而经设计成具有较宽的闭环带宽。微调环路可在有限调谐范围上操作且可具有精细频率分辨率，例如，约百万分之几(ppm)。
图2展示具有多个调谐环路的频率合成器200的示范性设计的方框图。频率合成器200包括粗调环路220和微调环路250。粗调环路220从参考振荡器210接收频率为fref的参考信号且从微调环路250接收频率为ffine的微调信号。粗调环路220产生频率为fout的输出信号，其可给定为：
fout＝fcoarse+ffine＝M·fref+ffine，                          等式(1)
其中fcoarse＝M·fref，且M为整数分频器比率。
在粗调环路220内，相位频率检测器232接收参考信号和来自分频器244的反馈信号，比较所述两个信号的相位，且提供指示两个输入信号之间的相位误差的误差信号。电荷泵234接收所述误差信号且产生与所述误差信号成比例的电流信号。环路滤波器236对所述电流信号进行滤波且提供控制信号。VCO 238产生具有由所述控制信号确定的频率的输出信号。混频器242对所述输出信号与来自微调环路250的微调信号进行混频且提供粗调信号。分频器244按整数分频器比率M对粗调信号的频率进行分频，且将反馈信号提供到相位频率检测器232。
微调环路250接收来自参考振荡器210的参考信号且产生微调信号。微调环路250可如以下所描述来实施。如等式(1)中所展示，可通过选择合适的整数分频器比率M和合适的精细频率ffine来获得所要的输出频率。
图3展示图2的频率合成器200中的微调环路250的示范性设计的方框图。在此示范性设计中，使用分数N PLL来实施微调环路250。
在微调环路250内，相位频率检测器332接收来自参考振荡器210的参考信号和来自多模数分频器344的反馈信号，比较所述两个信号的相位，且提供误差信号。电荷泵334接收所述误差信号且产生电流信号。环路滤波器336对所述电流信号进行滤波且提供控制信号。VCO 338接收所述控制信号且产生具有由所述控制信号确定的频率的微调信号。在一个示范性设计中，如图3中所展示，可使用环形振荡器来实施VCO 338，所述环形振荡器包含耦合于环路中的多个(例如，三个)延迟单元。环形振荡器的振荡频率可取决于每一延迟单元的延迟，所述延迟可由来自环路滤波器336的控制信号控制。分频器344按分频器比率P对微调信号的频率进行分频，且将反馈信号提供到相位频率检测器332。
微调信号的频率可如下给定：
ffine＝P·fref，                                     等式(2)
其中1＜P为针对微调信号的分频器比率。
分频器比率P可为非整数值且可分解为整数部分L和分数部分K，其中1≤L，0＜K＜1且P＝L+K。Δ-∑调制器350接收所述分数部分K，且基于分数部分K产生一与零的位序列。求和器352对来自Δ-∑调制器350的位序列与整数部分L求和，且将瞬时分频器比率提供到分频器344。依据由Δ-∑调制器350提供了零还是一，所述瞬时分频器比率可等于L或L+1。
来自粗调环路220的输出信号的频率可给定为：
fout＝fcoarse+ffine＝M·fref+(L+K)·fref＝N·fref，  等式(3)
其中N＝L+M+K，其中L和M为整数分频器比率，且K为N的分数部分。
作为一实例，频率合成器200内的各种信号的频率可为如下：
fref＝40MHz，fout＝4003.33MHz，fcoarse＝3000.00MHz，且ffine＝1003.33MHz。
对于以上给定的实例来说，分频器比率可为如下：
M＝75，L＝25且K＝0.08325。
图4展示图2和图3中的频率合成器200内的各种信号的示范性频谱曲线。来自VCO 238的输出信号的频率为fout，且来自微调环路250的微调信号具有频率ffine。混频器242对输出信号与微调信号进行混频且提供粗调信号，所述粗调信号可具有(i)粗调频率为fcoarse＝fout-ffine的下边带和(ii)频率为fout+ffine的上边带。所述下边带可为所要的旁频带，且所述上边带可能为非所要的旁频带。
所述非所要的边带可由粗调环路220内的相位频率检测器232二次取样，且可能产生在低频下出现的杂散信号。在上文给定的实例中，所述非所要的边带将处于5006.66MHz，且可由相位频率检测器232二次取样以产生6.66MHz的杂散信号。此杂散信号可被环路滤波器236滤波/衰减。可选择参考频率和输出频率以使得由对非所要的边带进行的二次取样产生的杂散信号的频率足够高且可被环路滤波器236衰减。
在一个示范性设计中，可使用单边带(SSB)混频器来实施粗调环路220内的混频器242，所述单边带(SSB)混频器可在高侧或低侧提供所要的边带。SSB混频器可能够使非所要的边带衰减足够的量(例如，约40分贝(dB))。在另一示范性设计中，可使用双边带(DSB)混频器来实施混频器242，所述双边带(DSB)混频器可提供所要边带和非所要的边带两者，例如，如图4中所展示。可将所述非所要的边带衰减足够的量(例如，约10dB)以避免由调幅(AM)包络引起的分频器244失效。可将滤波器放置于混频器242与分频器244之间以衰减非所要的边带。
图5展示图2和图3中的频率合成器200的微调环路和粗调环路的示范性频率响应。曲线510展示粗调环路220的闭环响应，其可具有fBWc的带宽。曲线520展示微调环路250的闭环响应，其可具有fBWf的带宽。微调环路250的闭环带宽可远宽于(例如，至少两倍)粗调环路220的闭环带宽。曲线530展示频率合成器200的有效闭环响应，其可具有fBweff的带宽。所述有效闭环带宽可约等于粗调环路220的闭环带宽。
可将粗调环路220的闭环带宽设定为相对高(例如，对于以上给定的实例来说设定为约400KHz)以便获得粗调环路的良好动态性能。也可将微调环路250的闭环带宽设定为相对高(例如，对于以上给定的实例来说设定为约4MHz)以便获得微调环路的良好动态性能。一般来说，每一调谐环路的闭环带宽可经选择以获得所要的动态性能。
返回参看图3，如上文所描述，可使用环形振荡器来实施VCO 338。环形振荡器可消耗较低功率且占用较小面积，所述两者均为合意的。然而，环形振荡器可能具有较差的相位噪声特性。微调环路250可经设计成具有较宽的闭环带宽以便抑制来自环形振荡器的噪声。可经由微调环路250的较宽的闭环带宽来传递来自Δ-∑调制器350的较多量化噪声，且将其提供到粗调环路220。然而，将通过粗调环路220的闭环带宽对所述量化噪声进行滤波。因此，可通过粗调环路220的较窄闭环带宽来确定有效噪声带宽。
图6展示具有多个调谐环路的频率合成器202的示范性设计的方框图。频率合成器202可经设计以提供处于极高频率(例如，大于10GHz)的输出信号。频率合成器202包括粗调环路222和微调环路250。
粗调环路222包括可如上文针对图2所描述而操作的相位频率检测器232、电荷泵234、环路滤波器236、VCO 238、混频器242和分频器244。粗调环路222进一步包括分频器240，分频器240接收来自VCO 238的输出信号，按整数分频器比率S(例如，按二或四)对所述输出信号的频率进行分频，且提供分频器输出信号。混频器242对所述分频器输出信号与来自微调环路250的微调信号进行混频且提供粗调信号。分频器244按整数比率或非整数比率对粗调信号的频率进行分频，且将反馈信号提供到相位频率检测器232。
可使用固定模数分频器240对输出信号进行分频，其可避免设计高频预定标器的需要。预定标器为分频器，其可按两个分频器比率(例如，按2和3)进行分频。如果分频器244按固定整数比率进行分频，则可以S·fref的粗略步长调整输出频率，其中S为分频器240的分频器比率。分频器240的使用可因此产生较大的粗略步长，其可以若干方式来处理。首先，可通过使用分频器244的相位切换预定标器来改进所述粗略步长。分频器244接着可能够按整数分频器比率(例如，按8)或中间非整数分频器比率(例如，按8.5)对粗调信号进行分频。中间非整数分频器比率为处于两个连续整数值的中心处的分频器比率。其次，可通过使用提供给Δ-∑调制器350的分数部分K的足够数目的额外位并扩展环形振荡器338的调谐范围来使微调环路250的调谐范围从fref增加到S·fref。
图3和图6展示具有多个调谐环路的频率合成器的粗调环路的两个示范性设计。所述粗调环路还可用其它设计来实施。举例来说，相位频率检测器和电荷泵可用混频器和/或其它电路来实施。
图3和图6还展示具有多个调谐环路的频率合成器的微调环路的示范性设计。所述微调环路还可用其它设计来实施。举例来说，可使用其它类型的振荡器来代替环形振荡器。Δ-∑调制器350和/或多模数分频器344也可用其它电路来实施。微调环路还可用数控振荡器(NCO)来实施或可基于NCO。微调环路还可使用LC振荡回路振荡器或一些其它类型的振荡器。微调信号还可来自外部可编程频率源。
在图3和图6中所展示的示范性设计中，微调环路250接收参考信号且在参考频率下操作。在另一示范性设计中，微调环路250可在低于参考频率的频率下(例如，在参考频率的一半下)操作。微调环路250的较低操作频率可导致相位频率检测器332和电荷泵334的较低功率消耗，且还可为Δ-∑调制器350提供给定字长的较精细频率分辨率。
在图3和图6中所展示的示范性设计中，可选择分数部分K以获得所要的输出频率且所述分数部分K可为固定值。在另一示范性设计中，可替代分数部分K，或除了分数部分K之外，将相位调制(PM)或频率调制(FM)应用到Δ-∑调制器350。频率合成器200和202因此可用于相位调制或频率调制。
本文中所描述的具有多个环路的频率合成器可提供某些优点。多环路频率合成器可通过将单环路分数N频率合成器的设计折衷分裂为两个可管理部分(粗调环路和微调环路)而避免所述问题。每一调谐环路可经设计成具有相对宽的闭环带宽以获得良好的动态性能。可通过微调环路的闭环带宽和粗调环路的闭环带宽两者来对来自微调环路的量化噪声进行滤波。微调环路对量化噪声进行滤波减小了统计噪声方差。粗调环路接着可具有宽松的线性要求。可实质上减小有效噪声带宽(例如，在上文所描述的实例中从4MHz降到400KHz)。较低的有效噪声带宽可放宽微调环路内的分频器、相位频率检测器和电荷泵的线性要求。可使用差动电路(例如，差动相位频率检测器、差动电荷泵、差动环路滤波器，等等)来实施微调环路。这可减小对噪声耦合的易感性，实现准确的带宽控制，且允许环形振荡器的使用。还可将微调环路实施于IC上以减小成本和大小。
在一示范性设计中，例如，如图3中所展示，设备可包含包括微调环路和粗调环路的频率合成器。所述微调环路可接收处于参考频率fref的参考信号，且产生处于可以精细步长调整的第一频率(例如，ffine)的微调信号。粗调环路可接收参考信号且产生处于输出频率(例如，fout)的输出信号。所述输出频率可基于所述第一频率和可以粗略步长调整的第二频率(例如，fcoarse)来确定。在一示范性设计中，所述粗略步长可为参考频率的整数倍。在一示范性设计中，所述精细步长可为最小步长大小的整数倍，所述最小步长大小可对应于参考频率的分数。举例来说，所述最小步长大小可为fmin＝fref/2B，其中B为分数部分K的位的数目。
在一示范性设计中，例如，如图2中所展示，粗调环路可包含相位频率检测器、电荷泵、环路滤波器、VCO和混频器。所述混频器可接收输出信号和微调信号，且提供处于第二频率的粗调信号。所述分频器可对所述粗调信号的频率进行分频(例如，按整数比率进行分频)，且提供处于参考频率的反馈信号。所述相位频率检测器可接收参考信号和所述反馈信号且提供误差信号。所述电荷泵可接收所述误差信号且提供电流信号。所述环路滤波器可对所述电流信号进行滤波且提供控制信号。所述VCO可接收所述控制信号且提供输出信号。例如，如图6中所展示，粗调环路可进一步包含第二分频器，第二分频器可按整数比率对输出信号的频率进行分频且提供分频器输出信号。所述混频器接着可接收所述分频器输出信号(代替输出信号)和微调信号且提供粗调信号。
在一示范性设计中，例如，如图3中所展示，微调环路可包含环形振荡器、多模数分频器、Δ-∑调制器、求和器、第二相位频率检测器、第二电荷泵和第二环路滤波器。多模数分频器可按非整数比率对微调信号的频率进行分频且提供第二反馈信号。第二相位频率检测器可接收参考信号和第二反馈信号且提供第二误差信号。第二电荷泵可接收第二误差信号且提供第二电流信号。第二环路滤波器可对第二电流信号进行滤波且提供第二控制信号。环形振荡器可接收第二控制信号且产生微调信号。Δ-∑调制器可接收非整数比率的分数部分且提供调制器输出(例如，位序列)。求和器可对所述调制器输出和非整数比率的整数部分求和，且将瞬时分频器比率提供到多模数分频器。微调环路的闭环带宽可比粗调环路的闭环带宽宽(例如)至少两倍。
在另一示范性设计中，设备可包含可接收处于参考频率的参考信号且产生处于输出频率的输出信号的频率合成器。频率合成器可基于参考信号而产生处于第一频率的微调信号，或可接收来自外部源的微调信号。频率合成器可基于输出信号和微调信号而产生处于第二频率的粗调信号。第二频率可为参考频率的整数倍。输出频率可为参考频率的非整数倍，且可通过第一频率和第二频率来确定。
图7A展示用于产生输出信号的过程700的一示范性设计。可基于处于参考频率的参考信号而产生处于第一频率的微调信号(方框712)。可以精细步长来调整第一频率。可基于所述微调信号和所述参考信号而产生处于输出频率的输出信号(方框714)。基于第一频率和第二频率来确定输出频率。可以粗略步长来调整第二频率。可使用具有第一闭环带宽的粗调环路产生输出信号。可使用具有第二闭环带宽的微调环路产生微调信号，第二闭环带宽可比第一闭环带宽宽(例如)至少两倍。
图7B展示图7A中的方框712的一示范性设计。可按非整数比率对微调信号的频率进行分频以获得反馈信号(方框722)。所述非整数比率可包含分数部分(例如，K)和整数部分(例如，L)。可基于所述非整数比率的所述分数部分(例如，基于Δ-∑调制器)而产生位序列(方框724)。可基于所述位序列和所述非整数比率的所述整数部分而确定用于对微调信号进行分频的瞬时分频器比率(方框726)。所述瞬时分频器比率可以一方式在两个连续整数值之间(例如，L与L+1之间)双态切换，以获得分数部分且实现对量化噪声的噪声整形。
图7C展示图7A中的方框714的一示范性设计。可基于输出信号和微调信号而产生处于第二频率的粗调信号(方框732)。可对粗调信号的频率进行分频以获得处于参考频率的反馈信号(方框734)。可基于参考信号和反馈信号而产生误差信号(方框736)。可对所述误差信号进行滤波以获得用于调整输出信号的输出频率的控制信号(方框738)。
尽管图7C中未展示，但可按整数比率对输出信号的频率进行分频以获得分频器输出信号(例如，如图6中所展示)。接着可基于所述分频器输出信号(替代输出信号)和微调信号而产生粗调信号。
本文中所描述的具有多个环路的频率合成器可用于各种应用，例如，无线通信、计算、网络连接、消费型电子仪器，等等。所述频率合成器还可用于各种电子装置，例如，无线通信装置、蜂窝式电话、广播接收器、个人数字助理(PDA)、手持式装置、无线调制解调器、膝上型计算机、无绳电话、蓝牙装置、无线本地环路(WLL)站、消费型电子装置，等等。为了清楚起见，以下描述频率合成器在无线通信装置(其可为蜂窝式电话或某一其它装置)中的使用。在无线装置中，频率合成器可用以产生用于发射器的发射本机振荡器(LO)信号和/或用于接收器的接收LO信号。
图8展示无线通信装置800的一示范性设计的方框图。在此设计中，无线装置800包括具有用以存储数据和程序代码的存储器812的数据处理器810和收发器820。收发器820包括支持双向通信的发射器830和接收器850。一般来说，无线装置800可包括用于任何数目个通信系统和任何数目个频带的任何数目个发射器和任何数目个接收器。
可使用超外差式架构或直接转换架构来实施发射器或接收器。在超外差式架构中，信号在多个级中在射频(RF)与基带之间进行频率转换，例如，在一个级中从RF转换到中频(IF)，且接着针对接收器在另一级中从IF转换到基带。在还被称作零IF架构的直接转换架构中，信号在一个级中在RF与基带之间进行频率转换。超外差式架构和直接转换架构可使用不同电路块和/或具有不同要求。在图8中所展示的示范性设计中，使用直接转换架构来实施发射器830和接收器850。
在发射路径中，数据处理器810处理待发射的数据且将同相(I)和正交(Q)模拟输出信号提供到发射器830。在发射器830内，低通滤波器832a和832b分别对I模拟输出信号和Q模拟输出信号进行滤波，以移除由先前的数/模转换引起的非所要的图像。放大器(Amp)834a和834b分别放大来自低通滤波器832a和832b的信号，且提供I基带信号和Q基带信号。上变频器840接收I基带信号和Q基带信号并使用来自发射(TX)LO产生器872的复合发射LO信号对I基带信号和Q基带信号进行上变频，且提供经上变频的信号。滤波器842对所述经上变频的信号进行滤波以移除由上变频引起的非所要的图像并移除接收频带中的噪声。功率放大器(PA)844放大来自滤波器842的信号以获得所要的输出功率电平且提供发射RF信号。经由双工器或开关846来路由且经由天线848来发射发射RF信号。
在接收路径中，天线848接收由基站和/或其它发射器站发射的信号且提供所接收的射频(RF)信号，所述所接收的射频(RF)信号经由双工器或开关846而路由并被提供到低噪声放大器(LNA)852。由LNA 852放大所述所接收的RF信号并由滤波器854对所述所接收的RF信号进行滤波以获得输入RF信号。下变频器860使用来自接收(RX)LO产生器882的复合接收LO信号对所述输入RF信号进行下变频，且提供I基带信号和Q基带信号。由放大器862a和862b放大I基带信号和Q基带信号且进一步由低通滤波器864a和864b对I基带信号和Q基带信号进行滤波，以获得提供到数据处理器810的I模拟输入信号和Q模拟输入信号。
TX频率合成器870接收来自数据处理器810的控制信息(例如，针对用于所要发射频率的整数部分L、分数部分K和整数分频器比率M)，且产生处于所要发射频率的第一输出信号。可使用图3中的频率合成器200、图6中的频率合成器202或具有多个环路的某一其它频率合成器来实施频率合成器870。LO产生器872基于所述第一输出信号而产生用于上变频的复合发射LO信号。
RX频率合成器880接收来自数据处理器810的控制信息(例如，针对用于所要接收频率的整数部分L、分数部分K和整数分频器比率M)，且产生处于所要接收频率的第二输出信号。可使用图3中的频率合成器200、图6中的频率合成器202或具有多个环路的某一其它频率合成器来实施频率合成器880。LO产生器882基于所述第二输出信号而产生用于下变频的复合接收LO信号。
图8展示一示范性收发器设计。一般来说，可由放大器、滤波器、上变频器、下变频器等的一个或一个以上级来执行对发射器和接收器中的信号的调节。这些电路块可与图8中所示的配置不同地布置。另外，图8中未展示的其它电路块也可用以调节发射器和接收器中的信号。还可省略图8中的一些电路块。可在一个或一个以上模拟集成电路(IC)、RF IC(RFIC)、混频信号IC等上实施整个收发器820或收发器820的一部分。
本文中所描述的具有多个环路的频率合成器可实施于IC、模拟IC、RFIC、混频信号IC、专用集成电路(ASIC)、印刷电路板(PCB)、电子装置等上。也可使用例如互补金属氧化物半导体(CMOS)、N沟道MOS(NMOS)、P沟道MOS(PMOS)、双极结晶体管(BJT)、双极CMOS(BiCMOS)、硅锗(SiGe)、砷化镓(GaAs)等各种IC工艺技术制造所述频率合成器。
实施本文中所描述的频率合成器的设备可为独立装置或可为较大装置的一部分。装置可为：(i)独立IC；(ii)可包括用于存储数据和/或指令的存储器IC的一个或一个以上IC的集合；(iii)例如RF接收器(RFR)或RF发射器/接收器(RTR)的RFIC；(iv)例如移动台调制解调器(MSM)的ASIC；(v)可嵌入其它装置内的模块；(vi)接收器、蜂窝式电话、无线装置、手持机或移动单元；(vii)等等。
在一个或一个以上示范性设计中，所描述的功能可以硬件、软件、固件或其任何组合来实施。如果以软件实施，则可将所述功能作为一个或一个以上指令或代码而存储于计算机可读媒体上或经由计算机可读媒体进行传输。计算机可读媒体包括计算机存储媒体与通信媒体两者，通信媒体包括促进将计算机程序从一处传递到另一处的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。以实例而非限制的方式，所述计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以载运或存储呈指令或数据结构的形式的所要程序代码并可由计算机存取的任何其它媒体。而且，恰当地将任何连接称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)，或例如红外线、无线电和微波等无线技术而从网站、服务器或其它远程源传输软件，则同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电和微波等无线技术包括于媒体的定义中。如本文中所使用，磁盘和光盘包括压缩光盘(CD)、激光光盘、光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。上述各者的组合也应包括在计算机可读媒体的范围内。
提供本发明的先前描述以使所属领域的技术人员能够制作或使用本发明。所属领域的技术人员将容易明白本发明的各种修改，且在不脱离本发明的范围的情况下，本文所界定的一般原理可适用于其它变化形式。因此，本发明无意限于本文中所描述的实例和设计，而是将赋予本发明与本文中所揭示的原理和新颖特征相一致的最广范围。

Claims (30)

1.一种产生处于输出频率的输出信号的设备，所述设备包含：
频率合成器，其包含：
微调环路，其操作以：
接收处于参考频率的参考信号；且
产生处于可以精细步长调整的第一频率的微调信号，其中所述第一频率取决于所述参考频率乘以非整数比率；和
粗调环路，其耦合到所述微调环路且操作以：
接收所述参考信号；并
产生处于所述输出频率的输出信号，所述输出频率是基于所述第一频率和第二频率而确定，所述第二频率可以粗略步长来调整，其中所述频率合成器的闭环带宽基于噪声整形，且其中所述噪声整形基于过采样比率；
其中所述粗调环路包括混频器，所述混频器操作以产生处于第二频率的粗调信号，其中所述粗调信号具有由所述输出频率和所述第一频率的差来定义的第一边带，且其中所述粗调信号具有由所述输出频率和所述第一频率的和来定义的第二边带。
2.根据权利要求1所述的设备，其中所述混频器进一步操作以接收所述输出信号和所述微调信号，且其中基于所述输出信号和所述微调信号生成所述粗调信号。
3.根据权利要求1所述的设备，其中所述混频器包含单边带（SSB）混频器。
4.根据权利要求1所述的设备，其中所述粗调环路进一步包含
分频器，其操作以对所述粗调信号的频率进行分频且提供处于所述参考频率的反馈信号，
相位频率检测器，其操作以接收所述参考信号和所述反馈信号且提供误差信号，
电荷泵，其操作以接收所述误差信号且产生电流信号，
环路滤波器，其操作以对所述电流信号进行滤波且提供控制信号，和
压控振荡器（VCO），其操作以接收所述控制信号且提供所述输出信号。
5.根据权利要求4所述的设备，其中所述分频器操作以按整数比率对所述粗调信号的频率进行分频，且其中所述第二频率为所述参考频率的整数倍。
6.根据权利要求4所述的设备，其中所述分频器操作以按整数比率或中间非整数比率对所述粗调信号的频率进行分频。
7.根据权利要求1所述的设备，其中所述粗调环路进一步包含操作以按整数比率对所述输出信号的频率进行分频且提供分频器输出信号的分频器。
8.根据权利要求1所述的设备，其中所述微调环路包含
环形振荡器，其操作以产生所述微调信号。
9.根据权利要求1所述的设备，其中所述微调环路包含
多模数分频器，其操作以按所述非整数比率对所述微调信号的频率进行分频且提供反馈信号，
Δ-Σ调制器，其操作以接收所述非整数比率的分数部分且提供调制器输出，和求和器，其操作以对所述调制器输出与所述非整数比率的整数部分求和，且将瞬时分频器比率提供到所述多模数分频器。
10.根据权利要求9所述的设备，其中所述Δ-Σ调制器操作以接收相位调制信号或频率调制信号。
11.根据权利要求1所述的设备，其中所述微调环路的闭环带宽比所述粗调环路的闭环带宽宽至少两倍。
12.根据权利要求1所述的设备，其中所述粗略步长包含所述参考频率的整数倍。
13.根据权利要求1所述的设备，其中所述精细步长包含对应于所述参考频率的分数的最小步长大小的整数倍。
14.一种产生处于输出频率的输出信号的设备，所述设备包含：
频率合成器，其操作以：
接收处于第一参考频率的第一参考信号和处于第二参考频率的第二参考信号，其中所述第一参考频率低于所述第二参考频率；
产生处于输出频率的输出信号，其中所述输出频率取决于第一频率和第二频率；
产生处于所述第一频率的微调信号，所述第一频率取决于所述第一参考频率乘以非整数比率，所述非整数比率包含整数部分和分数部分，以及
基于所述输出信号和所述微调信号而产生处于所述第二频率的粗调信号，其中所述第二频率为所述第二参考频率的整数倍，其中所述频率合成器的闭环带宽基于噪声整形，且其中所述噪声整形基于过采样比率；
其中所述粗调信号具有由所述输出频率和所述第一频率的差来定义的第一边带，且其中所述粗调信号具有由所述输出频率和所述第一频率的和来定义的第二边带。
15.根据权利要求14所述的设备，其中所述第一频率可以对应于所述第一参考频率的分数的最小步长大小的整数倍来调整，且其中所述第二频率可以所述第二参考频率的整数倍来调整。
16.根据权利要求14所述的设备，其中所述频率合成器包含
混频器，其操作以接收所述输出信号和所述微调信号且提供所述粗调信号。
17.根据权利要求14所述的设备，其中所述频率合成器进一步操作以基于所述第一参考信号而产生所述微调信号。
18.一种无线装置，其包含：
频率合成器，其操作以：
基于处于参考频率的参考信号而产生处于第一频率的微调信号，其中所述第一频率取决于所述参考频率乘以非整数比率；
基于所述第一频率和第二频率而产生处于输出频率的输出信号，所述第一频率可以精细步长来调整，且所述第二频率可以粗略步长来调整，其中所述频率合成器的闭环带宽基于噪声整形，且其中所述噪声整形基于过采样比率；且
基于所述输出信号和所述微调信号产生处于所述第二频率的粗调信号，其中所述粗调信号具有由所述输出频率和所述第一频率的差来定义的第一边带，且其中所述粗调信号具有由所述输出频率和所述第一频率的和来定义的第二边带；
本机振荡器（LO）产生器，其耦合到所述频率合成器且操作以接收所述输出信号并产生LO信号；
频率转换器，其耦合到所述LO产生器且操作以使用所述LO信号对输入信号进行频率转换，且提供经频率转换的信号；以及
天线，其操作上耦合到所述频率转换器。
19.根据权利要求18所述的无线装置，其中所述频率转换器包含下变频器，所述下变频器操作以使用所述LO信号对输入射频（RF）信号进行下变频且提供经下变频的信号。
20.根据权利要求18所述的无线装置，其中所述频率转换器包含上变频器，所述上变频器操作以使用所述LO信号对输入基带信号进行上变频且提供经上变频的信号。
21.根据权利要求18所述的无线装置，其进一步包含：
处理器，其操作以针对所述第一频率提供第一整数比率和所述非整数比率，且将针对所述第二频率的第二整数比率提供到所述频率合成器。
22.一种方法，其包含：
基于处于参考频率的参考信号在频率合成器处产生处于第一频率的微调信号，其中所述第一频率取决于所述参考频率乘以非整数比率，且其中所述第一频率可以精细步长来调整；
基于所述微调信号和所述参考信号而产生处于输出频率的输出信号，基于所述第一频率和第二频率而确定所述输出频率，所述第二频率可以粗略步长来调整，其中所述频率合成器的闭环带宽基于噪声整形，且其中所述噪声整形基于过采样比率；且
基于所述输出信号和所述微调信号产生处于所述第二频率的粗调信号，其中所述粗调信号具有由所述输出频率和所述第一频率的差来定义的第一边带，且其中所述粗调信号具有由所述输出频率和所述第一频率的和来定义的第二边带。
23.根据权利要求22所述的方法，其中产生所述输出信号进一步包含
对所述粗调信号的频率进行分频以获得处于所述参考频率的反馈信号，
基于所述参考信号和所述反馈信号而产生误差信号，和
对所述误差信号进行滤波以获得用于调整所述输出信号的所述输出频率的控制信号。
24.根据权利要求23所述的方法，其中对所述粗调信号进行分频包含按整数比率对所述粗调信号的频率进行分频，且其中所述第二频率为所述参考频率的整数倍。
25.根据权利要求22所述的方法，其中产生所述输出信号进一步包含按整数比率对所述输出信号的频率进行分频以获得分频器输出信号，且其中基于所述分频器输出信号和所述微调信号而产生所述粗调信号。
26.根据权利要求22所述的方法，其中产生所述微调信号包含
按非整数比率对所述微调信号的频率进行分频以获得反馈信号，
基于所述非整数比率的分数部分而产生位序列，和
基于所述位序列和所述非整数比率的整数部分而确定用于对所述微调信号进行分频的瞬时分频器比率。
27.根据权利要求22所述的方法，其中产生所述输出信号包含使用具有第一闭环带宽的粗调环路产生所述输出信号，且其中产生所述微调信号包含使用具有第二闭环带宽的微调环路产生所述微调信号，所述第二闭环带宽比所述第一闭环带宽宽至少两倍。
28.一种设备，其包含：
用于基于处于参考频率的参考信号而产生处于第一频率的微调信号的装置，其中所述第一频率取决于所述参考频率乘以非整数比率，所述第一频率可以精细步长来调整；
用于基于所述微调信号和所述参考信号而产生处于输出频率的输出信号的装置，所述输出频率是基于所述第一频率和第二频率而确定，且所述第二频率可以粗略步长来调整，所述第二频率为所述参考频率的整数倍，其中所述频率合成器的闭环带宽基于噪声整形，且其中所述噪声整形基于过采样比率；且
用于基于所述输出信号和所述微调信号产生处于所述第二频率的粗调信号的装置，其中所述粗调信号具有由所述输出频率和所述第一频率的差来定义的第一边带，且其中所述粗调信号具有由所述输出频率和所述第一频率的和来定义的第二边带。
29.根据权利要求28所述的设备，其中所述用于产生所述输出信号的装置进一步包含
用于对所述粗调信号的频率进行分频以获得处于所述参考频率的反馈信号的装置，
用于基于所述参考信号和所述反馈信号而产生误差信号的装置，和
用于对所述误差信号进行滤波以获得用于调整所述输出信号的所述输出频率的控制信号的装置。
30.根据权利要求28所述的设备，其中所述用于产生所述微调信号的装置包含
用于按所述非整数比率对所述微调信号的频率进行分频以获得反馈信号的装置，
用于基于所述非整数比率的分数部分而产生位序列的装置，和
用于基于所述位序列和所述非整数比率的整数部分而确定用于对所述微调信号进行分频的瞬时分频器比率的装置。
CN201080006894.5A 2009-02-13 2010-02-12 具有多个调谐环路的频率合成器 Expired - Fee Related CN102308478B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/371,428 US8378751B2 (en) 2009-02-13 2009-02-13 Frequency synthesizer with multiple tuning loops
US12/371,428 2009-02-13
PCT/US2010/024146 WO2010093961A1 (en) 2009-02-13 2010-02-12 Frequency synthesizer with multiple tuning loops

Publications (2)

Publication Number Publication Date
CN102308478A CN102308478A (zh) 2012-01-04
CN102308478B true CN102308478B (zh) 2014-08-27

Family

ID=42101489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080006894.5A Expired - Fee Related CN102308478B (zh) 2009-02-13 2010-02-12 具有多个调谐环路的频率合成器

Country Status (7)

Country Link
US (1) US8378751B2 (zh)
EP (1) EP2396888A1 (zh)
JP (2) JP5762980B2 (zh)
KR (1) KR101296311B1 (zh)
CN (1) CN102308478B (zh)
TW (1) TW201108621A (zh)
WO (1) WO2010093961A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044742B2 (en) 2009-03-11 2011-10-25 Qualcomm Incorporated Wideband phase modulator
US8588720B2 (en) * 2009-12-15 2013-11-19 Qualcomm Incorproated Signal decimation techniques
JP5121905B2 (ja) * 2010-09-13 2013-01-16 株式会社東芝 位相同期回路および無線受信装置
US8391803B2 (en) 2010-12-23 2013-03-05 Intel Corporation Device, system and method of configurable frequency signal generation
EP2659590B1 (en) * 2010-12-31 2016-12-07 Greenpeak Technologies B.V. Transceiver with sub-sampling based frequency synthesizer
US8653869B2 (en) * 2011-10-20 2014-02-18 Media Tek Singapore Pte. Ltd. Segmented fractional-N PLL
US8666012B2 (en) 2011-10-20 2014-03-04 Broadcom Corporation Operating a frequency synthesizer
US9000858B2 (en) 2012-04-25 2015-04-07 Qualcomm Incorporated Ultra-wide band frequency modulator
RU2490788C1 (ru) * 2012-09-06 2013-08-20 Олег Фёдорович Меньших Система автоматической подстройки частоты рассредоточенных лазеров
CN102931984B (zh) * 2012-09-26 2014-11-19 成都嘉纳海威科技有限责任公司 一种用于毫米波超宽带频率合成器
US9035682B2 (en) 2012-12-29 2015-05-19 Motorola Solutions, Inc. Method and apparatus for single port modulation using a fractional-N modulator
CN103580686B (zh) * 2013-10-29 2016-07-06 中国电子科技集团公司第四十一研究所 用于宽带高性能频率合成器的振荡器预调谐电路及方法
US9407373B2 (en) * 2014-05-07 2016-08-02 Honeywell International Inc. Optical synthesizer tuning using fine and coarse optical frequency combs
US9407060B2 (en) 2014-05-07 2016-08-02 Honeywell International Inc. Mutually-referenced optical frequency combs
US9590590B2 (en) * 2014-11-10 2017-03-07 Analog Devices Global Delta-sigma modulator having transconductor network for dynamically tuning loop filter coefficients
US9484936B2 (en) * 2015-02-25 2016-11-01 Freescale Semiconductor, Inc. Phase locked loop having fractional VCO modulation
WO2016167283A1 (ja) * 2015-04-15 2016-10-20 三菱電機株式会社 シンセサイザ
US9705511B2 (en) 2015-06-18 2017-07-11 Yekutiel Josefsberg Ultra low phase noise frequency synthesizer
US9954705B2 (en) * 2015-12-28 2018-04-24 Texas Instruments Incorporated Phase noise improvement techniques for wideband fractional-N synthesizers
JP6329196B2 (ja) * 2016-03-22 2018-05-23 アンリツ株式会社 発振回路及び発振方法
US9979408B2 (en) 2016-05-05 2018-05-22 Analog Devices, Inc. Apparatus and methods for phase synchronization of phase-locked loops
KR102516357B1 (ko) 2016-08-09 2023-03-31 삼성전자주식회사 외부 신호에 응답하여 발진기의 주파수를 보정하는 장치 및 방법
US10523214B1 (en) * 2017-04-28 2019-12-31 Hqphotonics Inc. Stabilized microwave-frequency source
US10291386B2 (en) 2017-09-29 2019-05-14 Cavium, Llc Serializer/deserializer (SerDes) lanes with lane-by-lane datarate independence
GB2567463B (en) * 2017-10-12 2022-08-24 Communications Audit Uk Ltd Phase locked loop circuit
US11082051B2 (en) 2018-05-11 2021-08-03 Analog Devices Global Unlimited Company Apparatus and methods for timing offset compensation in frequency synthesizers
US10205457B1 (en) 2018-06-01 2019-02-12 Yekutiel Josefsberg RADAR target detection system for autonomous vehicles with ultra lowphase noise frequency synthesizer
US10404261B1 (en) 2018-06-01 2019-09-03 Yekutiel Josefsberg Radar target detection system for autonomous vehicles with ultra low phase noise frequency synthesizer
CN108712171B (zh) * 2018-08-13 2024-02-02 成都能通科技股份有限公司 一种多次内插混频环的频率合成电路及其实现方法
US20200195262A1 (en) * 2018-12-12 2020-06-18 Industrial Technology Research Institute Frequency synthesizer and method thereof
CN109756225A (zh) * 2018-12-27 2019-05-14 复旦大学 一种应用于多模式毫米波通信的频率综合器
US10693569B1 (en) * 2019-03-08 2020-06-23 Rohde & Schwarz Gmbh & Co. Kg Method of providing a phase reference, method for establishing known phase relationships as well as phase reference system
CN109981100A (zh) * 2019-03-08 2019-07-05 电子科技大学 一种嵌入混频器的低相位噪声锁相环结构
KR20230079723A (ko) * 2021-11-29 2023-06-07 삼성전자주식회사 위상 쉬프터를 포함하는 분수 분주기 및 이를 포함하는 분수 분주형 위상 고정 루프
US11990913B2 (en) * 2022-09-22 2024-05-21 Apple Inc. Systems and methods for providing a delay-locked loop with coarse tuning technique

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422604A (en) * 1993-12-07 1995-06-06 Nec Corporation Local oscillation frequency synthesizer for vibration suppression in the vicinity of a frequency converging value
CN1540868A (zh) * 2003-04-01 2004-10-27 精工爱普生株式会社 使用全数字频率检测器和模拟相位检测器的频率合成器
CN1586041A (zh) * 2002-09-05 2005-02-23 松下电器产业株式会社 信号处理装置及信号处理方法、△∑调制型分数分频pll频率合成器、无线通信设备、△∑调制型d/a变换器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL163396C (nl) * 1974-04-22 1980-08-15 Philips Nv Meerkanaalgenerator.
US4114110A (en) * 1977-12-01 1978-09-12 The United States Of America As Represented By The Secretary Of The Army Frequency synthesizer
US4912432A (en) * 1989-04-17 1990-03-27 Raytheon Company Plural feedback loop digital frequency synthesizer
JPH0374930A (ja) * 1989-08-15 1991-03-29 Sony Corp 位相制御型発振装置
JPH03171822A (ja) * 1989-11-29 1991-07-25 Fujitsu Ltd 周波数シンセサイザ
JPH03270512A (ja) * 1990-03-20 1991-12-02 Fujitsu Ltd 周波数シンセサイザ
US5128633A (en) * 1991-07-08 1992-07-07 Motorola, Inc. Multi-loop synthesizer
US5267182A (en) * 1991-12-31 1993-11-30 Wilke William G Diophantine synthesizer
JPH0865159A (ja) * 1994-08-17 1996-03-08 Nippon Telegr & Teleph Corp <Ntt> 周波数シンセサイザ
US5535432A (en) * 1994-09-14 1996-07-09 Ericsson Ge Mobile Communications Inc. Dual-mode satellite/cellular phone with a frequency synthesizer
US6366620B1 (en) * 1994-12-13 2002-04-02 Hughes Electronics Corporation VSAT system
JPH08307255A (ja) * 1995-05-11 1996-11-22 Nec Corp 位相同期発振器
US5717730A (en) * 1995-12-22 1998-02-10 Microtune, Inc. Multiple monolithic phase locked loops
US5856766A (en) * 1997-06-30 1999-01-05 Motorola Inc. Communication device with a frequency compensating synthesizer and method of providing same
GB2354383A (en) * 1999-09-17 2001-03-21 Sony Uk Ltd Dual loop phase-locked loop
US6977556B1 (en) * 2000-05-25 2005-12-20 Broadband Innovations, Inc. Rational frequency synthesizers
JP2002016494A (ja) * 2000-06-28 2002-01-18 Ando Electric Co Ltd 位相同期ループ回路
US7072633B2 (en) 2002-05-31 2006-07-04 Broadcom Corporation Double-conversion television tuner using a Delta-Sigma Fractional-N PLL
US20030190903A1 (en) * 2002-07-22 2003-10-09 Envara Ltd. Zero-loss front end for wireless communication
US7024171B2 (en) * 2003-02-25 2006-04-04 Icom America, Incorporated Fractional-N frequency synthesizer with cascaded sigma-delta converters
KR20060030850A (ko) * 2003-05-02 2006-04-11 실리콘 래버래토리즈 , 인코포레이티드 저 지터 듀얼-루프 ｎ분의 1 합성기를 위한 방법 및 장치
JP2006033414A (ja) * 2004-07-16 2006-02-02 Yokogawa Electric Corp 位相同期回路
JP4421467B2 (ja) * 2004-12-24 2010-02-24 パナソニック株式会社 位相同期回路
US7324789B2 (en) * 2005-01-20 2008-01-29 Broadcom Corporation PLL frequency synthesizer architecture for low phase noise and reference spurs
US7098754B2 (en) 2005-01-31 2006-08-29 Rf Micro Devices, Inc. Fractional-N offset phase locked loop
JP4464346B2 (ja) * 2005-11-08 2010-05-19 日本放送協会 Ｐｌｌ周波数シンセサイザ
US7379522B2 (en) * 2006-01-11 2008-05-27 Qualcomm Incorporated Configurable multi-modulus frequency divider for multi-mode mobile communication devices
JP2007221773A (ja) * 2006-01-19 2007-08-30 Matsushita Electric Ind Co Ltd Ｐｌｌ変調回路、無線送信装置及び無線通信装置
US7518455B2 (en) * 2006-07-28 2009-04-14 Mstar Semiconductor, Inc. Delta-sigma modulated fractional-N PLL frequency synthesizer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422604A (en) * 1993-12-07 1995-06-06 Nec Corporation Local oscillation frequency synthesizer for vibration suppression in the vicinity of a frequency converging value
CN1586041A (zh) * 2002-09-05 2005-02-23 松下电器产业株式会社 信号处理装置及信号处理方法、△∑调制型分数分频pll频率合成器、无线通信设备、△∑调制型d/a变换器
CN1540868A (zh) * 2003-04-01 2004-10-27 精工爱普生株式会社 使用全数字频率检测器和模拟相位检测器的频率合成器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A 2-V 1.8-GHz Fully Integrated CMOS Dual-Loop Frequency Synthesizer;Toby K.K.Kan etc;《SOLID-STATE CIRCUITS》;20020831;第37卷(第8期);第1012-1018页、附图1,9,11 *
Toby K.K.Kan etc.A 2-V 1.8-GHz Fully Integrated CMOS Dual-Loop Frequency Synthesizer.《SOLID-STATE CIRCUITS》.2002,第37卷(第8期),第1012-1018页、附图1,9,11.

Also Published As

Publication number Publication date
US20100207693A1 (en) 2010-08-19
KR20110126701A (ko) 2011-11-23
EP2396888A1 (en) 2011-12-21
US8378751B2 (en) 2013-02-19
JP5869043B2 (ja) 2016-02-24
JP2012518336A (ja) 2012-08-09
JP5762980B2 (ja) 2015-08-12
KR101296311B1 (ko) 2013-08-14
JP2014195295A (ja) 2014-10-09
TW201108621A (en) 2011-03-01
CN102308478A (zh) 2012-01-04
WO2010093961A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
CN102308478B (zh) 具有多个调谐环路的频率合成器
US8442466B2 (en) FM transmitter with a delta-sigma modulator and a phase-locked loop
US7764934B2 (en) RF transceiver incorporating dual-use PLL frequency synthesizer
US7327993B2 (en) Low leakage local oscillator system
US20130259103A1 (en) Digital delta sigma modulator and applications thereof
US8085108B2 (en) Digital polar radio frequency transmitting device with a radiofrequency reference oscillator and an integrated circuit comprising such device
EP1775843B1 (en) Local oscillator with injection pulling suppression and spurious products filtering
US6396355B1 (en) Signal generator having fine resolution and low phase noise
US7974333B2 (en) Semiconductor apparatus and radio circuit apparatus using the same
CN100550873C (zh) 使用偏移锁相环的通信发射机
US8467748B2 (en) Wireless communication unit, integrated circuit comprising a voltage controlled oscillator and method of operation therefor
US7724096B2 (en) Method and system for signal generation via a PLL with undersampled feedback
US8995506B2 (en) Transceiver with sub-sampling based frequency synthesizer
Metange et al. Ultra-Low Power Hybrid PLL Frequency Synthesizer with Lock Check Provisioning Efficient Phase Noise.
WO2007030189A2 (en) Rf synthesizer and rf transmitter or receiver incorporating the synthesizer
WO2014078311A2 (en) Frequency synthesis using a phase locked loop
Paiement et al. Frequency-Agile 15 GHz Synthesizer For Fast-Hopping MF-TDMA DVB-RCS Terminals
US20090085678A1 (en) Method and system for signal generation via a digitally controlled oscillator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140827

Termination date: 20220212

CF01 Termination of patent right due to non-payment of annual fee