ES2719545T3 - Sintetizador - Google Patents

Sintetizador Download PDF

Info

Publication number
ES2719545T3
ES2719545T3 ES16780074T ES16780074T ES2719545T3 ES 2719545 T3 ES2719545 T3 ES 2719545T3 ES 16780074 T ES16780074 T ES 16780074T ES 16780074 T ES16780074 T ES 16780074T ES 2719545 T3 ES2719545 T3 ES 2719545T3
Authority
ES
Spain
Prior art keywords
frequency
synthesizer
divider
fractional
approximate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES16780074T
Other languages
English (en)
Inventor
Kazuhisa Yamauchi
Nobuhiro Tokumori
Kenji Miyasaka
Takashi Fujiwara
Masaki Kawamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of ES2719545T3 publication Critical patent/ES2719545T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Sintetizador que comprende un sintetizador (2) de ajuste aproximado y un sintetizador (1) de ajuste preciso, en el que el sintetizador (2) de ajuste aproximado comprende un bucle de enganche de fase de tipo entero que tiene un divisor (14) de frecuencia de tipo entero de referencia, un comparador (15) de fase, un filtro (16) de bucle, un oscilador (17) de frecuencia variable, un filtro (19) de paso banda y un divisor (18) de frecuencia de tipo entero programable de la trayectoria de retroalimentación, una señal de salida del oscilador (17) de frecuencia variable es proporcionada al filtro (19) de paso banda cuya salida es proporcionada al divisor (18) de frecuencia de tipo entero programable de la trayectoria de retroalimentación, el sintetizador (1) de ajuste preciso comprende un bucle de enganche de fase de tipo fraccionario que tiene un divisor (6) de frecuencia de tipo entero de referencia, un comparador (7) de fase, un filtro (8) de bucle, un oscilador (9) de frecuencia variable, un mezclador (4), un filtro (13) de paso banda y un divisor (12) de frecuencia de tipo fraccionario programable de la trayectoria de retroalimentación, en el que una salida del oscilador (9) de frecuencia variable es introducida al mezclador (4) y es mezclada con la señal que proviene del sintetizador (2) de ajuste aproximado, en el que la señal mezclada es limitada en banda por el filtro (13) de paso banda y a continuación es proporcionada al divisor (12) de frecuencia de tipo fraccionario programable de la trayectoria de retroalimentación, una salida de una fuente (3) de señal de referencia es introducida en paralelo tanto al sintetizador (2) de ajuste aproximado como al sintetizador (1) de ajuste preciso, una señal de salida del oscilador (9) de frecuencia variable en el sintetizador (1) de ajuste preciso y una señal de salida del oscilador (17) de frecuencia variable en el sintetizador (2) de ajuste aproximado son proporcionadas al mezclador (4) en el bucle de enganche de fase de tipo fraccionario, una señal de salida del sintetizador (1) de ajuste preciso es emitida a un extremo (11) de salida, y una frecuencia de comparación de fase del sintetizador (2) de ajuste aproximado es una potencia de 1/2 de la frecuencia de comparación de fase del sintetizador (1) de ajuste preciso, haciendo posible de esta manera establecer continuamente una frecuencia con capacidad de oscilación.

Description

DESCRIPCIÓN
Sintetizador
Campo
La presente invención se refiere a un sintetizador que genera una señal con una frecuencia arbitraria usando un bucle de enganche o sintonización de fase (en adelante, en la presente memoria, denominado "PLL").
Antecedentes
Con el propósito de hacer frente a la diversificación de aplicaciones de comunicación inalámbrica, se desea que los sintetizadores puedan generar una frecuencia arbitraria a partir de un único oscilador local en una banda ancha. Un procedimiento para generar una frecuencia arbitraria a partir de un único oscilador local en una banda ancha es un PLL de tipo fraccionario (véase, por ejemplo, la literatura no de patentes 1, a continuación).
Se conoce que, en el PLL de tipo fraccionario, se produce una componente espuria fraccionaria en las proximidades de una frecuencia de oscilación cuando la resolución en el ajuste de frecuencia se hace más precisa. Debido a que las componentes espurias fraccionarias no pueden ser eliminadas por un filtro de bucle del PLL, la resolución en el ajuste de frecuencia está restringida. Por lo tanto, se han propuesto diversos procedimientos para reducir las componentes espurias fraccionarias (por ejemplo, véase la literatura de patentes 1, a continuación).
En el sintetizador descrito en la literatura de patentes 1, se incluyen un primer bucle para generar una señal de alta frecuencia y un segundo bucle para generar una señal de referencia, y estos bucles primero y segundo forman un bucle de retroalimentación doble. El segundo bucle ajusta la frecuencia de referencia del primer bucle a una frecuencia objetivo y el primer bucle usa la frecuencia de referencia ajustada con precisión por el segundo bucle para generar la señal de alta frecuencia. Es decir, en la literatura de patentes 1, controlando la señal de referencia del primer bucle necesaria para que el segundo bucle estabilice la señal de alta frecuencia, se suprime una componente espuria que ocurre en las proximidades de una onda deseada.
Lista de citas
Literatura de patentes
Literatura de patentes 1: Solicitud de patente japonesa abierta a consulta por el público N° 2009-16973
Literatura de no patentes
Literatura no de patentes 1: "Producto Specification PE 97632", pág. 12, Ecuación (2), Peregrin Semiconductor Corp. La publicación de solicitud de patente WO 2010/093961 A1 describe un sintetizador que usa un sintetizador de ajuste aproximado basado en un bucle de enganche de fase de tipo entero y un sintetizador de ajuste preciso basado en un bucle de enganche de fase de tipo fraccional.
Resumen
Problema técnico
El sintetizador descrito en la literatura no de patentes 1 tiene la ventaja de que es capaz de generar una frecuencia arbitraria a partir un único oscilador local en una banda ancha con una configuración simple. Sin embargo, hay un problema en el sentido de que cuando la resolución en el ajuste de frecuencia se hace más precisa, se produce una componente espuria fraccionaria que no puede ser eliminada por un filtro de bucle de un PLL en las proximidades de una frecuencia de oscilación y, por consiguiente, la resolución en el ajuste de frecuencia está restringida.
Además, el sintetizador de la literatura de patentes 1 tiene la ventaja de que es capaz de suprimir una componente espuria que se produce en las proximidades de una onda deseada sin disminuir la resolución de frecuencia. Sin embargo, aunque uno de los dos sintetizadores opera en base a una fuente de señal de referencia con buen ruido de fase, otro sintetizador usa una señal generada por el sintetizador como fuente de señal de referencia, y la adición de voltaje es realizada al ruido de fase de los dos sintetizadores en el transcurso del procesamiento y, de esta manera, hay un problema en el sentido de que el ruido de fase se deteriora.
La presente invención se ha realizado en vista de lo indicado anteriormente, y un objeto de la presente invención es proporcionar un sintetizador que sea capaz de suprimir la ocurrencia de una componente espuria fraccionaria y capaz de suprimir un deterioro del ruido de fase.
Solución al problema
Con el propósito de resolver los problemas indicados anteriormente y conseguir el objetivo, el sintetizador según la presente invención, tal como se establece en la reivindicación 1 adjunta con aspectos adicionales en sus reivindicaciones dependientes, incluye un bucle doble de tipo paralelo en el que un sintetizador de ajuste preciso y un sintetizador de ajuste aproximado están conectados en paralelo. El sintetizador de ajuste preciso usa un PLL de tipo fraccionario para generar una señal con una frecuencia arbitraria. El sintetizador de ajuste aproximado usa un PLL de tipo entero que tiene un bajo grado de libertad de generación de frecuencia, pero que tiene una característica de bajo ruido de fase.
Efectos ventajosos de la invención
Según la presente invención, debido a que los dos sintetizadores que constituyen el bucle doble de tipo paralelo operan en base a la fuente de señal de referencia con bajo ruido de fase, el ruido de fase es pequeño. Además, debido a que los dos sintetizadores son sintetizados por un mezclador, la adición de potencia es realizada reduciendo el deterioro del ruido de fase. Con estas dos características, es posible conseguir ambas características, es decir, la característica de bajo ruido de fase y la supresión de componentes espurias fraccionarias, sin reducir la resolución de frecuencia.
Breve descripción de los dibujos
La Fig. 1 es un diagrama de bloques que ilustra una configuración de un sintetizador según una realización de la presente invención.
La Fig. 2 es un gráfico que ilustra un resultado de una medición de espectro en una configuración descrita en la literatura no de patentes 1.
La Fig. 3 es un diagrama de bloques que ilustra una configuración de un sintetizador usada en la medición ilustrada en la Fig. 2.
La Fig. 4 es un diagrama que ilustra un resultado de una medición de espectro en el sintetizador según la realización de la presente invención.
La Fig. 5 es un diagrama de bloques que ilustra una configuración de un sintetizador distinta de la de la Fig. 1 según la realización de la presente invención.
Descripción de las realizaciones
En adelante, en la presente memoria, se describirá en detalle un sintetizador según una realización de la presente invención, con referencia a los dibujos. Cabe señalar que la presente invención no está limitada por la realización siguiente.
La Fig. 1 es un diagrama de bloques que ilustra una configuración del sintetizador según la realización de la presente invención. Tal como se ilustra en la Fig. 1, el sintetizador según la presente realización constituye un bucle doble de tipo paralelo en el que un sintetizador 1 de ajuste preciso que usa un PLL de tipo fraccionario y un sintetizador 2 de ajuste aproximado que usa un PLL de tipo entero están conectados en paralelo.
El sintetizador 1 de ajuste preciso incluye: un divisor 6 de frecuencia de tipo entero para referencia (en adelante, en la presente memoria, denominado "divisor de frecuencia de tipo entero de referencia"); un comparador 7 de fase; un filtro 8 de bucle; un oscilador 9 controlado por voltaje de frecuencia variable (indicado como "VCO" en la Fig. 1, en adelante, en la presente memoria, denominado "oscilador de frecuencia variable"); un divisor 10 (indicado como "Div" en la Fig. 1); un mezclador 4; un filtro 13 de paso banda (indicado como "BPF" en la Fig. 1); y un divisor 12 de frecuencia de tipo fraccional programable dispuesto en una trayectoria de retroalimentación (en adelante, en la presente memoria, denominado "divisor de frecuencia de tipo fraccionario programable de la trayectoria de retroalimentación"). En el sintetizador 1 de ajuste preciso, el divisor 6 de frecuencia de tipo entero de referencia, el comparador 7 de fase, el filtro 8 de bucle, el oscilador 9 de frecuencia variable, el mezclador 4, el filtro 13 de paso banda y el divisor 12 de frecuencia fraccional programable de la trayectoria de retroalimentación constituyen un bucle de enganche de fase de tipo fraccionario.
El sintetizador 2 de ajuste aproximado incluye un divisor 14 de frecuencia de tipo entero de referencia, un comparador 15 de fase, un filtro 16 de bucle, un oscilador 17 de frecuencia variable, un divisor 20, un filtro 19 de paso banda y un divisor 18 de frecuencia de tipo entero programable dispuesto en una trayectoria de retroalimentación (en adelante, en la presente memoria, denominado "divisor de frecuencia de tipo entero programable de la trayectoria de retroalimentación"). En el sintetizador 2 de ajuste aproximado, el divisor 14 de frecuencia de tipo entero de referencia, el comparador 15 de fase, el filtro 16 de bucle, el oscilador 17 de frecuencia variable, el filtro 19 de paso banda y el divisor 18 de frecuencia de tipo enteros programable de la trayectoria de retroalimentación constituyen un bucle de enganche de fase de tipo entero.
Una salida de una fuente 3 de señal de referencia es introducida en paralelo tanto al sintetizador 2 de ajuste aproximado como al sintetizador 1 de ajuste preciso a través del divisor 5. En el sintetizador 1 de ajuste preciso, una salida del oscilador 9 de frecuencia variable a través del divisor 10 y una salida del oscilador 17 de frecuencia variable a través del divisor 20 son guiadas al mezclador 4 que constituye el bucle de enganche de fase de tipo fraccionario, y una señal de salida del sintetizador 1 de ajuste preciso es guiada a un extremo 11 de salida. Se configura de manera que un divisor del divisor 18 de frecuencia de tipo entero programable de la trayectoria de retroalimentación y un divisor del divisor 12 de frecuencia de tipo fraccionario programable de la trayectoria de retroalimentación puedan cambiarse en base a una señal de control que proviene del exterior del sintetizador.
A continuación, se describirá una operación del sintetizador según la presente realización, con referencia a la Fig. 1. En primer lugar, una señal de referencia (frecuencia: fr) generada por la fuente 3 de señal de referencia es dividida al sintetizador 1 de ajuste preciso y al sintetizador 2 de ajuste aproximado por el divisor 5.
La señal de referencia dividida y proporcionada al sintetizador 2 de ajuste aproximado es sometida a una división de frecuencia de tipo entero en el divisor 14 de frecuencia de tipo entero de referencia y a continuación es guiada al comparador 15 de fase. En el comparador 15 de fase, una fase de una señal de salida (frecuencia: fc2) del divisor 14 de frecuencia de tipo entero de referencia es comparada con una fase de una señal de salida (frecuencia: fp2) que proviene del divisor 18 de frecuencia de tipo entero programable de la trayectoria de retroalimentación. Una señal de salida según una diferencia entre las fases descritas anteriormente es limitada en una banda por el filtro 16 de bucle y a continuación es guiada al oscilador 17 de frecuencia variable. Una señal de salida (frecuencia: W) del oscilador 17 de frecuencia variable es dividida al mezclador 4 y al filtro 19 de paso banda por el divisor 20. La señal guiada al filtro 19 de paso banda es limitada en banda y a continuación es guiada al divisor 18 de frecuencia de tipo entero programable de la trayectoria de retroalimentación. Una señal con una frecuencia de fp2 es emitida desde el divisor 18 de frecuencia de tipo entero programable de la trayectoria de retroalimentación, y la operación descrita anteriormente se repite.
Por otra parte, la señal de referencia dividida y proporcionada al sintetizador 1 de ajuste preciso es sometida a una división de frecuencia de tipo entero en el divisor 6 de frecuencia de tipo entero de referencia y a continuación es guiada al comparador 7 de fase. En el comparador 7 de fase, una fase de una señal de salida (frecuencia: fc-i) del divisor 6 de frecuencia de tipo entero de referencia es comparada con una fase de una señal de salida (frecuencia: fp-i) que proviene del divisor 12 de frecuencia de tipo fraccionario programable de la trayectoria de retroalimentación. Una señal de salida según una diferencia entre las fases descritas anteriormente es limitada en banda por el filtro 8 de bucle y a continuación es guiada al oscilador 9 de frecuencia variable. Una salida del oscilador 9 de frecuencia variable es dividida al mezclador 4 y al extremo 11 de salida del sintetizador por el divisor 10. Una señal (frecuencia: fin-i) guiada al mezclador 4 es mezclada con la señal (frecuencia: W) que proviene del sintetizador 2 de ajuste aproximado, y la señal mixta es limitada en banda por el filtro 13 de paso banda y a continuación es guiada al divisor 12 de frecuencia de tipo fraccionario programable de la trayectoria de retroalimentación. Una señal con una frecuencia de fp1 es emitida desde el divisor 12 de frecuencia de tipo fraccionario programable de la trayectoria de retroalimentación, y la operación descrita anteriormente se repite.
En la presente realización, un sintetizador está configurado para incluir un bucle doble de tipo paralelo en el que el sintetizador 1 de ajuste preciso y el sintetizador 2 de ajuste aproximado están conectados en paralelo. El sintetizador 1 de ajuste preciso usa un PLL de tipo fraccionario capaz de generar una señal con una frecuencia arbitraria y el sintetizador 2 de ajuste aproximado usa un PLL de tipo entero que tiene un bajo grado de libertad de generación de frecuencia pero que tiene una característica de bajo ruido de fase. Aquí, el sintetizador 1 de ajuste preciso y el sintetizador 2 de ajuste aproximado operan con la fuente 3 de señal de referencia que tiene una característica de bajo ruido de fase. Por lo tanto, según el sintetizador de la presente realización, es posible conseguir ambas características, es decir, la característica de bajo ruido de fase y la supresión de las componentes espurias fraccionarias, sin reducir la resolución de frecuencia.
Con el propósito de confirmar la efectividad de la configuración según la presente realización, se midió un espectro de un sintetizador de banda de 2 GHz, que es capaz de establecer una banda de 40,96 MHz en incrementos de 10 kHz usando una frecuencia de comparación de fase de 40,96 MHz, en cada una de entre la presente realización y una configuración convencional.
La Fig. 2 es un diagrama que ilustra un resultado de la medición de espectro en la configuración descrita en la literatura no de patente 1 descrita anteriormente. La Fig. 3 es un diagrama de bloques que ilustra una configuración de un sintetizador 101 usado en la medición ilustr)ada en la Fig. 2. La configuración en la Fig. 3 corresponde a una configuración que excluye el mezclador 4 en el sintetizador 1 de ajuste preciso de la Fig. 1. En la configuración de la Fig. 3, una salida de un divisor 110 es introducida a un filtro 113 de paso banda y una señal de referencia (frecuencia: fr) generada por la fuente 103 de señal de referencia es introducida al divisor 106 de frecuencia de tipo entero de referencia. Un comparador 107 de fase, un filtro 108 de bucle, un oscilador 109 de frecuencia variable, el divisor 110, el filtro 113 de paso banda, y un divisor 112 de frecuencia de tipo fraccionario programable en la trayectoria de retroalimentación constituyen un bucle.
Aquí, la literatura no de patente 1 indica que una Fspur de una componente espuria fraccionaria es expresada mediante la fórmula siguiente.
[Fórmula 1]
Figure imgf000005_0001
En la fórmula (1), Ki denota un valor de diseño fraccionario del divisor 112 de frecuencia de tipo fraccionario programable de la trayectoria de retroalimentación, D1 denota un valor de división de frecuencia máximo del divisor de frecuencia, y fc1 denota una frecuencia de comparación de fase. La componente espuria fraccionaria ocurre a una frecuencia cercana a una frecuencia fn de oscilación cuando un valor establecido mínimo de K1 es K i_min. Por lo tanto, una frecuencia Fspur de desintonización de la componente espuria fraccionaria con respecto a la frecuencia fn de oscilación es (K i_min/D1) • fc1. Según la literatura no de patentes 1, este valor es de 10 kHz, que es un paso de frecuencia.
Con referencia a la Fig. 2, una componente espuria fraccional de -28 (dBc) ocurre en un punto a 10 kHz de la frecuencia fc1 de comparación de fase (= 40,96 MHz) (0,000244 veces la frecuencia fc1 de comparación de fase, como un "punto de desintonización de 10 kHz"), y de esta manera se entiende que se ilustra un resultado de medición equivalente al valor teórico.
La Fig. 4 es un diagrama que ilustra un resultado de la medición de espectro en el sintetizador según la presente realización. En la Fig. 4, se supone que K1 está configurado para satisfacer 0,25 < K1 < 0,75, y la frecuencia fc2 de comparación de fase en el sintetizador 2 de ajuste aproximado se establece en 1/2 de la frecuencia fc1 de comparación de fase en el sintetizador 1 de ajuste preciso (fc1 = 40,96 (MHz), fc2 = 20,48 [MHz]).
En ese momento, una frecuencia de desintonización mínima de la componente espuria fraccionaria con respecto a la frecuencia f¡n1 de oscilación es de 0,25 fc1, es decir, 10,24 MHz. Cuando se desea establecer la frecuencia para satisfacer K1 < 0,25 o K1 > 0,75, es posible configurar el sintetizador 1 de ajuste preciso para satisfacer 0,25 < K1 < 0,75 cambiando la frecuencia del sintetizador 2 de ajuste aproximado.
Tal como se ha descrito anteriormente, en el sintetizador de la presente realización, la frecuencia Fspur de ocurrencia de la componente espuria fraccionaria puede mantenerse alejada, desde el punto de desintonización de 10 kHz hasta el punto de desintonización de 10,24 MHz, mediante la adopción de la configuración de doble bucle de tipo paralelo, y, por lo tanto, es posible suprimir suficientemente la componente espuria fraccionaria mediante el filtro 8 de bucle. También en el resultado de la medición en la Fig. 4, la componente espuria fraccionaria que ocurre en el punto de desintonización de 10,24 MHz y en el punto de desintonización de 40,96 MHz de la frecuencia f¡n1 de oscilación (= 40,96 [MHz]) están suficientemente suprimidas, tal como indica una parte de línea discontinua en la figura, lo que hace evidente que el sintetizador según la presente realización es efectivo para suprimir la componente espuria fraccionaria.
En la presente realización, el caso en el que la frecuencia fc2 de comparación de fase del sintetizador 2 de ajuste aproximado se establece a 1/2 de la frecuencia fc1 de comparación de fase del sintetizador 1 de ajuste preciso se ha descrito como un ejemplo, pero puede configurarse a una potencia de 1/2. Si se configura a una potencia de 1/2, es posible configurar continuamente una frecuencia capaz de oscilación.
En la configuración de la presente realización, cuando una frecuencia es variada cambiando solo el valor de división de frecuencia fraccionaria (K1/D1) del divisor 12 de frecuencia de tipo fraccionario programable de la trayectoria de retroalimentación (es decir, cuando N1 es fijo y solo se cambia un valor (K1/D1)); es posible establecer una frecuencia de desintonización mínima, a la que ocurre la componente espuria fraccionaria, de manera que sea mayor o igual a 1/4 de la frecuencia fc1 de comparación de fase mediante el establecimiento de un ancho de banda de frecuencia variable que sea menor o igual a 1/2 de la frecuencia fc1 de comparación de fase, centrada en una frecuencia con el valor de división de frecuencia fraccionario (K1/D1) de 0,5. Al realizar el ajuste tal como se ha descrito anteriormente, puede facilitarse una supresión de componentes espurias por el filtro 8 de bucle.
Si la introducción de una señal con una frecuencia de suma (fin1 + W) y una señal con una frecuencia de diferencia |f¡n1 + fin2| genera cuando la conversión de frecuencia es realizada por el mezclador 4 en el sintetizador 1 de ajuste preciso, la señal con la frecuencia de diferencia |f¡n1 + W| al divisor 12 de frecuencia de tipo fraccionario programable de la trayectoria de retroalimentación, un divisor del divisor 12 de frecuencia de tipo fraccionario programable de la trayectoria de retroalimentación puede establecerse de manera que sea pequeño, y puede reducirse una cantidad de deterioro del ruido de fase en el sintetizador 1 de ajuste preciso. Este procedimiento hace posible reducir el ruido de fase en el sintetizador completo.
Además, cuando el PLL de tipo fraccionario y el PLL de tipo entero son fabricados aplicando la misma tecnología de proceso de semiconductores, el ruido de fase en el PLL de tipo fraccionario es generalmente peor que el del PLL de tipo entero. Por lo tanto, es preferible como una realización que el divisor del divisor 12 de frecuencia de tipo fraccionario programable de la trayectoria de retroalimentación en el sintetizador 1 de ajuste preciso sea más pequeño que el divisor del divisor 18 de frecuencia de tipo entero programable de la trayectoria de retroalimentación en el sintetizador 2 de ajuste aproximado. Con dicha realización, es posible reducir la cantidad de deterioro del ruido de fase mediante el sintetizador 1 de ajuste preciso, y es posible mejorar el ruido de fase en todo el sintetizador.
Además, estableciendo la frecuencia fe de comparación de fase en el sintetizador 2 de ajuste aproximado a 1/2 de la frecuencia fe de comparación de fase en el sintetizador 1 de ajuste preciso, y ajustando un divisor del divisor 14 de frecuencia de tipo entero de referencia del sintetizador 2 de ajuste aproximado a 2 (R2 + 1 = 2, es decir, R2 = 1), es posible eliminar el divisor 6 de frecuencia de tipo entero de referencia para realizar una división de frecuencia de una señal que proviene de un terminal de entrada del sintetizador 1 de ajuste preciso.
Además, constituyendo al menos uno de entre el sintetizador 2 de ajuste aproximado y el sintetizador 1 de ajuste preciso mediante una pluralidad de bucles de enganche de fase que incluyen el mezclador 4, la adición de potencia es realizada para el ruido de fase entre los sintetizadores, de manera que el ruido de fase pueda reducir adicionalmente.
Además, usando un oscilador con un detector de fase de muestreo (SPD, Sampling Phase Detector) que no tiene función de cambio de frecuencia, pero con el que puede obtenerse buen ruido de fase, es posible reducir adicionalmente el ruido de fase.
En un ejemplo de un sintetizador de frecuencia, el mezclador 4 que constituye el sintetizador 1 de ajuste preciso como en la Fig. 1 puede ser eliminado, el sintetizador 2 de ajuste aproximado y el sintetizador 1 de ajuste preciso pueden cambiarse entre sí, el sintetizador 2 de ajuste aproximado puede estar provisto del mezclador 4, y una señal de salida del sintetizador 2 de ajuste aproximado puede ser guiada al extremo 11 de salida, tal como se ilustra en la Fig. 5. Es decir, puede emplearse la siguiente configuración. El sintetizador 2 de ajuste aproximado incluye un bucle de enganche de fase de tipo entero que tiene el divisor 14 de frecuencia de tipo entero de referencia, el comparador 15 de fase, el filtro 16 de bucle, el oscilador 17 de frecuencia variable, el mezclador 4, el filtro 19 de paso banda y el divisor 18 de frecuencia de tipo entero programable de la trayectoria de retroalimentación. El sintetizador 1 de ajuste preciso incluye un bucle de enganche de fase de tipo fraccionario que tiene el divisor 6 de frecuencia de tipo entero de referencia, el comparador 7 de fase, el filtro 8 de bucle, el oscilador 9 de frecuencia variable, el filtro 13 de paso banda, y el divisor 12 de frecuencia de tipo fraccionario programable de la trayectoria de retroalimentación. Una salida de la fuente 3 de señal de referencia es introducida en paralelo tanto al sintetizador 2 de ajuste aproximado como al sintetizador 1 de ajuste preciso a través del divisor 5, una salida del oscilador 17 de frecuencia variable a través del divisor 20 y una salida del oscilador 9 de frecuencia variable a través del divisor 10 son guiadas al mezclador 4 que constituye el bucle de enganche de fase de tipo entero, y la señal de salida del sintetizador 2 de ajuste aproximado es guiada al extremo 11 de salida. Incluso con dicha configuración, pueden conseguirse las mismas características que las del sintetizador ilustrado en la Fig. 1, de manera que pueda mejorarse el grado de libertad de la configuración del sintetizador, incluyendo el sintetizador 2 de ajuste aproximado y el sintetizador 1 de ajuste preciso.
La configuración descrita en la realización anterior indica un ejemplo del contenido de la presente invención y puede ser combinada con otra tecnología conocida, y una parte de la misma puede ser omitida o modificada sin apartarse del alcance de la presente invención, tal como se establece en las reivindicaciones adjuntas.
Lista de signos de referencia
1 sintetizador de ajuste preciso, 2 sintetizador de ajuste aproximado, 3, 103 fuente de señal de referencia, 4 mezclador, 5, 10, 20, 110 divisor (Div), 6, 14, 106 divisor de frecuencia de tipo entero de referencia, 7, 15, 107 comparador de fase, 8, 16, 108 filtro de bucle, 9, 17, 109 oscilador de frecuencia variable (VCO). 11 extremo de salida, 12, 112 divisor de frecuencia de tipo fraccionario programable de la trayectoria de retroalimentación, 13, 19, 113 filtro de paso banda (BPF), 18 divisor de frecuencia de tipo entero programable de la trayectoria de retroalimentación.

Claims (6)

REIVINDICACIONES
1. Sintetizador que comprende un sintetizador (2) de ajuste aproximado y un sintetizador (1) de ajuste preciso, en el que el sintetizador (2) de ajuste aproximado comprende un bucle de enganche de fase de tipo entero que tiene un divisor (14) de frecuencia de tipo entero de referencia, un comparador (15) de fase, un filtro (16) de bucle, un oscilador (17) de frecuencia variable, un filtro (19) de paso banda y un divisor (18) de frecuencia de tipo entero programable de la trayectoria de retroalimentación, una señal de salida del oscilador (17) de frecuencia variable es proporcionada al filtro (19) de paso banda cuya salida es proporcionada al divisor (18) de frecuencia de tipo entero programable de la trayectoria de retroalimentación,
el sintetizador (1) de ajuste preciso comprende un bucle de enganche de fase de tipo fraccionario que tiene un divisor (6) de frecuencia de tipo entero de referencia, un comparador (7) de fase, un filtro (8) de bucle, un oscilador (9) de frecuencia variable, un mezclador (4), un filtro (13) de paso banda y un divisor (12) de frecuencia de tipo fraccionario programable de la trayectoria de retroalimentación, en el que una salida del oscilador (9) de frecuencia variable es introducida al mezclador (4) y es mezclada con la señal que proviene del sintetizador (2) de ajuste aproximado, en el que la señal mezclada es limitada en banda por el filtro (13) de paso banda y a continuación es proporcionada al divisor (12) de frecuencia de tipo fraccionario programable de la trayectoria de retroalimentación,
una salida de una fuente (3) de señal de referencia es introducida en paralelo tanto al sintetizador (2) de ajuste aproximado como al sintetizador (1) de ajuste preciso,
una señal de salida del oscilador (9) de frecuencia variable en el sintetizador (1) de ajuste preciso y una señal de salida del oscilador (17) de frecuencia variable en el sintetizador (2) de ajuste aproximado son proporcionadas al mezclador (4) en el bucle de enganche de fase de tipo fraccionario,
una señal de salida del sintetizador (1) de ajuste preciso es emitida a un extremo (11) de salida, y
una frecuencia de comparación de fase del sintetizador (2) de ajuste aproximado es una potencia de 1/2 de la frecuencia de comparación de fase del sintetizador (1) de ajuste preciso, haciendo posible de esta manera establecer continuamente una frecuencia con capacidad de oscilación.
2. Sintetizador según la reivindicación 1, en el que el divisor (12) de frecuencia de tipo fraccionario programable de la trayectoria de retroalimentación es capaz de establecer un divisor con un valor de división de frecuencia entero y un valor de división de frecuencia fraccionario, y
se establece un ancho de banda de frecuencia variable de manera que sea menor o igual que 1/2 de una frecuencia de comparación de fase, centrada en una frecuencia con el valor de división de frecuencia fraccionario de 0,5.
3. Sintetizador según la reivindicación 1, en el que de una señal con una frecuencia de suma y una señal con una frecuencia de diferencia generada cuando la conversión de frecuencia es realizada por el mezclador (4), la señal con la frecuencia de diferencia es introducida a divisor (12) de frecuencia de tipo fraccionario de la trayectoria de retroalimentación programable.
4. Sintetizador según la reivindicación 1, en el que un divisor del divisor (12) de frecuencia de tipo fraccionario programable de trayectoria de retroalimentación en el sintetizador (1) de ajuste preciso es más pequeño que un divisor del divisor (18) de frecuencia de tipo entero programable de la trayectoria de retroalimentación en el sintetizador (2) de ajuste aproximado.
5. Sintetizador según la reivindicación 1, en el que el divisor (6) de frecuencia de tipo entero de referencia en el sintetizador (1) de ajuste preciso es eliminado estableciendo la frecuencia de comparación de fase del sintetizador (2) de ajuste aproximado a 1/2 de la frecuencia de comparación de fase del sintetizador (1) de ajuste preciso y estableciendo un divisor del divisor (14) de frecuencia de tipo entero de referencia en el sintetizador (2) de ajuste aproximado a 2.
6. Sintetizador según la reivindicación 1, en el que al menos uno de entre el sintetizador (2) de ajuste aproximado y el sintetizador (1) de ajuste preciso comprende una pluralidad de bucles de enganche de fase.
ES16780074T 2015-04-15 2016-04-13 Sintetizador Active ES2719545T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015083451 2015-04-15
PCT/JP2016/061902 WO2016167283A1 (ja) 2015-04-15 2016-04-13 シンセサイザ

Publications (1)

Publication Number Publication Date
ES2719545T3 true ES2719545T3 (es) 2019-07-11

Family

ID=57126411

Family Applications (1)

Application Number Title Priority Date Filing Date
ES16780074T Active ES2719545T3 (es) 2015-04-15 2016-04-13 Sintetizador

Country Status (6)

Country Link
US (1) US10277235B2 (es)
EP (1) EP3276832B1 (es)
JP (1) JP6463467B2 (es)
ES (1) ES2719545T3 (es)
TR (1) TR201904854T4 (es)
WO (1) WO2016167283A1 (es)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342765B (zh) * 2017-08-16 2020-06-19 吉林大学 一种具有灵活可调分频数功能数字分频器的设计
CN107769777B (zh) * 2017-09-27 2021-09-24 凌阳成芯科技(成都)有限公司 一种除数可选的除频器及其除频方法
EP3477864B1 (en) * 2017-10-31 2020-07-08 Nxp B.V. Apparatus comprising a phase-locked loop
US20200195262A1 (en) * 2018-12-12 2020-06-18 Industrial Technology Research Institute Frequency synthesizer and method thereof

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6455911A (en) 1987-08-27 1989-03-02 Toshiba Corp Frequency synthesizer
US4839603A (en) * 1987-09-24 1989-06-13 Unisys Corporation Multiple-loop microwave frequency synthesizer using two phase lockloops
JPH06188733A (ja) * 1992-12-21 1994-07-08 Toshiba Corp 周波数シンセサイザ
US6366620B1 (en) * 1994-12-13 2002-04-02 Hughes Electronics Corporation VSAT system
JPH09149002A (ja) 1995-11-17 1997-06-06 Victor Co Of Japan Ltd 周波数分割多重信号受信機における同期信号復号回路
JPH09266453A (ja) 1996-03-28 1997-10-07 Toshiba Corp チューナ回路
JP3679503B2 (ja) 1996-06-11 2005-08-03 松下電器産業株式会社 周波数シンセサイザ
US5856766A (en) * 1997-06-30 1999-01-05 Motorola Inc. Communication device with a frequency compensating synthesizer and method of providing same
WO1999005792A1 (fr) 1997-07-24 1999-02-04 Mitsubishi Denki Kabushiki Kaisha Synthetiseur de frequence a boucle a phase asservie et methode permettant d"agir sur celui-ci
JPH1155113A (ja) 1997-07-30 1999-02-26 Nippon Telegr & Teleph Corp <Ntt> 位相同期ループ回路
EP0903860A1 (en) * 1997-09-17 1999-03-24 Matsushita Electric Industrial Co., Ltd. PLL frequency synthesizer
JPH11205137A (ja) * 1998-01-14 1999-07-30 Matsushita Electric Ind Co Ltd Ｐｌｌ周波数シンセサイザ回路
DE29808191U1 (de) * 1998-05-06 1998-07-16 Gross, Eduard, 81369 München Elektronische Schaltung für die Erhaltung einer stabilen und in kleinen Schritten variablen Frequenz eines Oszillators
JP3851064B2 (ja) 1999-06-30 2006-11-29 インフィネオン テクノロジース アクチエンゲゼルシャフト Ｐｌｌシンセサイザ
JP2002246899A (ja) 2001-02-15 2002-08-30 Ricoh Co Ltd Ｐｌｌ回路
ATE331358T1 (de) 2001-08-16 2006-07-15 Koninkl Philips Electronics Nv Daten- und taktrückgewinnungsschaltung und eine vorrichtung mehrerer dieser schaltungen enthaltend
JP4133630B2 (ja) * 2003-06-30 2008-08-13 シャープ株式会社 周波数シンセサイザ、チューナおよび受信機
US6908787B2 (en) 2003-07-01 2005-06-21 Stmicroelectronics, Inc. System and method for increasing the strength of a bond made by a small diameter wire in ball bonding
JP4348225B2 (ja) 2004-03-31 2009-10-21 パナソニック株式会社 Ｐｌｌ周波数シンセサイザ
JP4464346B2 (ja) * 2005-11-08 2010-05-19 日本放送協会 Ｐｌｌ周波数シンセサイザ
US7602253B2 (en) 2006-12-11 2009-10-13 Silicon Image, Inc. Adaptive bandwidth phase locked loop with feedforward divider
JP4923176B2 (ja) 2007-07-13 2012-04-25 国立大学法人大阪大学 表面加工方法及び表面加工装置
WO2010009361A1 (en) 2008-07-17 2010-01-21 Indiana University Research And Technology Corporation Privacy-enhanced event-driven monitoring system and methodologies
US8378751B2 (en) * 2009-02-13 2013-02-19 Qualcomm Incorporated Frequency synthesizer with multiple tuning loops
JP4604167B1 (ja) 2009-06-25 2010-12-22 新明和工業株式会社 モータ用位相同期回路及びそれを用いたスピンドルモータ
JP2011087187A (ja) 2009-10-16 2011-04-28 Nippon Dempa Kogyo Co Ltd 発振器の位相雑音改善回路
TWI408907B (zh) * 2009-11-17 2013-09-11 Mstar Semiconductor Inc 操作於複數不同頻帶之發射裝置及相關的方法
JP2011244279A (ja) 2010-05-19 2011-12-01 Advantest Corp Ｐｌｌ周波数シンセサイザ
US9112517B1 (en) * 2013-06-04 2015-08-18 Pmc-Sierra Us, Inc. Low-noise flexible frequency clock generation from two fixed-frequency references

Also Published As

Publication number Publication date
US20180048323A1 (en) 2018-02-15
JP6463467B2 (ja) 2019-02-06
EP3276832A1 (en) 2018-01-31
TR201904854T4 (tr) 2019-04-22
WO2016167283A1 (ja) 2016-10-20
EP3276832B1 (en) 2019-03-13
US10277235B2 (en) 2019-04-30
EP3276832A4 (en) 2018-04-04
JPWO2016167283A1 (ja) 2017-07-27

Similar Documents

Publication Publication Date Title
ES2719545T3 (es) Sintetizador
US7602254B2 (en) System and method for generating signals with a preselected frequency relationship in two steps
ES2830198T3 (es) Sintetizador de frecuencia con ruido reducido y componentes espectrales parásitos
US8704562B2 (en) Ultra low phase noise signal source
US8749282B1 (en) Translational phase lock loop and synthesizer that eliminates dividers
US9628066B1 (en) Fast switching, low phase noise frequency synthesizer
KR100819390B1 (ko) 2개의 위상 동기 루프를 사용한 주파수 합성기
US20050093584A1 (en) Fast-hopping frequency synthesizer
JP2018007097A (ja) シンセサイザ回路
TWI505647B (zh) 頻率合成器及其頻率合成方法
Kuai et al. A frequency synthesizer for LO in millimeter-wave 5G massive MIMO system
JP2016144054A (ja) 周波数シンセサイザ
KR20060128124A (ko) 광대역 주파수 합성기
JP2011244279A (ja) Ｐｌｌ周波数シンセサイザ
Biswas et al. A fast-switching low-spurious 6–18 GHz hybrid frequency synthesizer
TWI650948B (zh) 使用鎖相迴路之頻率合成
JP6584330B2 (ja) 周波数シンセサイザ
JP2020182031A (ja) Ｐｌｌ装置
TW200906067A (en) Ultra-wideband frequency synthesizer system and method
WO2014106899A1 (ja) 高周波発振源
CN106921390B (zh) 频率合成器及频率合成方法
JP6322867B2 (ja) Ｐｌｌ回路
JP2002141797A (ja) 周波数シンセサイザ
KR101485224B1 (ko) 주파수 합성장치
JP6753132B2 (ja) 信号源