JP3851064B2 - Ｐｌｌシンセサイザ - Google Patents
Ｐｌｌシンセサイザ Download PDFInfo
- Publication number
- JP3851064B2 JP3851064B2 JP2000195058A JP2000195058A JP3851064B2 JP 3851064 B2 JP3851064 B2 JP 3851064B2 JP 2000195058 A JP2000195058 A JP 2000195058A JP 2000195058 A JP2000195058 A JP 2000195058A JP 3851064 B2 JP3851064 B2 JP 3851064B2
- Authority
- JP
- Japan
- Prior art keywords
- pll synthesizer
- synthesizer circuit
- mode
- circuit
- time constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 8
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＰＬＬシンセサイザ回路の作動方法であって、
その出力周波数がプログラミング可能な分周回路の相応の制御によってＰＬＬシンセサイザ回路のフィードバックループ内で選択可能であり、
前記ＰＬＬシンセサイザ回路は、受信動作モード並びに少なくとも１つのさらなる動作モードにおいて作動可能であり、少なくとも１つのさらなる動作モードにおいてはＰＬＬシンセサイザ回路は受信動作モードに比べて低減された整定時定数を有しており、
前記ＰＬＬシンセサイザ回路は、プログラミング可能な分周回路が変更された値によって駆動制御されることの検出に依存して少なくとも１つのさらなる動作モードへ切換えられる、ＰＬＬシンセサイザ回路の作動方法並びに、ＰＬＬシンセサイザ回路に関している。
【０００２】
【従来の技術】
ＰＬＬシンセサイザ回路は、従来技術からよく知られている。
【０００３】
まず図３に基づいてこのような回路の基本原理を簡単に説明する。局部発振器（水晶）１の固定の基準周波数に基づいて、電圧制御発振器（ＶＣＯ）１０における選択可能な出力周波数が準備される。それに対して局部発振器１の基準信号は、プログラミング可能な基準分周器２に供給され、分周された基準信号は、位相検出器３に転送される。位相検出器３は出力信号を、分周された基準信号の位相とプログラミング可能な分周器１２から供給された信号の位相との間で検出された差分に対して比例するように出力信号を送出する。位相検出器３の出力信号は、ローパスフィルタリングされ（ループフィルタ２１）、このローパスフィルタリングされた電圧信号は、ＶＣＯ１０に供給される。ＶＣＯ１０の出力信号は、一度は所望の信号として導出され、別の側ではさらなるプログラミング可能な分周器１２によって分出され、位相検出器３に供給される。プログラミング可能な分周器２ないし１２はマイクロプロセッサ１４によって制御可能である。
【０００４】
マイクロプロセッサ１４による制御値の変更によって、プログラミング可能な分周器２ないし１２の分周値は変更される。周波数の各変更の後では、制御ループが新たに再び整定され、引続きロックされる。この整定時定数は、例えばローパスループフィルタ２１の遅延（時定数）によって共に定められる。一般的な経験則として言えることは、新たな周波数への“ロッキング”に対する閉制御ループの設定時間は、位相検出器３に供給される分周された基準周波数の約１００周期分持続するということである。例えば１ｋＨｚの周波数のもとではこれは０.１秒である。
【０００５】
しかしながらＰＬＬシンセサイザ回路を備えた受信システムのもとでは特に次のようなことが重要である。すなわち周波数の変更をできるだけ速く実施することと同時に受信状態、すなわち固定された周波数においてできるだけ大きなＳＮ比を達成することである。この２つの条件、詳細には迅速な周波数変更とできるだけ大きな信号対雑音比は、通常は唯１つのループフィルタ、もしくは一般的にＰＬＬループの唯１つの時定数によって達成できるものではない。それ故に、種々の時定数を有するローパスフィルタ−ループフィルタを準備すること、例えば種々の時定数を有するローパスフィルタをスイッチングユニットによって並列接続的に切換えることが公知である。その際に、オーディオシステム内の各時定数の変更毎に可聴ノイズが発生する問題がある。なぜなら切換えの際に電位等化が行われ、比較的小さな時定数によって得られた時間の利点が、必然的に続くミュート手段によって打ち消されるからである。
【０００６】
米国特許出願 US-A-5 420 545 明細書では、フィードバックパスにおいて、その分周係数が制御回路を介して所望の出力周波数に依存して変更可能であるプログラミング可能な分周器を含んだ周波数シンセサイザが開示されている。その他にも新たな周波数への迅速な整定を可能にするために、ループフィルタの帯域幅が拡大されている。制御装置はこれに対して周波数変更信号によって誘起されている。ヨーロッパ特許出願 EP-A-0 669 722 明細書でもそれに類似の位相制御回路が開示されており、この場合はループフィルタの時定数が分周比変更の際に変更されている。このループフィルタは、可変抵抗を有する回路を含んでいる。このループフィルタの時定数は低減されるので、それによってＰＬＬのロックは周波数変更後に加速される。他のヨーロッパ特許出願 EP-A2-0 211 594 明細書に開示されている位相制御回路では、２つのループフィルタが設けられており、それらのループフィルタの間で分周比の変更に依存して切換えが行われてる。
【０００７】
ヨーロッパ特許出願 EP-A1-0 582 390 明細書からは次のような位相制御回路が公知である。すなわち位相比較器から供給された位相誤差に依存して２つの異なるループフィルタ間で切換えが行われる位相制御回路が公知である。この回路では位相誤差が低い場合には、ループフィルタが比較的僅かな帯域幅で作動され、位相誤差が大きい場合には、ループフィルタが比較的広い帯域幅で作動される。
【０００８】
またその他にも周波数変更を加速する手段も公知である。例えばＰＬＬループ内のチャージポンプの電流が著しく高められるかまたはループ増幅器が比較的高い電流で作動される。
【０００９】
前述したようなループフィルタのもとでの時定数による切換えの際の電位等化の問題に基づいて、従来技法の場合では頻繁に次のような制限が課せられる。すなわち周波数変更過程に対してチャージポンプの電流を高めることだけしか選択肢がない。このことはＰＬＬの整定状態において障害的なノイズなしでは不可能である。それ故に大抵の回路では次のような最適化がなされている。すなわち最大限達成可能なＳ／Ｎ比のもとで、達成される整定時間を単純に受入れ、Ｓ/Ｎ比の負担のみを引続き最適化することがなされている。
【００１０】
【発明が解決しようとする課題】
本発明の課題は、ＰＬＬシンセサイザに対して、周波数変更モード及び受信動作モードへの切換えに関する周波数変更がさらに改善される技法を提供することである。
【００１１】
【課題を解決するための手段】
上記課題は本発明により、プログラミング可能な分周回路の出力信号と基準周波数の間の位相差が、所定の閾値を下回った場合に直ちに受信動作モードへの切換えを行うようにして解決される。
【００１２】
【発明の実施の形態】
本発明の別の有利な実施例は従属請求項に記載されている。本発明によれば、ＰＬＬシンセサイザ回路の作動のための方法が提案されており、従来技法からも公知のように、このＰＬＬシンセサイザ回路の出力周波数は、ＰＬＬシンセサイザ回路のフィードバックループにおけるプログラミング可能な分周回路の相応の制御によって選択可能である。ＰＬＬシンセサイザ回路は、受信動作モード（固定の周波数）において、そして少なくとも１つのさらなる動作モード（周波数変更モード）において作動可能である。この少なくとも１つのさらなる動作モードでは、ＰＬＬシンセサイザ回路は、受信動作モードに比して低減された整定時定数を有しており、そのため周波数変更が比較的素速く行われ得る。その際ＰＬＬシンセサイザ回路は、プログラミング可能な分周回路が変更値で駆動されることの検出に依存して、少なくとも１つのさらなる動作モードへ切換えられる。
【００１３】
詳細にはプログラミング可能な分周回路の相応の制御によって周波数変更が実施される場合には、制御ループがその整定された状態から取り出され、位相差がほぼ無制限に増加する。この状態では受信がいずれの場合も不可能であり、そのため例えばローパスフィルタの時定数が縮小され得る。なぜなら周波数変更の際に大きな信号対雑音にあてがわれる必要のある値はないからである。プログラミング可能な分周回路の出力信号と基準周波数の間の位相差が所定の閾値を下回った場合には直ちに、受信動作モードへ戻される。この受信動作モードへの戻りのためには、ＰＬＬループにおける周波数変更モードのトリガとは異なる別の位置で開始される。
【００１４】
周波数変更動作モードへの切換えは、位相差による所定の限界値の上回りの検出によってトリガされるものではない。この位相差は、詳細にはＰＬＬループに対するノイズによる不所望な周波数変更なしでも所定の限界値を上回り得る。それにより、このようなケースでは不必要な周波数変更モードの初期化が生じ得る。周波数変更モードは、周波数変更がプログラミング可能な分周器の相応の制御によって実施されるべき場合にのみ初期化されるものである。
【００１５】
周波数変更モードへの変更が初期化された場合は、少なくとも以下のステップのうちの１つが実施され得る。
【００１６】
ａ）ＰＬＬシンセサイザ回路のチャージポンプの電流引き上げ、
ｂ）ＰＬＬシンセサイザ回路のループ増幅器の電流引き上げ、
ｃ）ＰＬＬシンセサイザ回路のループフィルタの時定数の低減、
ｄ）基準発振器とＰＬＬシンセサイザ回路の位相検出器との間のプログラミング可能な基準分周回路並びにプログラミング可能な分周回路をそれぞれの現在の出力周波数より高い周波数で制御し、これによって位相検出器に引上げられた周波数の信号を供給する。
【００１７】
既に前述したように、特にロックまでのＰＬＬループの整定時間は、位相検出器に供給された周波数に依存している。そのためのこの周波数の引上げは、整定時間を短縮させ得る。
【００１８】
本発明によれば、さらに１つのＰＬＬシンセサイザ回路が設けられる。このＰＬＬシンセサイザ回路は、プログラミング可能な分周回路を有しており、これはＰＬＬシンセサイザ回路の所望の出力周波数の選択に対する制御によって制御される。作動モード選択回路は、ＰＬＬシンセサイザ回路の受信動作モードと少なくとも１つのさらなる作動モード（周波数変更モード）を選択的に制御する。この場合ＰＬＬシンセサイザ回路は、周波数変更作動モードにおいて受信動作モードに比べて低減された整定時定数を有している。
【００１９】
変更された制御値での制御による、プログラミング可能な分周回路の制御の検出のための手段が設けられており、これは作動モード変更回路へ検出信号を送出し、この信号は最終的に少なくとも１つのさらなる作動モード（周波数変更動作モード）の起動制御を引き起こす。
【００２０】
位相検出器とインターロッキング−検出手段が設けられており、この場合インターロッキング−検出手段が位相検出器の出力信号を閾値と比較し、位相検出器の出力信号が閾値を下回っている場合には、インターロッキング信号が作動モード選択回路に送出され、受信動作モードの起動制御を引き起こす。
【００２１】
少なくとも１つのさらなる作動モード（周波数変更動作モード）におけるＰＬＬシンセサイザ回路の整定時定数の低減のために、チャージポンプが設けられていてもよく、その電流が少なくとも１つのさらなる作動モード（周波数変更動作モード）において高められてもよい。
【００２２】
代替的にまたは付加的に、ループ増幅器を作動する電流を周波数変更動作モードにおいて高めてもよい。
【００２３】
代替的にまたは付加的に、選択可能な時定数を有するループフィルタが設けられてもよく、その場合は時定数が周波数変更動作モードにおいて低減される。
【００２４】
さらに代替的にまたは付加的に、少なくとも１つのさらなる作動モード（周波数変更動作モード）におけるＰＬＬシンセサイザ回路の整定時定数の低減のために、プログラミング可能な基準分周回路を基準発振器とＰＬＬシンセサイザ回路の位相検出器との間に設けてもよい。この基準分周回路は少なくとも１つのさらなる作動モード（周蓮変更動作モード）において作動モード選択回路によってプログラミング可能な分周回路と共にそれぞれ比較的高い周波数へ制御される。
【００２５】
また有利には、異なる時定数を有する２つの並列なループフィルタが設けられてもよい。この場合は受信動作モードにおいてスイッチが、比較的大きな時定数のループフィルタを選択する。
【００２６】
前記２つのループフィルタ間では、電位等化のために高抵抗な抵抗が接続されてもよい。それにより、“クリック”の問題、すなわち電位等化における可聴の“クリックノイズ”が回避される。
【００２７】
代替的にループフィルタの時定数の変更のために、１つの抵抗がスイッチングユニットによってループフィルタに対して並列に切換え可能であってもよい。このケースでは、スイッチングユニットは切換スイッチではなく、並列に接続された抵抗のスイッチオン・オフである。またこのケースでは、可聴のクリックノイズの原因となる電位等化の問題は生じない。
【００２８】
【実施例】
次に本発明を図面に基づき以下の明細書で詳細に説明する。
【００２９】
まず始めに図１に基づいて本発明によるＰＬＬシンセサイザ回路を説明する。
【００３０】
水晶（発振器）１からは局部発振器周波数ｆLOが基準分周器２に供給される。この基準分周器２は、プログラミング可能な分周器であり、この場合のプログラミングは例えば制御ユニットのマイクロプロセッサ１４に基づいてバス１３を介して行われ得る。
【００３１】
基準分周器２の分周された出力周波数ｆREFは、位相検出器３に供給される。この位相検出器３の出力信号は、チャージポンプ４に供給される。このチャージポンプ（電流源）は、出力信号を、少なくとも２つの異なるループフィルタ６，７を有するローパスループフィルタユニットに送出する。スイッチングユニット５（これもバス１３を用いて制御される）によって、ループフィルタ６が比較的小さな時定数ｔ1によって切換えられるべきか、あるいはループフィルタ７が比較的大きな時定数ｔ2によて切換えられるべきかが選択可能である。切換え過程における可聴クリック雑音の回避又は電位等化のために、入力側で抵抗８が前記フープフィルタ６，７間で切換えられる。さらにループ増幅器９が設けられており、これはとりわけチャージポンプ４の例えば０.５〜４.５Ｖの間の電圧引上げを例えば０〜７Ｖの比較的高い電圧引上げに置換えるのに必要である。これは例えばＶＨＦアプリケーションのためのＶＣＯ１０によって求められるものである。
【００３２】
チャージポンプ４を流れる電流、並びにループ増幅器９を作動させる電流は、バス１３を介して例えばマイクロプロセッサ１４によって選択され得る。
【００３３】
供給された調整電圧ＶTに依存してＶＣＯによって生成された周波数ｆVCOの信号は、場合によっては再度増幅器１１によって増幅され、プログラミング可能な分周器１２に供給される。プログラミング可能な分周器１２によって分周された信号は、位相検出器３に供給され、この位相検出器３はこの信号の位相を基準分周器２からの信号の位相と比較する。
【００３４】
前記基準分周器２の分周値と、ループ分周器１２の分周値も、バス１３を介してマイクロプロセッサ１４によって制御され選択される。このマイクロプロセッサ１４は、バス１３を介して分周回路２ないし１２を例えば周波数変更の際に制御する。
【００３５】
既に冒頭で述べたように、マイクロプロセッサ１４によって初期化される周波数変更の際には、ＰＬＬシンセサイザ回路の整定時定数が低減される。それに対して種々の手段が該当するが、これらは以下で詳細に説明する。
【００３６】
ここではまず本発明による、整定時間の低減が伴う周波数変更モードがどのよに初期化されるかを説明する。既に前述したようにマイクロプロセッサ１４は、バス１３を介して周波数変更に対しループ分周器１２を新たな制御値で制御する。この変更される制御値は、トリガ１７によって検出される。これはループ分周器１２に対する新たな制御値の検出の際にスタート信号をモードスイッチ１５に送出する。このモード変更スイッチ１５（これは周波数変更動作モードと受信動作モードの間で交互に切換え可能である）その後バス１３を介して相応の切換え信号をＰＬＬシンセサイザ回路の種々の構成部に送出する。
【００３７】
周波数変更動作モードから受信動作モードへの戻りに対しては、インターロッキング検出器１６が位相検出器３から送出される位相差を検出する。この位相差が再び所定の閾値を下回って低下しＰＬＬシンセサイザ回路が全体的に再び整定されると直ちにインターロッキング検出器１６は、停止信号をトリガ１７に供給する。このトリガ１７は、それに応じた出力信号、つまりインターロッキング検出信号をモードスイッチ１５に送出する。モードスイッチ１５は、バス１３を介してＰＬＬシンセサイザ回路の種々の構成部を再び受信動作モードのパラメータまで切換える。
【００３８】
ループ分周器１２の変更された制御値の検出による周波数変更モードへの変更のトリガは、多くの利点を有している。その１つは、ループ分周器１２の変更された制御値が、意図的な周波数変更に対する一義的な示唆を表わしている。その上さらに周波数変更モードへの変更が、位相検出器３の出力側における例えばノイズによって生じた位相誤差に依存することはない。この場合のシステムは、総じて安定している。
【００３９】
動作モードスイッチ（モードスイッチ）１５は、バス１３を介してシンセサイザ回路の種々の構成部のパラメータを総体的にまたは部分的にのみ変更する。それにより受信（スタンダード）モードの他にも様々な周波数変更モード（高速モード）が可能となる。
【００４０】
基本的にＰＬＬシンセサイザ回路においては周波数変更モード（高速モード）に対して以下に述べるようなパラメータの変更が可能である。
【００４１】
既に前述したように、スイッチングユニット５による、大きな時定数Ｔａｕ2を揺するループフィルタ７から、小さな時定数Ｔａｕ1を有するループフィルタ６への切換えが行われ得る。それにより信号対雑音比も必然的に低下するが、しかしながらこれは周波数変更モード期間中では問題にはならない。
【００４２】
さらに周波数変更モード中はループ増幅器９を駆動している電流も引上げ可能である。その上さらにチャージポンプ４を流れる電流も引上げ可能である。最後に分周回路２ないし１２も比較的小さい分周値の方向に制御され（モードスイッチ１５によるトリガ）、それによって位相検出器３には比較的高い周波数の信号が供給される。
【００４３】
図２には本発明によるＰＬＬシンセサイザ回路のさらなる別の実施例が示されている。このさらなる実施例は、ループフィルタの領域が図１の実施例と相違している。図２からも明らかなように、この実施例によればループフィルタ１９と２０が常にアクティブである。周波数変更モードではこれらのループフィルタ１９，２０のみがアクティブである。受信モードの場合は、スイッチングユニット５がバス１３からの信号によってトリガされ抵抗１８をループフィルタ１９，２０に並列に接続する。それにより減衰と共にループフィルタの時定数も総体的に高められる。これによってスピードロスを受入れても信号対雑音比が向上され、これは受信状態において望ましいものである。
【００４４】
図２の実施例においても図１の実施例の抵抗と同じように、ループフィルタの２つの分岐の間でそれぞれ印加された電位を伝送し補償調整を行う構成が示されている。これにより障害のない切換えが可能となる。
【００４５】
もちろん２つ又はそれ以上の時定数がループフィルタの相応の手段によって固有のチャージポンプにおいて切換え可能でループ増幅器の出力側に接続されてもよい。それにより最小の回路コストで実現できる。最大の信号対雑音比が要求される作動状態（受信状態）並びに周波数変更モードの際の整定時間は、相互に依存することなく別々に最適化が可能である。整定時間の短縮化のためのループ増幅器の切換えの際には、チャージポンプ出力側の最適な条件がそのまま維持される（有利にはＶDD/２）。
【００４６】
集積化されたループ増幅器は、制御可能な電流源（チャージポンプ）を介して次のように選択的に整定可能である。すなわちチャージポンプの電流と選択されたループフィルタのコンビネーションの中で最大の信号対雑音比がＰＬＬシンセサイザ回路の最小整定時間のもとで達成される。２つの状態は個々に最適化が可能である。
【００４７】
図示のＰＬＬシンセサイザ回路の有利な適用分野は、カーラジオ、ＴＶ機器、移動無線機器などである。
【図面の簡単な説明】
【図１】本発明によるＰＬＬシンセサイザ回路の実施例を示した図である。
【図２】図１によるＰＬＬシンセサイザ回路のさらなる実施例を示した図である。
【図３】従来技術により一般的に公知のＰＬＬシンセサイザ回路を示した図である。
【符号の説明】
１ 水晶発振器
２ 基準分周器
３ 位相検出器
４ チャージポンプ
５ スイッチングユニット
６ ループフィルタ
７ ループフィルタ
８ 抵抗
９ ループ増幅器
１０ ＶＣＯ
１３ バス
１４ マイクロプロセッサ
１５ モードスイッチ
１６ インターロッキング検出手段
【発明の属する技術分野】
本発明は、ＰＬＬシンセサイザ回路の作動方法であって、
その出力周波数がプログラミング可能な分周回路の相応の制御によってＰＬＬシンセサイザ回路のフィードバックループ内で選択可能であり、
前記ＰＬＬシンセサイザ回路は、受信動作モード並びに少なくとも１つのさらなる動作モードにおいて作動可能であり、少なくとも１つのさらなる動作モードにおいてはＰＬＬシンセサイザ回路は受信動作モードに比べて低減された整定時定数を有しており、
前記ＰＬＬシンセサイザ回路は、プログラミング可能な分周回路が変更された値によって駆動制御されることの検出に依存して少なくとも１つのさらなる動作モードへ切換えられる、ＰＬＬシンセサイザ回路の作動方法並びに、ＰＬＬシンセサイザ回路に関している。
【０００２】
【従来の技術】
ＰＬＬシンセサイザ回路は、従来技術からよく知られている。
【０００３】
まず図３に基づいてこのような回路の基本原理を簡単に説明する。局部発振器（水晶）１の固定の基準周波数に基づいて、電圧制御発振器（ＶＣＯ）１０における選択可能な出力周波数が準備される。それに対して局部発振器１の基準信号は、プログラミング可能な基準分周器２に供給され、分周された基準信号は、位相検出器３に転送される。位相検出器３は出力信号を、分周された基準信号の位相とプログラミング可能な分周器１２から供給された信号の位相との間で検出された差分に対して比例するように出力信号を送出する。位相検出器３の出力信号は、ローパスフィルタリングされ（ループフィルタ２１）、このローパスフィルタリングされた電圧信号は、ＶＣＯ１０に供給される。ＶＣＯ１０の出力信号は、一度は所望の信号として導出され、別の側ではさらなるプログラミング可能な分周器１２によって分出され、位相検出器３に供給される。プログラミング可能な分周器２ないし１２はマイクロプロセッサ１４によって制御可能である。
【０００４】
マイクロプロセッサ１４による制御値の変更によって、プログラミング可能な分周器２ないし１２の分周値は変更される。周波数の各変更の後では、制御ループが新たに再び整定され、引続きロックされる。この整定時定数は、例えばローパスループフィルタ２１の遅延（時定数）によって共に定められる。一般的な経験則として言えることは、新たな周波数への“ロッキング”に対する閉制御ループの設定時間は、位相検出器３に供給される分周された基準周波数の約１００周期分持続するということである。例えば１ｋＨｚの周波数のもとではこれは０.１秒である。
【０００５】
しかしながらＰＬＬシンセサイザ回路を備えた受信システムのもとでは特に次のようなことが重要である。すなわち周波数の変更をできるだけ速く実施することと同時に受信状態、すなわち固定された周波数においてできるだけ大きなＳＮ比を達成することである。この２つの条件、詳細には迅速な周波数変更とできるだけ大きな信号対雑音比は、通常は唯１つのループフィルタ、もしくは一般的にＰＬＬループの唯１つの時定数によって達成できるものではない。それ故に、種々の時定数を有するローパスフィルタ−ループフィルタを準備すること、例えば種々の時定数を有するローパスフィルタをスイッチングユニットによって並列接続的に切換えることが公知である。その際に、オーディオシステム内の各時定数の変更毎に可聴ノイズが発生する問題がある。なぜなら切換えの際に電位等化が行われ、比較的小さな時定数によって得られた時間の利点が、必然的に続くミュート手段によって打ち消されるからである。
【０００６】
米国特許出願 US-A-5 420 545 明細書では、フィードバックパスにおいて、その分周係数が制御回路を介して所望の出力周波数に依存して変更可能であるプログラミング可能な分周器を含んだ周波数シンセサイザが開示されている。その他にも新たな周波数への迅速な整定を可能にするために、ループフィルタの帯域幅が拡大されている。制御装置はこれに対して周波数変更信号によって誘起されている。ヨーロッパ特許出願 EP-A-0 669 722 明細書でもそれに類似の位相制御回路が開示されており、この場合はループフィルタの時定数が分周比変更の際に変更されている。このループフィルタは、可変抵抗を有する回路を含んでいる。このループフィルタの時定数は低減されるので、それによってＰＬＬのロックは周波数変更後に加速される。他のヨーロッパ特許出願 EP-A2-0 211 594 明細書に開示されている位相制御回路では、２つのループフィルタが設けられており、それらのループフィルタの間で分周比の変更に依存して切換えが行われてる。
【０００７】
ヨーロッパ特許出願 EP-A1-0 582 390 明細書からは次のような位相制御回路が公知である。すなわち位相比較器から供給された位相誤差に依存して２つの異なるループフィルタ間で切換えが行われる位相制御回路が公知である。この回路では位相誤差が低い場合には、ループフィルタが比較的僅かな帯域幅で作動され、位相誤差が大きい場合には、ループフィルタが比較的広い帯域幅で作動される。
【０００８】
またその他にも周波数変更を加速する手段も公知である。例えばＰＬＬループ内のチャージポンプの電流が著しく高められるかまたはループ増幅器が比較的高い電流で作動される。
【０００９】
前述したようなループフィルタのもとでの時定数による切換えの際の電位等化の問題に基づいて、従来技法の場合では頻繁に次のような制限が課せられる。すなわち周波数変更過程に対してチャージポンプの電流を高めることだけしか選択肢がない。このことはＰＬＬの整定状態において障害的なノイズなしでは不可能である。それ故に大抵の回路では次のような最適化がなされている。すなわち最大限達成可能なＳ／Ｎ比のもとで、達成される整定時間を単純に受入れ、Ｓ/Ｎ比の負担のみを引続き最適化することがなされている。
【００１０】
【発明が解決しようとする課題】
本発明の課題は、ＰＬＬシンセサイザに対して、周波数変更モード及び受信動作モードへの切換えに関する周波数変更がさらに改善される技法を提供することである。
【００１１】
【課題を解決するための手段】
上記課題は本発明により、プログラミング可能な分周回路の出力信号と基準周波数の間の位相差が、所定の閾値を下回った場合に直ちに受信動作モードへの切換えを行うようにして解決される。
【００１２】
【発明の実施の形態】
本発明の別の有利な実施例は従属請求項に記載されている。本発明によれば、ＰＬＬシンセサイザ回路の作動のための方法が提案されており、従来技法からも公知のように、このＰＬＬシンセサイザ回路の出力周波数は、ＰＬＬシンセサイザ回路のフィードバックループにおけるプログラミング可能な分周回路の相応の制御によって選択可能である。ＰＬＬシンセサイザ回路は、受信動作モード（固定の周波数）において、そして少なくとも１つのさらなる動作モード（周波数変更モード）において作動可能である。この少なくとも１つのさらなる動作モードでは、ＰＬＬシンセサイザ回路は、受信動作モードに比して低減された整定時定数を有しており、そのため周波数変更が比較的素速く行われ得る。その際ＰＬＬシンセサイザ回路は、プログラミング可能な分周回路が変更値で駆動されることの検出に依存して、少なくとも１つのさらなる動作モードへ切換えられる。
【００１３】
詳細にはプログラミング可能な分周回路の相応の制御によって周波数変更が実施される場合には、制御ループがその整定された状態から取り出され、位相差がほぼ無制限に増加する。この状態では受信がいずれの場合も不可能であり、そのため例えばローパスフィルタの時定数が縮小され得る。なぜなら周波数変更の際に大きな信号対雑音にあてがわれる必要のある値はないからである。プログラミング可能な分周回路の出力信号と基準周波数の間の位相差が所定の閾値を下回った場合には直ちに、受信動作モードへ戻される。この受信動作モードへの戻りのためには、ＰＬＬループにおける周波数変更モードのトリガとは異なる別の位置で開始される。
【００１４】
周波数変更動作モードへの切換えは、位相差による所定の限界値の上回りの検出によってトリガされるものではない。この位相差は、詳細にはＰＬＬループに対するノイズによる不所望な周波数変更なしでも所定の限界値を上回り得る。それにより、このようなケースでは不必要な周波数変更モードの初期化が生じ得る。周波数変更モードは、周波数変更がプログラミング可能な分周器の相応の制御によって実施されるべき場合にのみ初期化されるものである。
【００１５】
周波数変更モードへの変更が初期化された場合は、少なくとも以下のステップのうちの１つが実施され得る。
【００１６】
ａ）ＰＬＬシンセサイザ回路のチャージポンプの電流引き上げ、
ｂ）ＰＬＬシンセサイザ回路のループ増幅器の電流引き上げ、
ｃ）ＰＬＬシンセサイザ回路のループフィルタの時定数の低減、
ｄ）基準発振器とＰＬＬシンセサイザ回路の位相検出器との間のプログラミング可能な基準分周回路並びにプログラミング可能な分周回路をそれぞれの現在の出力周波数より高い周波数で制御し、これによって位相検出器に引上げられた周波数の信号を供給する。
【００１７】
既に前述したように、特にロックまでのＰＬＬループの整定時間は、位相検出器に供給された周波数に依存している。そのためのこの周波数の引上げは、整定時間を短縮させ得る。
【００１８】
本発明によれば、さらに１つのＰＬＬシンセサイザ回路が設けられる。このＰＬＬシンセサイザ回路は、プログラミング可能な分周回路を有しており、これはＰＬＬシンセサイザ回路の所望の出力周波数の選択に対する制御によって制御される。作動モード選択回路は、ＰＬＬシンセサイザ回路の受信動作モードと少なくとも１つのさらなる作動モード（周波数変更モード）を選択的に制御する。この場合ＰＬＬシンセサイザ回路は、周波数変更作動モードにおいて受信動作モードに比べて低減された整定時定数を有している。
【００１９】
変更された制御値での制御による、プログラミング可能な分周回路の制御の検出のための手段が設けられており、これは作動モード変更回路へ検出信号を送出し、この信号は最終的に少なくとも１つのさらなる作動モード（周波数変更動作モード）の起動制御を引き起こす。
【００２０】
位相検出器とインターロッキング−検出手段が設けられており、この場合インターロッキング−検出手段が位相検出器の出力信号を閾値と比較し、位相検出器の出力信号が閾値を下回っている場合には、インターロッキング信号が作動モード選択回路に送出され、受信動作モードの起動制御を引き起こす。
【００２１】
少なくとも１つのさらなる作動モード（周波数変更動作モード）におけるＰＬＬシンセサイザ回路の整定時定数の低減のために、チャージポンプが設けられていてもよく、その電流が少なくとも１つのさらなる作動モード（周波数変更動作モード）において高められてもよい。
【００２２】
代替的にまたは付加的に、ループ増幅器を作動する電流を周波数変更動作モードにおいて高めてもよい。
【００２３】
代替的にまたは付加的に、選択可能な時定数を有するループフィルタが設けられてもよく、その場合は時定数が周波数変更動作モードにおいて低減される。
【００２４】
さらに代替的にまたは付加的に、少なくとも１つのさらなる作動モード（周波数変更動作モード）におけるＰＬＬシンセサイザ回路の整定時定数の低減のために、プログラミング可能な基準分周回路を基準発振器とＰＬＬシンセサイザ回路の位相検出器との間に設けてもよい。この基準分周回路は少なくとも１つのさらなる作動モード（周蓮変更動作モード）において作動モード選択回路によってプログラミング可能な分周回路と共にそれぞれ比較的高い周波数へ制御される。
【００２５】
また有利には、異なる時定数を有する２つの並列なループフィルタが設けられてもよい。この場合は受信動作モードにおいてスイッチが、比較的大きな時定数のループフィルタを選択する。
【００２６】
前記２つのループフィルタ間では、電位等化のために高抵抗な抵抗が接続されてもよい。それにより、“クリック”の問題、すなわち電位等化における可聴の“クリックノイズ”が回避される。
【００２７】
代替的にループフィルタの時定数の変更のために、１つの抵抗がスイッチングユニットによってループフィルタに対して並列に切換え可能であってもよい。このケースでは、スイッチングユニットは切換スイッチではなく、並列に接続された抵抗のスイッチオン・オフである。またこのケースでは、可聴のクリックノイズの原因となる電位等化の問題は生じない。
【００２８】
【実施例】
次に本発明を図面に基づき以下の明細書で詳細に説明する。
【００２９】
まず始めに図１に基づいて本発明によるＰＬＬシンセサイザ回路を説明する。
【００３０】
水晶（発振器）１からは局部発振器周波数ｆLOが基準分周器２に供給される。この基準分周器２は、プログラミング可能な分周器であり、この場合のプログラミングは例えば制御ユニットのマイクロプロセッサ１４に基づいてバス１３を介して行われ得る。
【００３１】
基準分周器２の分周された出力周波数ｆREFは、位相検出器３に供給される。この位相検出器３の出力信号は、チャージポンプ４に供給される。このチャージポンプ（電流源）は、出力信号を、少なくとも２つの異なるループフィルタ６，７を有するローパスループフィルタユニットに送出する。スイッチングユニット５（これもバス１３を用いて制御される）によって、ループフィルタ６が比較的小さな時定数ｔ1によって切換えられるべきか、あるいはループフィルタ７が比較的大きな時定数ｔ2によて切換えられるべきかが選択可能である。切換え過程における可聴クリック雑音の回避又は電位等化のために、入力側で抵抗８が前記フープフィルタ６，７間で切換えられる。さらにループ増幅器９が設けられており、これはとりわけチャージポンプ４の例えば０.５〜４.５Ｖの間の電圧引上げを例えば０〜７Ｖの比較的高い電圧引上げに置換えるのに必要である。これは例えばＶＨＦアプリケーションのためのＶＣＯ１０によって求められるものである。
【００３２】
チャージポンプ４を流れる電流、並びにループ増幅器９を作動させる電流は、バス１３を介して例えばマイクロプロセッサ１４によって選択され得る。
【００３３】
供給された調整電圧ＶTに依存してＶＣＯによって生成された周波数ｆVCOの信号は、場合によっては再度増幅器１１によって増幅され、プログラミング可能な分周器１２に供給される。プログラミング可能な分周器１２によって分周された信号は、位相検出器３に供給され、この位相検出器３はこの信号の位相を基準分周器２からの信号の位相と比較する。
【００３４】
前記基準分周器２の分周値と、ループ分周器１２の分周値も、バス１３を介してマイクロプロセッサ１４によって制御され選択される。このマイクロプロセッサ１４は、バス１３を介して分周回路２ないし１２を例えば周波数変更の際に制御する。
【００３５】
既に冒頭で述べたように、マイクロプロセッサ１４によって初期化される周波数変更の際には、ＰＬＬシンセサイザ回路の整定時定数が低減される。それに対して種々の手段が該当するが、これらは以下で詳細に説明する。
【００３６】
ここではまず本発明による、整定時間の低減が伴う周波数変更モードがどのよに初期化されるかを説明する。既に前述したようにマイクロプロセッサ１４は、バス１３を介して周波数変更に対しループ分周器１２を新たな制御値で制御する。この変更される制御値は、トリガ１７によって検出される。これはループ分周器１２に対する新たな制御値の検出の際にスタート信号をモードスイッチ１５に送出する。このモード変更スイッチ１５（これは周波数変更動作モードと受信動作モードの間で交互に切換え可能である）その後バス１３を介して相応の切換え信号をＰＬＬシンセサイザ回路の種々の構成部に送出する。
【００３７】
周波数変更動作モードから受信動作モードへの戻りに対しては、インターロッキング検出器１６が位相検出器３から送出される位相差を検出する。この位相差が再び所定の閾値を下回って低下しＰＬＬシンセサイザ回路が全体的に再び整定されると直ちにインターロッキング検出器１６は、停止信号をトリガ１７に供給する。このトリガ１７は、それに応じた出力信号、つまりインターロッキング検出信号をモードスイッチ１５に送出する。モードスイッチ１５は、バス１３を介してＰＬＬシンセサイザ回路の種々の構成部を再び受信動作モードのパラメータまで切換える。
【００３８】
ループ分周器１２の変更された制御値の検出による周波数変更モードへの変更のトリガは、多くの利点を有している。その１つは、ループ分周器１２の変更された制御値が、意図的な周波数変更に対する一義的な示唆を表わしている。その上さらに周波数変更モードへの変更が、位相検出器３の出力側における例えばノイズによって生じた位相誤差に依存することはない。この場合のシステムは、総じて安定している。
【００３９】
動作モードスイッチ（モードスイッチ）１５は、バス１３を介してシンセサイザ回路の種々の構成部のパラメータを総体的にまたは部分的にのみ変更する。それにより受信（スタンダード）モードの他にも様々な周波数変更モード（高速モード）が可能となる。
【００４０】
基本的にＰＬＬシンセサイザ回路においては周波数変更モード（高速モード）に対して以下に述べるようなパラメータの変更が可能である。
【００４１】
既に前述したように、スイッチングユニット５による、大きな時定数Ｔａｕ2を揺するループフィルタ７から、小さな時定数Ｔａｕ1を有するループフィルタ６への切換えが行われ得る。それにより信号対雑音比も必然的に低下するが、しかしながらこれは周波数変更モード期間中では問題にはならない。
【００４２】
さらに周波数変更モード中はループ増幅器９を駆動している電流も引上げ可能である。その上さらにチャージポンプ４を流れる電流も引上げ可能である。最後に分周回路２ないし１２も比較的小さい分周値の方向に制御され（モードスイッチ１５によるトリガ）、それによって位相検出器３には比較的高い周波数の信号が供給される。
【００４３】
図２には本発明によるＰＬＬシンセサイザ回路のさらなる別の実施例が示されている。このさらなる実施例は、ループフィルタの領域が図１の実施例と相違している。図２からも明らかなように、この実施例によればループフィルタ１９と２０が常にアクティブである。周波数変更モードではこれらのループフィルタ１９，２０のみがアクティブである。受信モードの場合は、スイッチングユニット５がバス１３からの信号によってトリガされ抵抗１８をループフィルタ１９，２０に並列に接続する。それにより減衰と共にループフィルタの時定数も総体的に高められる。これによってスピードロスを受入れても信号対雑音比が向上され、これは受信状態において望ましいものである。
【００４４】
図２の実施例においても図１の実施例の抵抗と同じように、ループフィルタの２つの分岐の間でそれぞれ印加された電位を伝送し補償調整を行う構成が示されている。これにより障害のない切換えが可能となる。
【００４５】
もちろん２つ又はそれ以上の時定数がループフィルタの相応の手段によって固有のチャージポンプにおいて切換え可能でループ増幅器の出力側に接続されてもよい。それにより最小の回路コストで実現できる。最大の信号対雑音比が要求される作動状態（受信状態）並びに周波数変更モードの際の整定時間は、相互に依存することなく別々に最適化が可能である。整定時間の短縮化のためのループ増幅器の切換えの際には、チャージポンプ出力側の最適な条件がそのまま維持される（有利にはＶDD/２）。
【００４６】
集積化されたループ増幅器は、制御可能な電流源（チャージポンプ）を介して次のように選択的に整定可能である。すなわちチャージポンプの電流と選択されたループフィルタのコンビネーションの中で最大の信号対雑音比がＰＬＬシンセサイザ回路の最小整定時間のもとで達成される。２つの状態は個々に最適化が可能である。
【００４７】
図示のＰＬＬシンセサイザ回路の有利な適用分野は、カーラジオ、ＴＶ機器、移動無線機器などである。
【図面の簡単な説明】
【図１】本発明によるＰＬＬシンセサイザ回路の実施例を示した図である。
【図２】図１によるＰＬＬシンセサイザ回路のさらなる実施例を示した図である。
【図３】従来技術により一般的に公知のＰＬＬシンセサイザ回路を示した図である。
【符号の説明】
１ 水晶発振器
２ 基準分周器
３ 位相検出器
４ チャージポンプ
５ スイッチングユニット
６ ループフィルタ
７ ループフィルタ
８ 抵抗
９ ループ増幅器
１０ ＶＣＯ
１３ バス
１４ マイクロプロセッサ
１５ モードスイッチ
１６ インターロッキング検出手段
Claims (10)
- ＰＬＬシンセサイザ回路の作動方法であって、
その出力周波数（ｆVCO）がプログラミング可能な分周回路（１２）の相応の制御によってＰＬＬシンセサイザ回路のフィードバックループ内で選択可能であり、
前記ＰＬＬシンセサイザ回路は、受信動作モード並びに少なくとも１つのさらなる動作モードにおいて作動可能であり、少なくとも１つのさらなる動作モードにおいてはＰＬＬシンセサイザ回路は受信動作モードに比べて低減された整定時定数を有しており、
前記ＰＬＬシンセサイザ回路は、プログラミング可能な分周回路（１２）が変更された値によって駆動制御されることを検出すると、少なくとも１つのさらなる動作モードへ切換えられ、
前記ＰＬＬシンセサイザ回路は、プログラミング可能な分周回路（１２）の出力信号と基準周波数（ｆREF）の間の位相差（３）が所定の閾値を下回った場合に直ちに、受信動作モードへ切換えられることを特徴とする方法。 - 少なくとも１つのさらなる動作モードへの切換えの際に、ＰＬＬシンセサイザ回路の整定時定数の低減のために、以下のステップ、
−ＰＬＬシンセサイザ回路のチャージポンプ（４）の電流の引き上げステップ、
−ＰＬＬシンセサイザ回路のループ増幅器（９）の電流の引き上げステップ、
−ＰＬＬシンセサイザ回路のループフィルタ（６，７）の時定数の低減ステップ、
−プログラミング可能な分周回路（１２）並びに、ＰＬＬシンセサイザ回路の基準発振器（１）と位相検出器（３）の間に接続されているプログラミング可能な基準分周回路（２）のそれぞれの現在の出力周波数より高い周波数への駆動制御ステップ、
のうちの少なくとも１つが実施される、請求項１記載の方法。 - ＰＬＬシンセサイザ回路であって、
プログラミング可能な分周回路（１２）を有しており、該分周回路（１２）は制御部（１４）によってＰＬＬシンセサイザ回路の所望の出力周波数（ｆVCO）の選択のために駆動制御されており、
作動モード選択回路（１５）を有しており、該作動モード選択回路（１５）は、ＰＬＬシンセサイザ回路の受信動作モードと少なくとも１つのさらなる動作モードを選択的に駆動制御しており、その際少なくとも１つのさらなる動作モードではＰＬＬシンセサイザ回路は受信動作モードに比べて低減された整定時定数を有しており、
変更された制御値での制御部（１４）によるプログラミング可能な分周回路（１２）の駆動制御を検出する手段（１７）を有しており、該手段（１７）は検出信号を作動モード選択回路（１５）に送出し、該作動モード選択回路（１５）は少なくとも１つのさらなる作動モードの駆動制御を引き起こし、
位相検出器（３）とインターロッキング検出手段（１６）が設けられており、該インターロッキング検出手段（１６）は前記位相検出器（３）の出力信号を閾値と比較し、前記位相検出器（３）の出力信号が閾値を下回っている場合にはインターロッキング信号を作動モード選択回路（１５）に送出し、該作動モード選択回路（１５）は受信動作モードの駆動制御を引き起こすように構成されていることを特徴とするＰＬＬシンセサイザ回路。 - 少なくとも１つのさらなる作動モードにおいてＰＬＬシンセサイザ回路の整定時定数の低減のために、チャージポンプ（４）が設けられ、該チャージポンプ（４）の電流が少なくとも１つのさらなる作動モードにおいて引上げられる、請求項３記載のＰＬＬシンセサイザ回路。
- 少なくとも１つのさらなる作動モードにおいてＰＬＬシンセサイザ回路の整定時定数の低減のために、ループ増幅器（９）が設けられ、該ループ増幅器（９）の電流が少なくとも１つのさらなる作動モードにおいて引上げられる、請求項３または４記載のＰＬＬシンセサイザ回路。
- 少なくとも１つのさらなる作動モードにおいてＰＬＬシンセサイザ回路の整定時定数の低減のために、選択可能な時定数を有するループフィルタが設けられ、該ループフィルタの時定数が少なくとも１つのさらなる作動モードにおいて低減される、請求項３〜５いずれか１項記載のＰＬＬシンセサイザ回路。
- 少なくとも１つのさらなる作動モードにおいてＰＬＬシンセサイザ回路の整定時定数の低減のために、プログラミング可能な基準分周回路（２）が設けられ、該基準分周回路（２）は、ＰＬＬシンセサイザ回路の基準発振器（１）と位相検出器（３）の間に接続され、少なくとも１つのさらなる作動モードにおいてプログラミング可能な分周回路（１２）と共に作動モード選択回路（１５）によりそれぞれの現在の出力周波数より高い周波数まで駆動制御される、請求項３〜６いずれか１項記載のＰＬＬシンセサイザ回路。
- 前記選択可能な時定数を有するループフィルタとして、異なる時定数を有する２つの並列なループフィルタ（６，７）が設けられており、この場合前記受信動作モードにおいてスイッチ（５）が、比較的大きい時定数を有しているループフィルタを選択する、請求項６記載のＰＬＬシンセサイザ回路。
- 前記２つの並列なループフィルタ（６，７）の第１のループフィルタ（６）の入力端子と第２のループフィルタ（７）の入力端子とを、高抵抗値を有する抵抗（８）で接続する、請求項８記載のＰＬＬシンセサイザ回路。
- 前記選択可能な時定数を有するループフィルタは、ループフィルタ（１９，２０）の時定数の変更のために、抵抗（１８）がスイッチングユニット（５）によって前記ループフィルタ（１９，２０）の一部に並列に接続可能である、請求項６記載のＰＬＬシンセサイザ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19930225 | 1999-06-30 | ||
| DE19930225.1 | 1999-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001044831A JP2001044831A (ja) | 2001-02-16 |
| JP3851064B2 true JP3851064B2 (ja) | 2006-11-29 |
Family
ID=7913224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000195058A Expired - Fee Related JP3851064B2 (ja) | 1999-06-30 | 2000-06-28 | Ｐｌｌシンセサイザ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6396353B1 (ja) |
| EP (1) | EP1067693B1 (ja) |
| JP (1) | JP3851064B2 (ja) |
| DE (1) | DE50013321D1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0101954D0 (en) | 2001-01-25 | 2001-03-14 | Qualcomm Uk Ltd | Phase-locked loop |
| DE102004030841A1 (de) * | 2004-06-25 | 2006-01-26 | Siemens Ag | Verringerung der Einschwingzeit und Kompensation von Phasenfeldern von auf Phasenregelkreisen basierenden Frequenzsynthesizern |
| DE102005018950B4 (de) * | 2004-12-01 | 2011-04-14 | Wired Connections LLC, Wilmington | Vorrichtung und Verfahren zur Phasensynchronisation mit Hilfe eines Mikrocontrollers |
| US7605723B2 (en) * | 2004-12-14 | 2009-10-20 | Cirrus Logic, Inc. | Circuits and methods for implementing mode selection in multiple-mode integrated circuits |
| US20080150626A1 (en) * | 2006-12-21 | 2008-06-26 | Northrop Grumman Systems Corporation | Time variant filter with reduced settling time |
| US7639088B2 (en) * | 2007-09-27 | 2009-12-29 | Nanoamp Mobile, Inc. | Phase-locked loop start-up techniques |
| JP2009188811A (ja) * | 2008-02-07 | 2009-08-20 | Sumitomo Electric Ind Ltd | Ｐｏｎシステムの局側装置、受信方法及びクロックデータ再生回路 |
| US20110188543A1 (en) * | 2008-08-04 | 2011-08-04 | Nxp B.V. | State saving control for generating at least one output signal |
| EP2228718A1 (en) * | 2009-03-11 | 2010-09-15 | Harman Becker Automotive Systems GmbH | Computing device and start-up method therefor |
| US9385731B2 (en) * | 2014-07-16 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company Limited | Phase-locked loop (PLL) |
| ES2719545T3 (es) | 2015-04-15 | 2019-07-11 | Mitsubishi Electric Corp | Sintetizador |
| WO2018192654A1 (en) * | 2017-04-20 | 2018-10-25 | Telefonaktiebolaget Lm Ericsson (Publ) | Signal generation device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4745371A (en) | 1985-08-02 | 1988-05-17 | Libera Developments Limited | Phase-locked digital synthesizer |
| JP2798142B2 (ja) * | 1990-06-15 | 1998-09-17 | 三菱電機株式会社 | 周波数シンセサイザ |
| US5128632A (en) * | 1991-05-16 | 1992-07-07 | Motorola, Inc. | Adaptive lock time controller for a frequency synthesizer and method therefor |
| JP2980267B2 (ja) * | 1992-01-20 | 1999-11-22 | 日本電信電話株式会社 | 位相比較回路およびこれを用いた位相同期発振回路 |
| US5315623A (en) | 1992-08-04 | 1994-05-24 | Ford Motor Company | Dual mode phase-locked loop |
| US5420545A (en) | 1993-03-10 | 1995-05-30 | National Semiconductor Corporation | Phase lock loop with selectable frequency switching time |
| DE69523193D1 (de) | 1994-02-28 | 2001-11-22 | Nec Corp | PLL-Schaltung mit verringter Einrastzeit |
| US5631587A (en) | 1994-05-03 | 1997-05-20 | Pericom Semiconductor Corporation | Frequency synthesizer with adaptive loop bandwidth |
| JP3327028B2 (ja) * | 1995-02-14 | 2002-09-24 | 松下電器産業株式会社 | 周波数シンセサイザ |
| JP3851425B2 (ja) * | 1997-10-14 | 2006-11-29 | 富士通株式会社 | Ｐｌｌ回路 |
-
2000
- 2000-06-28 JP JP2000195058A patent/JP3851064B2/ja not_active Expired - Fee Related
- 2000-06-29 EP EP00113819A patent/EP1067693B1/de not_active Expired - Lifetime
- 2000-06-29 DE DE50013321T patent/DE50013321D1/de not_active Expired - Lifetime
- 2000-06-30 US US09/606,529 patent/US6396353B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001044831A (ja) | 2001-02-16 |
| EP1067693B1 (de) | 2006-08-16 |
| EP1067693A1 (de) | 2001-01-10 |
| DE50013321D1 (de) | 2006-09-28 |
| US6396353B1 (en) | 2002-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1387495B1 (en) | Low noise switched low pass filter with benign transients | |
| US7893774B2 (en) | VCO driving circuit and frequency synthesizer | |
| JP3851064B2 (ja) | Ｐｌｌシンセサイザ | |
| US6747519B2 (en) | Phase-locked loop with automatic frequency tuning | |
| US7408419B2 (en) | Sigma-delta fractional-N PLL with reduced frequency error | |
| JP2748676B2 (ja) | Ｐｌｌ回路 | |
| JPH05304471A (ja) | 走査レシーバ用改良型シンセサイザループフィルタ | |
| EP0929157A1 (en) | Pll frequency synthesizer and method for controlling the pll frequency synthesizer | |
| EP0682413B1 (en) | PLL frequency synthesizer | |
| US6549079B1 (en) | Feedback systems for enhanced oscillator switching time | |
| EP0582390B1 (en) | Dual mode phase-locked loop | |
| US6140881A (en) | Display apparatus with a circuit for controlling the input voltage of PLL according to display mode and method | |
| US20070120609A1 (en) | Phase locked loop circuit with a voltage controlled oscillator | |
| US5317285A (en) | Frequency synthesizer employing a continuously adaptive phase detector and method | |
| JPH0738457A (ja) | 同調電圧を発生するための回路装置 | |
| US6307439B2 (en) | Voltage controlled oscillator with adaptive closed loop coarse tune | |
| JPH0993125A (ja) | Ｐｌｌシンセサイザ回路 | |
| US20070241825A1 (en) | Phase Locked Loop Circuit | |
| JP3585029B2 (ja) | フェーズ・ロックド・ループ回路 | |
| US6717484B2 (en) | Circuits for use in radio communications | |
| JP2004266594A (ja) | 高速ｐｌｌ周波数シンセサイザー | |
| JP2007110685A (ja) | 受信装置およびその妨害信号減衰方法 | |
| JP4252601B2 (ja) | Ｖｃｏ駆動回路及び周波数シンセサイザ | |
| KR20010102925A (ko) | Ｐｌｌ 회로에 의한 주파수 발생 방법 | |
| EP0844739A1 (en) | Phase-locked loop circuit, particularly for a transmitter-receiver system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041105 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050202 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050506 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060831 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |