JP4252601B2 - Vco駆動回路及び周波数シンセサイザ - Google Patents
Vco駆動回路及び周波数シンセサイザ Download PDFInfo
- Publication number
- JP4252601B2 JP4252601B2 JP2007015922A JP2007015922A JP4252601B2 JP 4252601 B2 JP4252601 B2 JP 4252601B2 JP 2007015922 A JP2007015922 A JP 2007015922A JP 2007015922 A JP2007015922 A JP 2007015922A JP 4252601 B2 JP4252601 B2 JP 4252601B2
- Authority
- JP
- Japan
- Prior art keywords
- lpf
- frequency
- capacitor
- vco
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 68
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 6
- 238000009499 grossing Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 27
- NPOJQCVWMSKXDN-UHFFFAOYSA-N Dacthal Chemical compound COC(=O)C1=C(Cl)C(Cl)=C(C(=O)OC)C(Cl)=C1Cl NPOJQCVWMSKXDN-UHFFFAOYSA-N 0.000 description 18
- 230000006866 deterioration Effects 0.000 description 8
- 101100488882 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) YPL080C gene Proteins 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 235000014676 Phragmites communis Nutrition 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000002194 synthesizing effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
Images
Description
従来の周波数シンセサイザについて図13を使って説明する。図13は、従来の周波数シンセサイザの概略構成図である。
従来の周波数シンセサイザは、図13に示すように、基準周波数信号fref を発振する発振器21と、その周波数信号を1/Mに分周する分周器22と、分周器22からの基準信号と分周器27からの出力信号との位相を比較し、位相差信号を出力する位相比較器(PLL IC)23と、位相差をパルス幅の電圧で出力するチャージポンプ(Charge pump)24と、チャージポンプ24からの出力電圧を平滑化するLPF(Low Pass Filter)25と、LPF25からの制御電圧によって周波数を変更して希望する周波数を発振するVCO26と、VCO26からの出力周波数を分岐して入力し、1/Nに分周して位相比較器23に出力する分周器27とから基本的に構成されている。
また、一般に、LPF25には、図14に示すラグフィルタ、図15に示すラグリードフィルタが用いられる。図14は、ラグフィルタの構成図であり、図15は、ラグリードフィルタの構成図である。
ラグフィルタは、図14に示すように、抵抗RとコンデンサCで構成したフィルタである。
ラグリードフィルタは、図15に示すように、2つの抵抗R1,R2 と1つのコンデンサCで構成したフィルタである。
通常、上記の構成を複数個用意して機器を構成するようになっている。
このような周波数シンセサイザの先行技術としては、例えば、特開2004−274673号公報がある(特許文献1)。
図16の周波数シンセサイザは、基準周波数信号fref を発振する発振器21と、その周波数信号を1/Mに分周する分周器22と、分周器22からの基準信号と分周器27からの出力信号との位相を比較し、位相差信号を出力する位相比較器(PLL IC)23と、位相差をパルス幅の電圧で出力するチャージポンプ24と、チャージポンプ24からの出力電圧を平滑化するLPF25と、LPF25からの制御電圧に基づいて周波数を変更して希望する周波数を発振するVCO26と、VCO26からの出力周波数を分岐して入力し、1/Nに分周して位相比較器23に出力する分周器27と、分周器27にデータ設定のタイミングを与えると共に設定周波数に対応するプリセット電圧のデータ値を出力するCPU(Central Processing Unit)28と、CPU28からのプリセット電圧のデータ値をデジタル/アナログ変換するDAコンバータ(DAC)29と、LPF25からの出力にDAC29からのプリセット電圧を加算する加算器30とから基本的に構成されている。
[実施の形態の概要]
本発明の実施の形態に係るVCO駆動回路は、VCOの制御端子に制御信号を入力するVCO駆動回路であって、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、粗調用DACからの出力のノイズを除去してVCOの制御端子への入力とする、低い周波数しか通過させない周波数通過特性(応答速度の遅い)を有する第1のLPFと、微調用DACからの出力を電圧に変換し、信号の平滑化を行う、高い周波数まで通過させる周波数通過特性(応答速度の速い)を有する第2のLPFと、第1のLPFの入力段と第2のLPFの入力段とを接続する抵抗と、第1のLPFの出力に第2のLPFの出力が加算されるよう容量結合するコンデンサとを有するものであり、VCOの制御端子からみたインピーダンスを低くして、VCOの位相雑音特性の劣化を防ぐことができるものである。
本発明の実施の形態に係る周波数シンセサイザについて図1を参照しながら説明する。図1は、本発明の実施の形態に係る周波数シンセサイザの概略構成図である。
本発明の実施の形態に係る周波数シンセサイザ(本周波数シンセサイザ)は、図1に示すように、基準周波数frefを発振する発振回路1と、その周波数を1/Mに分周する分周器(第1の分周器)2と、分周器2からの信号とVCO9からフィードバックされた信号を比較して、その差分に基づいて粗調用データと微調用データを出力する制御回路3と、粗調用データをデジタル信号からアナログ信号に変換する粗調用DAコンバータ(DAC)4と、粗調用DAC4からの信号について低周波を通過させるLPF(第1のLPF)5と、微調用データをデジタル信号からアナログ信号に変換する微調用DAコンバータ(DAC)6と、微調用DAC6からの信号について低周波を通過させるLPF(第2のLPF)7と、両LPF5,7からの信号を合成する合成器8と、合成器8からの信号の電圧に基づいて発振する電圧制御発振器(VCO)9と、VCO9からの出力を分岐して入力し、1/Nに分周して制御回路3に出力する分周器(第2の分周器)10とを有する。
つまり、粗調用の周波数データは粗く設定され、微調用の周波数データは細かく設定されるようになっており、粗調用の周波数に微調用の周波数を合成することでVCO9の制御電圧を素早く調整している。
つまり、微調用DAC6、LPF7、合成器8で全体のPLLを構成している。
次に、上記VCO駆動回路の具体的構成について図2を参照しながら説明する。図2は、本発明の実施の形態に係るVCO駆動回路の構成図である。
本発明の実施の形態に係るVCO駆動回路(本VCO駆動回路)は、図2に示すように、制御回路3から粗調用周波数のデジタルデータを入力してアナログデータに変換する粗調用DAC4と、粗調用DAC4からの出力を数倍に増幅するオペアンプ11と、制御回路3からの微調用周波数のデジタルデータを入力してパルス幅変調(PWM:Pulse Width Modulation)するパルス幅変調回路12と、パルス幅変調回路12からのデジタルデータをアナログデータに変換する微調用DAC6と、オペアンプ11からの出力を平滑化するLPF5と、微調用DAC6からの出力を平滑化するLPF7とを備え、粗調用周波数電圧と微調用周波数電圧を結合してVCO9に出力する合成手段が、抵抗R、コンデンサCによって構成されている。
粗調用DAC4からの出力は、大まかなVCO出力周波数を決定するための電圧をVCO9の制御端子に与えるものである。
PLLとして、VCO9を制御する電圧は、微調用DAC6からのPWM信号の電流であり、このPWM信号が、LPF7で平滑化され、オペアンプ11で増幅された粗調用DAC4からの出力にコンデンサC8 で結合して加算され、VCO9の制御端子に印加される。
微調用DAC6の直流成分(2)が直流成分(4)に影響を与えないようにするために、微調用DAC6からの出力は、高抵抗R6 を介して粗調用DAC4からの出力に接続する。このとき、各抵抗の条件として、(LPF7の抵抗値+R4 )≪R6 とする。抵抗R6 をLPF7の抵抗値+R4 に比べて非常に大きくすることで、微調用DAC6の直流成分は粗調用DAC4の直流成分に影響を与えないことになる。
また、LPF7の抵抗値は、微調用DAC6の出力を電圧に変換するための抵抗であると共に、LPF7のコンデンサCを追加することで、PWM信号を平滑化するLPFとしても動作する。
オペアンプ11は、電圧を増幅するために使用するため、VCO9の制御電圧が低いときは使用しなくてもよい。
次に、本VCO駆動回路における伝送特性について図3を参照しながら説明する。図3は、各DACから(4)までの伝送特性を示す図である。図において、横軸が周波数で、縦軸が減衰量を示している。
つまり、図3は、粗調用DAC4に関する粗調系ラインの通過特性と微調用DAC6に関する微調系ラインの通過特性を示している。
また、図3では、図2の各定数を決定したとき、微調系LPFのカットオフ周波数は、例えば約344kHz程度と高く、粗調系と比較して応答が速い軽い特性となっている。
次に、本VCO駆動回路における時間応答特性について図4を参照しながら説明する。図4は、各DACから(4)までの時間応答特性を示す図である。横軸が時間で、縦軸が電圧を示している。
つまり、図4は、粗調用DAC4に関する粗調系ラインの時間応答特性と微調用DAC6に関する微調系ラインの時間応答特性を示している。
図5は、本VCO駆動回路におけるロック時間を示す図である。図5に示すように、本VCO駆動回路では、良好なロック時間の特性を示している。
次に、本VCO駆動回路の改良に係るVCO駆動回路(第1の改良VCO駆動回路)について図6を参照しながら説明する。図6は、第1の改良VCO駆動回路の構成図である。
第1の改良VCO駆動回路は、図6に示すように、抵抗R5 とLPF5との間の点(3)とLPF5とVCO9との間の点(4)とを接続するスイッチ13が設けられ、制御回路3からの制御によりスイッチ13の開閉が為される。
これは、粗調用DAC4の出力は、時定数の大きいLPFとなるため、ロック時間が遅くなってしまうため、ロック時間を短縮するために、スイッチ13を設けている。
課題において説明したが、高インピーダンスの場合、VCOの位相雑音特性がPLLをかけても抑圧できない場合があったが、本VCO駆動回路では、VCOの制御端子からみたインピーダンスを低くできるものである。
図8は、スイッチとしてダイオードを用い、最も簡単な構成となっており、図9は、スイッチとして逆方向のダイオードを並列接続した構成としている。
図9の構成であれば、上側のダイオードで充電を行い、下側のダイオードで放電を行うことができる。
尚、図8,9のスイッチであれば、制御回路3からの制御指示は必要としないが、スイッチ13がメカニカルなスイッチであれば、電源投入時等のオン/オフのタイミングを制御回路3から与える必要がある。
本VCO駆動回路に比べて、時間応答特性が速くなっているため、ロック時間が早くなっている。
次に、本VCO駆動回路の改良に係るVCO駆動回路(第2の改良VCO駆動回路)について図11を参照しながら説明する。図11は、第2の改良VCO駆動回路の構成図である。
第2の改良VCO駆動回路は、図11に示すように、制御回路3から出力される粗調系ラインに、粗調用DAC4と、オペアンプ11と、抵抗R1 、LPF5、LPF14が直列に接続され、VCO9の制御端子に入力している。
尚、LPFとしては、抵抗RとコンデンサCの組み合わせであるRCフィルタ、コイルLとコンデンサCの組み合わせであるLCフィルタ、抵抗R、コイルLとコンデンサCを組み合わせたフィルタであってもよい。
粗調系ラインの抵抗R1 とLPF5の間の点(3)と微調系ラインの微調用DAC6と抵抗R5 との間の点(1)は、抵抗R4 を介して接続している。
また、粗調系ラインのLPF5とLPF14の間の点(4)と微調系ラインの抵抗R5 と抵抗R6 との間の点(2)は、コンデンサC3 を介して容量結合している。
微調用DAC6の出力のPWM信号は、コンデンサC3 にて粗調用DAC4の出力に加算される。
微調系ラインの微調用DAC6の直流成分(1)が、粗調系ラインの(4)に影響しないように、抵抗R4 を接続している。特に、抵抗R5 +R6 の値に比べて、抵抗R4 の値を十分大きくすることで影響は少なくなるものである。
また、LPF14は、PWM信号を平滑化するためのLPF(第3のLPF)である。
また、抵抗R1 及びLPF5は、粗調用DAC4の出力のノイズを除去するための時定数の大きいLPFである。
次に、本VCO駆動回路の改良に係るVCO駆動回路(第3の改良VCO駆動回路)について図12を参照しながら説明する。図12は、第3の改良VCO駆動回路の構成図である。
第3の改良VCO駆動回路は、第2のVCO駆動回路に第1のVCO駆動回路と同様にスイッチ13を設けた構成である。
動作は、第1の改良VCO駆動回路と同様であり、スイッチとしては、図8、図9の構成、又はメカニカルスイッチが考えられる。スイッチ13がメカニカルスイッチであれば、制御回路3からオン/オフのタイミングが与えられる。
Claims (9)
- 電圧制御発振器の制御端子に制御信号を入力するVCO駆動回路であって、
粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、
微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、
前記粗調用DACからの出力のノイズを除去して前記電圧制御発振器の制御端子への入力とする第1のLPFと、
前記微調用DACからの出力を電圧に変換し、信号の平滑化を行う第2のLPFと、
前記第1のLPFの入力段と前記第2のLPFの入力段とを接続する抵抗と、
前記第1のLPFの出力に前記第2のLPFの出力が加算されるよう容量結合するコンデンサとを有し、
前記第1のLPFは、前記第2のLPFの周波数通過特性に対して低い周波数しか通過させない周波数通過特性を有し、
前記第2のLPFは、前記第1のLPFの周波数通過特性に対して高い周波数まで通過させる周波数通過特性を有することを特徴とするVCO駆動回路。 - 第1のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
第2のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
前記第1のLPFの入力段と前記第2のLPFの入力段とを接続している抵抗の値は、前記第2のLPFを構成する抵抗の値の総和より大きいことを特徴とする請求項1記載のVCO駆動回路。 - 電圧制御発振器の制御端子に制御信号を入力するVCO駆動回路であって、
粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、
微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、
前記粗調用DACからの出力のノイズを除去する第1のLPFと、
前記微調用DACからの出力の電圧を分圧する分圧手段と、
前記第1のLPFの入力段と前記分圧手段の入力段とを接続する抵抗と、
前記第1のLPFからの出力信号を平滑化して電圧制御発振器の制御端子への入力とする第3のLPFと、
前記第1のLPFの出力に前記分圧手段で分圧された電圧が印加されるよう容量結合するコンデンサとを有し、
前記第1のLPFは、前記第3のLPFの周波数通過特性に対して低い周波数しか通過させない周波数通過特性を有することを特徴とするVCO駆動回路。 - 第1のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
第3のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
分圧手段は、複数の抵抗で構成され、
前記第1のLPFの入力段と前記分圧手段の入力段とを接続している抵抗の値は、前記分圧手段を構成する抵抗の値の総和より大きいことを特徴とする請求項3記載のVCO駆動回路。 - 微調用DACの入力段に、パルス幅変調を行うパルス幅変調回路を設けたことを特徴とする請求項1乃至4のいずれか記載のVCO駆動回路。
- 粗調用DACと第1のLPFとの間に、前記粗調用DACの出力を増幅するオペアンプを設けたことを特徴とする請求項1乃至5のいずれか記載のVCO駆動回路。
- 第1のLPFの入力段と出力段とを接続状態又は非接続状態とするスイッチを設け、
前記スイッチが、電源投入時又は周波数可変時に、一時的にオンとなって接続状態として容量結合するコンデンサの充放電を行うことを特徴とする請求項1乃至6のいずれか記載のVCO駆動回路。 - スイッチが、特定時間経過後にオフとなって非接続状態とし、充電されたコンデンサの放電を行うことを特徴とする請求項7記載のVCO駆動回路。
- 所望の周波数を発振する電圧制御発振器と、
基準周波数を発振する基準周波数発振回路と、
前記発振された基準周波数を1/Mに分周する第1の分周器と、
前記電圧制御発振器の出力をフィードバックし、1/Nに分周する第2の分周器と、
前記第1の分周器からの信号と前記第2の分周器からの信号を入力して比較し、両信号の差分に基づいて粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、
請求項1乃至8のいずれか記載のVCO駆動回路とを有することを特徴とする周波数シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007015922A JP4252601B2 (ja) | 2006-01-26 | 2007-01-26 | Vco駆動回路及び周波数シンセサイザ |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006017617 | 2006-01-26 | ||
JP2007015922A JP4252601B2 (ja) | 2006-01-26 | 2007-01-26 | Vco駆動回路及び周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007228567A JP2007228567A (ja) | 2007-09-06 |
JP4252601B2 true JP4252601B2 (ja) | 2009-04-08 |
Family
ID=38549869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007015922A Active JP4252601B2 (ja) | 2006-01-26 | 2007-01-26 | Vco駆動回路及び周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4252601B2 (ja) |
-
2007
- 2007-01-26 JP JP2007015922A patent/JP4252601B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007228567A (ja) | 2007-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101025184B1 (ko) | Vco 구동 회로 및 주파수 합성기 | |
EP2510622B1 (en) | Phase locked loop with digital compensation for analog integration | |
EP1982410B1 (en) | Oscillator gain equalization | |
US5600279A (en) | VCO having adjustment for fluctuations in relation between control voltage and output frequency | |
US20080246521A1 (en) | Multiple reference frequency fractional-n pll (phase locked loop) | |
US20050280476A1 (en) | Filter control apparatus and filter system | |
EP1538742A1 (en) | Voltage control oscillator having modulation function | |
US6549079B1 (en) | Feedback systems for enhanced oscillator switching time | |
JP2008148210A (ja) | 電圧制御発振器、pll回路 | |
EP1492235B1 (en) | Filter for phase-locked loop | |
JP4252601B2 (ja) | Vco駆動回路及び周波数シンセサイザ | |
US7023249B1 (en) | Phase locked loop with low phase noise and fast tune time | |
JP2005109608A (ja) | Pll周波数シンセサイザ | |
US20060261885A1 (en) | Global loop integrating modulator | |
JP4699402B2 (ja) | 発振器及び周波数シンセサイザ | |
JP5719541B2 (ja) | 電波時計用受信回路 | |
JP4252602B2 (ja) | Vco駆動回路及び周波数シンセサイザ | |
KR100918860B1 (ko) | 루프필터 보상회로를 구비하는 주파수 합성기 | |
US7218177B2 (en) | Phase locked loop with nonlinear phase-error response characteristic | |
US7911283B1 (en) | Low noise oscillator and method | |
KR101874104B1 (ko) | 소형 하이브리드 주파수 합성기 | |
US20170111051A1 (en) | Frequency generating circuit using quartz crystal resonator | |
JP3985191B2 (ja) | 位相ロックドループ回路 | |
US10148272B2 (en) | Frequency generating circuit using quartz crystal resonator | |
JP4070492B2 (ja) | ばらつき補正機能付き回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080711 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20080711 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4252601 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |