KR101025184B1 - Ｖｃｏ 구동 회로 및 주파수 합성기 - Google Patents

Ｖｃｏ 구동 회로 및 주파수 합성기 Download PDF

Info

Publication number
KR101025184B1
KR101025184B1 KR1020087020917A KR20087020917A KR101025184B1 KR 101025184 B1 KR101025184 B1 KR 101025184B1 KR 1020087020917 A KR1020087020917 A KR 1020087020917A KR 20087020917 A KR20087020917 A KR 20087020917A KR 101025184 B1 KR101025184 B1 KR 101025184B1
Authority
KR
South Korea
Prior art keywords
lpf
frequency
voltage
vco
capacitor
Prior art date
Application number
KR1020087020917A
Other languages
English (en)
Other versions
KR20080090544A (ko
Inventor
야스오 기타야마
히로키 기무라
나오키 오니시
노부오 즈카모토
Original Assignee
니혼 뎀파 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼 뎀파 고교 가부시키가이샤 filed Critical 니혼 뎀파 고교 가부시키가이샤
Publication of KR20080090544A publication Critical patent/KR20080090544A/ko
Application granted granted Critical
Publication of KR101025184B1 publication Critical patent/KR101025184B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 VCO의 제어 단자에서 본 임피던스를 낮게 하여, VCO의 위상 잡음 특성의 열화를 막을 수 있는 VCO 구동 회로 및 주파수 합성기를 제공한다. 조조정(粗調整)용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 조조정용 DAC(4)와, 미조정(微調整)용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 미조정용 DAC(6)와, 조조정용 DAC(4)로부터의 출력을 노이즈 제거하여 VCO의 제어 단자에 입력하며, 응답 속도가 느린 LPF(5)와, 미조정용 DAC(6)로부터의 출력을 전압으로 변환하고, 신호를 평활화하며 응답 속도가 빠른 LPF(7)와, LPF(5)의 입력단과 LPF(7)의 입력단을 접속하는 저항(R6)과, LPF(5)의 출력에 LPF(7)의 출력이 가산되도록 용량 결합하는 콘덴서(C8)를 갖는 VCO 구동 회로 및 그것을 구비한 주파수 합성기이다.

Description

ＶＣＯ 구동 회로 및 주파수 합성기{VCO DRIVING CIRCUIT AND FREQUENCY SYNTHESIZER}
본 발명은 주파수 합성기의 VCO(Voltage Controlled Oscillator: 전압 제어 발진기)를 구동하는 회로에 관한 것으로, 특히, VCO의 제어 단자에서 본 임피던스를 낮게 하여, VCO의 위상 잡음 특성의 열화를 막는 VCO 구동 회로 및 그것을 이용한 주파수 합성기에 관한 것이다.
표준 신호 발생기의 하나로서 PLL(Phase Locked Loop)을 응용한 주파수 합성기가 있다.
[종래의 주파수 합성기: 도 26]
종래의 주파수 합성기에 대해서 도 26을 사용하여 설명한다. 도 26은 종래의 주파수 합성기의 개략 구성도이다.
종래의 주파수 합성기는 도 26에 나타내는 바와 같이, 기준 주파수 신호(fref)를 발진시키는 발진기(21)와, 그 주파수 신호를 1/M로 분주하는 분주기(22)와, 분주기(22)로부터의 기준 신호와 분주기(27)로부터의 출력 신호의 위상을 비교하며, 위상차 신호를 출력하는 위상 비교기(PLL IC)(23)와, 위상차를 펄스폭의 전압으로 출력하는 차지 펌프(charge pump)(24)와, 차지 펌프(24)로부터의 출 력 전압을 평활화하는 LPF(Low Pass Filter)(25)와, LPF(25)로부터의 제어 전압에 의해 주파수를 변경하여 희망하는 주파수를 발진시키는 VCO(26)와, VCO(26)로부터의 출력 주파수를 분기하여 입력으로 하며, 1/N로 분주하여 위상 비교기(23)에 출력하는 분주기(27)로 기본적으로 구성되어 있다.
또한, 위상 비교기(23)는 PLL IC에 의해 실현된다. 또, 분주기(22, 27)는 통상 카운터가 사용된다.
또, 일반적으로 LPF(25)에는 도 27에 나타내는 래그 필터(lag filter), 도 28에 나타내는 래그 리드 필터(lag-lead filter)가 이용된다. 도 27은 래그 필터의 구성도이며, 도 28은 래그 리드 필터의 구성도이다.
래그 필터는 도 27에 나타내는 바와 같이, 저항(R)과 콘덴서(C)로 구성된 필터이다.
래그 리드 필터는 도 28에 나타내는 바와 같이, 2개의 저항(R1, R2)과 1개의 콘덴서(C)로 구성된 필터이다.
도 26의 주파수 합성기는 VCO(26)의 위상을 기준 신호의 위상에 대하여 일정해지도록 위상 비교기(23)에서 위상차를 검출하여 피드백 제어를 행하는 PLL 발진기이다.
통상, 상기 구성을 복수개 준비하여 기기를 구성하도록 되어 있다.
이러한 주파수 합성기의 선행 기술로서는, 예컨대 일본 특허 공개 제2004-274673호 공보가 있다(특허문헌 1).
[다른 주파수 합성기: 도 29]
또한, 다른 종래의 주파수 합성기에 대해서 도 29를 사용하여 설명한다. 도 29는 다른 종래의 주파수 합성기의 개략 구성도이다.
도 29의 주파수 합성기는 기준 주파수 신호(fref)를 발진시키는 발진기(21)와, 그 주파수 신호를 1/M로 분주하는 분주기(22)와, 분주기(22)로부터의 기준 신호와 분주기(27)로부터의 출력 신호의 위상을 비교하며, 위상차 신호를 출력하는 위상 비교기(PLL IC)(23)와, 위상차를 펄스폭의 전압으로 출력하는 차지 펌프(24)와, 차지 펌프(24)로부터의 출력 전압을 평활화하는 LPF(25)와, LPF(25)로부터의 제어 전압에 기초하여 주파수를 변경하여 희망하는 주파수를 발진시키는 VCO(26)와, VCO(26)로부터의 출력 주파수를 분기하여 입력으로 하며, 1/N로 분주하여 위상 비교기(23)에 출력하는 분주기(27)와, 분주기(27)에 데이터 설정 타이밍을 제공하며, 설정 주파수에 대응하는 프리셋 전압의 데이터값을 출력하는 CPU(Central Processing Unit)(28)와, CPU(28)로부터의 프리셋 전압의 데이터값을 디지털/아날로그 변환하는 DA 컨버터(DAC)(29)와, LPF(25)로부터의 출력에 DAC(29)로부터의 프리셋 전압을 가산하는 가산기(30)로 기본적으로 구성되어 있다.
설정 주파수에 대응하는 프리셋 전압을 LPF(25)의 후단에서 가산기(30)로써 가산함으로써, LPF(25)의 출력 전압은 오차분을 보정할 만큼의 근소한 전압 변동으로 PLL 회로를 로크하며, 로크 시간을 단축할 수 있는 것으로 되어 있다.
또한, 일본 특허 공개 평성 제05-90993호 공보에는 루프 필터를 2개 구비하며, 출력 고주파 신호 주파수의 고속 전환 시에 양자를 교대로 전환하는 PLL방식 주파수 합성기 회로가 기재되어 있다(특허문헌 2).
또, 일본 특허 공개 평성 제10-173521호 공보에는 통상의 VCO를 사용하고, 외부 부착 부품을 삭감하며, 제조상의 변동에 의해 VCO의 발진 주파수가 어긋나도, 인입 동작을 행할 수 있도록 하는 것을 목적으로 하고, 위상 비교기와 루프 필터 사이에 멀티플렉서를 삽입하며, 기준 클록에 기초하여 듀티가 낮은 PWM-L 신호와 듀티가 높은 PWM-H 신호를 발생하는 PWM 신호 발생기와, 기준 클록에 기초하여 분주 신호 주파수가 소정 주파수 범위 내인지 여부를 판정하고, 판정 결과에 따른 전환 신호를 멀티플렉서에 송출하는 주파수 판정 회로를 설치하며, 분주 신호 주파수가 소정 범위 내이면 위상 비교기의 출력을, 소정 범위보다 높으면 PWM-L 신호를, 낮으면 PWM-H 신호를 루프 필터에 공급하는 PLL 회로가 기재되어 있다(특허문헌 3).
또, 일본 특허 공개 평성 제11-185395호 공보에는 온도에 의한 PLL 로크 해제를 방지하며, 또 기준 전압 자체도 위상 오차 신호보다 미세한 분해능으로 정밀도 좋게 생성시키는 것을 목적으로 하고, 차동 증폭기의 한쪽의 입력에는 위상 비교기에서의 8비트의 위상 오차 신호가 입력되고, 다른 쪽의 입력에는 12비트의 분해능을 갖는 기준 데이터를 데이터 변조 회로에서 시간축 방향으로 변조하여 그 데이터가 입력되며, 실질적으로 12비트분의 분해능을 갖는 기준 전압에 기초하여 제어 전압을 발생시키는 클록 재생용 PLL 장치가 기재되어 있다(특허문헌 4).
[특허문헌 1: 일본 특허 공개 제2004-274673호 공보]
[특허문헌 2: 일본 특허 공개 평성 제05-90993호 공보]
[특허문헌 3: 일본 특허 공개 평성 제10-173521호 공보]
[특허문헌 4: 일본 특허 공개 평성 제11-185395호 공보]
[과제]
그러나, 상기 종래의 주파수 합성기에서는 VCO(26)의 제어 단자에 접속하는 차지 펌프(24), LPF(25) 등의 구동 회로가 고 임피던스인 경우, VCO(26)의 위상 잡음 특성은 오프셋 주파수가 수 kHz 이하에서 열화되는 경우가 있기 때문에, 고 임피던스에서 VCO(26)를 구동한 경우, PLL을 걸어도 억압할 수 없다고 하는 문제점이 있었다.
이 경우, 고 임피던스란, 수백 Ω이기 때문에 통상의 래그 리드 필터로 대처할 수 없는 것이었다.
본 발명은 상기 실정을 감안하여 이루어진 것으로, VCO의 제어 단자에서 본 임피던스를 낮게 하여, VCO의 위상 잡음 특성의 열화를 막을 수 있는 VCO 구동 회로 및 주파수 합성기를 제공하는 것을 목적으로 한다.
또, 본 발명은 VCO의 제어 단자에서 본 임피던스를 낮게 하여, VCO의 위상 잡음 특성의 열화를 막으며, VCO의 개체 변동이나 온도 변화에 대하여, 고유 주파수를 일정값으로 유지할 수 있는 VCO 구동 회로 및 주파수 합성기를 제공하는 것을 목적으로 한다.
[수단]
상기 종래예의 문제점을 해결하기 위한 본 발명은 전압 제어 발진기의 제어 단자에 제어 신호를 입력하는 VCO 구동 회로로서, 조조정(粗調整)용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 조조정용 DAC와, 미조정(微調整)용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 미조정용 DAC와, 조조정용 DAC로부터의 출력을 노이즈 제거하여 전압 제어 발진기의 제어 단자에 입력하며, 낮은 주파수밖에 통과시키지 않는 주파수 통과 특성을 갖는 제1 LPF와, 미조정용 DAC로부터의 출력을 전압으로 변환하고, 신호를 평활화하며, 높은 주파수까지 통과시키는 주파수 통과 특성을 갖는 제2 LPF와, 제1 LPF의 입력단과 제2 LPF의 입력단을 접속하는 저항과, 제1 LPF의 출력에 제2 LPF의 출력이 가산되도록 용량 결합하는 콘덴서를 갖는 것이다.
본 발명은, 상기 VCO 구동 회로에 있어서, 제1 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되며, 제2 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되고, 제1 LPF의 입력단과 제2 LPF의 입력단을 접속하고 있는 저항의 값은 제2 LPF를 구성하는 저항의 값의 총합보다 크게 한 것이다.
본 발명은 전압 제어 발진기의 제어 단자에 제어 신호를 입력하는 VCO 구동 회로로서, 조조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 조조정용 DAC와, 미조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 미조정용 DAC와, 조조정용 DAC로부터의 출력의 노이즈를 제거하며, 낮은 주파수밖에 통과시키지 않는 주파수 통과 특성을 갖는 제1 LPF와, 미조정용 DAC로부터의 출력의 전압을 분압하는 분압 수단과, 제1 LPF의 입력단과 분압 수단의 입력단을 접속하는 저항과, 제1 LPF로부터의 출력 신호를 평활화하여 전압 제어 발진기의 제어 단자에 입력하는 제3 LPF와, 제1 LPF의 출력에 분압 수단에서 분압된 전압이 인가되도록 용량 결합하는 콘덴서를 갖는 것이다.
본 발명은, 상기 VCO 구동 회로에 있어서, 제1 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되며, 제3 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되고, 분압 수단은 복수의 저항으로 구성되며, 제1 LPF의 입력단과 분압 수단의 입력단을 접속하고 있는 저항의 값은 분압 수단을 구성하는 저항의 값의 총합보다 크게 한 것이다.
본 발명은 상기 VCO 구동 회로에 있어서, 제1 LPF의 입력단과 출력단을 접속 상태 또는 비접속 상태로 하는 스위치를 설치하며, 스위치가 전원 투입 시 또는 주파수 가변 시에 일시적으로 온이 되어 접속 상태로 하여, 용량 결합하는 콘덴서를 충방전하는 것이다.
본 발명은 상기 VCO 구동 회로에 있어서, 스위치가 특정 시간 경과 후에 오프가 되어 비접속 상태로 하여, 통상의 PLL 제어 동작으로 되돌아가는 것이다.
본 발명은 주파수 합성기에 있어서, 조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 제어 회로를 구비하는 상기 VCO 구동 회로와, 원하는 주파수를 발진시키는 전압 제어 발진기와, 기준 주파수를 발진시키는 기준 주파수 발진 회로와, 발진된 기준 주파수를 1/M로 분주하는 제1 분주기와, 전압 제어 발진기의 출력을 피드백하며, 1/N로 분주하는 제2 분주기를 갖고, VCO 구동 회로에서의 제어 회로는 제1 분주기로부터의 신호와 제2 분주기로부터의 신호를 입력으로 하여 비교하며, 양 신호의 차분에 기초하여 조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 것이다.
본 발명은 전압 제어 발진기의 제어 단자에 제어 신호를 입력하는 VCO 구동 회로로서, 조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 제어 회로와, 조조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 조조정용 DAC와, 미조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 미조정용 DAC와, 조조정용 DAC로부터의 출력을 노이즈 제거하여 전압 제어 발진기의 제어 단자에 입력하며, 낮은 주파수밖에 통과시키지 않는 주파수 통과 특성을 갖는 제1 LPF와, 미조정용 DAC로부터의 출력을 전압으로 변환하고, 신호를 평활화하며, 높은 주파수까지 통과시키는 주파수 통과 특성을 갖는 제2 LPF와, 제1 LPF의 입력단과 제2 LPF의 입력단을 접속하는 저항과, 제1 LPF의 출력에 제2 LPF의 출력이 가산되도록 용량 결합하는 콘덴서와, 제2 LPF에 설치되며, 전압을 가변으로 하는 전압 제어 수단을 갖는 것이다.
본 발명은, 상기 VCO 구동 회로에 있어서, 제1 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되며, 제2 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되고, 제1 LPF의 입력단과 제2 LPF의 입력단을 접속하고 있는 저항의 값은 제2 LPF를 구성하는 저항의 값의 총합보다 크게 하며, 전압 제어 수단은 가변 저항으로 구성되어 있는 것이다.
본 발명은 전압 제어 발진기의 제어 단자에 제어 신호를 입력하는 VCO 구동 회로로서, 조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 제어 회로와, 조조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 조조정용 DAC와, 미조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 미조정용 DAC와, 조조정용 DAC로부터의 출력의 노이즈를 제거하며, 낮은 주파수밖에 통과시키지 않는 주파수 통과 특성을 갖는 제1 LPF와, 미조정용 DAC로부터의 출력의 전압을 분압하는 분압 수단과, 제1 LPF의 입력단과 분압 수단의 입력단을 접속하는 저항과, 제1 LPF로부터의 출력 신호를 평활화하여 전압 제어 발진기의 제어 단자에 입력하는 제3 LPF와, 제1 LPF의 출력에 분압 수단에서 분압된 전압이 인가되도록 용량 결합하는 콘덴서와, 분압 수단에 설치되며, 전압을 가변으로 하는 전압 제어 수단을 갖는 것이다.
본 발명은, 상기 VCO 구동 회로에 있어서, 제1 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되며, 제3 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되고, 분압 수단은 저항과 가변 저항으로 구성되며, 제1 LPF의 입력단과 분압 수단의 입력단을 접속하고 있는 저항의 값은 분압 수단을 구성하는 저항의 값의 총합보다 크게 한 것이다.
본 발명은 상기 VCO 구동 회로에 있어서, 제어 회로가 전압 제어 발진기의 개체 변동에 대응하여 고유 주파수를 일정하게 유지하기 위한 VCO 구동 회로에서의 전압 제어 수단의 제어값을 기억하고 있으며, 전압 제어 수단에 상기 제어값을 공급하는 것이다.
본 발명은 상기 VCO 구동 회로에 있어서, 전압 제어 발진기의 근방의 온도를 측정하는 온도 측정 수단을 구비하고, 제어 회로가 전압 제어 발진기의 온도 변화에 대응하여 고유 주파수를 일정하게 유지하기 위한 VCO 구동 회로에서의 전압 제어 수단의 제어값을 기억하고 있으며, 온도 측정 수단으로부터 입력되는 온도값에 대하여 전압 제어 수단에 상기 제어값을 공급하는 것이다.
본 발명은 상기 VCO 구동 회로에 있어서, 제어 회로가 변동하는 온도값에 대하여 고유 주파수를 일정하게 유지하기 위한 제어값을 테이블로서 기억하는 메모리를 갖는 것이다.
본 발명은 상기 VCO 구동 회로에 있어서, 제1 LPF의 입력단과 출력단을 접속 상태 또는 비접속 상태로 하는 스위치를 설치하며, 스위치가 전원 투입 시 또는 주파수 가변 시에 일시적으로 온이 되어 접속 상태로 하여, 용량 결합하는 콘덴서를 충방전하는 것이다.
본 발명은 상기 VCO 구동 회로에 있어서, 스위치가 특정 시간 경과 후에 오프가 되어 비접속 상태로 하여, 충전된 콘덴서를 방전하는 것이다.
본 발명은 주파수 합성기에 있어서, 원하는 주파수를 발진시키는 전압 제어 발진기와, 기준 주파수를 발진시키는 기준 주파수 발진 회로와, 발진된 기준 주파수를 1/M로 분주하는 제1 분주기와, 전압 제어 발진기의 출력을 피드백하며, 1/N로 분주하는 제2 분주기와, 상기 VCO 구동 회로를 가지며, VCO 구동 회로에서의 제어 회로가, 제1 분주기로부터의 신호와 제2 분주기로부터의 신호를 입력으로 하여 비교하고, 양 신호의 차분에 기초하여 조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 것이다.
[효과]
본 발명은, 조조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 조조정용 DAC와, 미조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 미조정용 DAC와, 조조정용 DAC로부터의 출력을 노이즈 제거하여 전압 제어 발진기의 제어 단자에 입력하며, 낮은 주파수밖에 통과시키지 않는 주파수 통과 특성을 갖는 제1 LPF와, 미조정용 DAC로부터의 출력을 전압으로 변환하고, 신호를 평활화하며, 높은 주파수까지 통과시키는 주파수 통과 특성을 갖는 제2 LPF와, 제1 LPF의 입력단과 제2 LPF의 입력단을 접속하는 저항과, 제1 LPF의 출력에 제2 LPF의 출력이 가산되도록 용량 결합하는 콘덴서를 갖는 VCO 구동 회로로 하고 있기 때문에, 전압 제어 발진기의 제어 단자에서 본 임피던스를 낮게 하여, 전압 제어 발진기의 위상 잡음 특성의 열화를 막을 수 있는 효과가 있다.
본 발명에 따르면, 제1 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되며, 제2 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되고, 제1 LPF의 입력단과 제2 LPF의 입력단을 접속하고 있는 저항의 값은 제2 LPF를 구성하는 저항의 값의 총합보다 큰 상기 VCO 구동 회로로 하고 있기 때문에, 미조정용 DAC의 전압의 직류 성분이 전압 제어 발진기에 영향을 주지 않도록 할 수 있는 효과가 있다.
본 발명에 따르면, 조조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 조조정용 DAC와, 미조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 미조정용 DAC와, 조조정용 DAC로부터의 출력의 노이즈를 제거하며, 낮은 주파수밖에 통과시키지 않는 주파수 통과 특성을 갖는 제1 LPF와, 미조정용 DAC로부터의 출력의 전압을 분압하는 분압 수단과, 제1 LPF의 입력단과 분압 수단의 입력단을 접속하는 저항과, 제1 LPF로부터의 출력 신호를 평활화하여 전압 제어 발진기의 제어 단자에 입력하는 제3 LPF와, 제1 LPF의 출력에 분압 수단에서 분압된 전압이 인가되도록 용량 결합하는 콘덴서를 갖는 VCO 구동 회로로 하고 있기 때문에, 전압 제어 발진기의 제어 단자에서 본 임피던스를 낮게 하여, 전압 제어 발진기의 위상 잡음 특성의 열화를 막을 수 있는 효과가 있다.
본 발명에 따르면, 제1 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되며, 제3 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되고, 분압 수단은 복수의 저항으로 구성되며, 제1 LPF의 입력단과 분압 수단의 입력단을 접속하고 있는 저항의 값은 분압 수단을 구성하는 저항의 값의 총합보다 큰 상기 VCO 구동 회로로 하고 있기 때문에, 미조정용 DAC의 전압의 직류 성분이 전압 제어 발진기에 영향을 주지 않도록 할 수 있는 효과가 있다.
본 발명에 따르면, 제1 LPF의 입력단과 출력단을 접속 상태 또는 비접속 상태로 하는 스위치를 설치하며, 스위치가 전원 투입 시 또는 주파수 가변 시에 일시적으로 온이 되어 접속 상태로 하여, 용량 결합하는 콘덴서를 충방전하는 상기 VCO 구동 회로로 하고 있기 때문에, 전원 투입 시 또는 주파수 가변 시에 용량 결합하는 콘덴서를 순식간에 충방전함으로써, 로크 시간을 단축할 수 있는 효과가 있다.
본 발명에 따르면, 스위치가 특정 시간 경과 후에 오프가 되어 비접속 상태로 하는 상기 VCO 구동 회로로 하고 있기 때문에, 통상의 구동 제어를 신속하게 실현할 수 있는 효과가 있다.
본 발명에 따르면, 조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 제어 회로를 구비하는 상기 VCO 구동 회로와, 원하는 주파수를 발진시키는 전압 제어 발진기와, 기준 주파수를 발진시키는 기준 주파수 발진 회로와, 발진된 기준 주파수를 1/M로 분주하는 제1 분주기와, 전압 제어 발진기의 출력을 피드백하며, 1/N로 분주하는 제2 분주기를 갖고, VCO 구동 회로에서의 제어 회로가 제1 분주기로부터의 신호와 제2 분주기로부터의 신호를 입력으로 하여 비교하며, 양 신호의 차분에 기초하여 조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 주파수 합성기로 하고 있기 때문에, 전압 제어 발진기의 제어 단자에서 본 임피던스를 낮게 하여, 전압 제어 발진기의 위상 잡음 특성의 열화를 막을 수 있는 효과가 있다.
본 발명에 따르면, 조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 제어 회로와, 조조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 조조정용 DAC와, 미조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 미조정용 DAC와, 조조정용 DAC로부터의 출력을 노이즈 제거하여 전압 제어 발진기의 제어 단자에 입력하며, 낮은 주파수밖에 통과시키지 않는 주파수 통과 특성을 갖는 제1 LPF와, 미조정용 DAC로부터의 출력을 전압으로 변환하고, 신호를 평활화하며, 높은 주파수까지 통과시키는 주파수 통과 특성을 갖는 제2 LPF와, 제1 LPF의 입력단과 제2 LPF의 입력단을 접속하는 저항과, 제1 LPF의 출력에 제2 LPF의 출력이 가산되도록 용량 결합하는 콘덴서와, 제2 LPF에 설치되며, 전압을 가변으로 하는 전압 제어 수단을 갖는 VCO 구동 회로로 하고 있기 때문에, 전압 제어 발진기의 제어 단자에서 본 임피던스를 낮게 하여, 전압 제어 발진기의 위상 잡음 특성의 열화를 막으며, VCO의 개체 변동이나 온도 변화에 대하여, 고유 주파수를 일정값으로 유지할 수 있는 효과가 있다.
본 발명에 따르면, 제1 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되며, 제2 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되고, 제1 LPF의 입력단과 제2 LPF의 입력단을 접속하고 있는 저항의 값은 제2 LPF를 구성하는 저항의 값의 총합보다 크게 하며, 전압 제어 수단은 가변 저항으로 구성되어 있는 상기 VCO 구동 회로로 하고 있기 때문에, 미조정용 DAC의 전압의 직류 성분이 전압 제어 발진기에 영향을 주지 않도록 할 수 있는 효과가 있다.
본 발명에 따르면, 조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 제어 회로와, 조조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 조조정용 DAC와, 미조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 미조정용 DAC와, 조조정용 DAC로부터의 출력의 노이즈를 제거하며, 낮은 주파수밖에 통과시키지 않는 주파수 통과 특성을 갖는 제1 LPF와, 미조정용 DAC로부터의 출력의 전압을 분압하는 분압 수단과, 제1 LPF의 입력단과 분압 수단의 입력단을 접속하는 저항과, 제1 LPF로부터의 출력 신호를 평활화하여 전압 제어 발진기의 제어 단자에 입력하는 제3 LPF와, 제1 LPF의 출력에 분압 수단에서 분압된 전압이 인가되도록 용량 결합하는 콘덴서와, 분압 수단에 설치되며, 전압을 가변으로 하는 전압 제어 수단을 갖는 VCO 구동 회로로 하고 있기 때문에, 전압 제어 발진기의 제어 단자에서 본 임피던스를 낮게 하여, 전압 제어 발진기의 위상 잡음 특성의 열화를 막으며, VCO의 개체 변동이나 온도 변화에 대하여, 고유 주파수를 일정값으로 유지할 수 있는 효과가 있다.
본 발명에 따르면, 제1 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되며, 제3 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되고, 분압 수단은 저항과 가변 저항으로 구성되며, 제1 LPF의 입력단과 분압 수단의 입력단을 접속하고 있는 저항의 값을 분압 수단을 구성하는 저항의 값의 총합보다 크게 한 상기 VCO 구동 회로로 하고 있기 때문에, 미조정용 DAC의 전압의 직류 성분이 전압 제어 발진기에 영향을 주지 않도록 할 수 있는 효과가 있다.
본 발명에 따르면, 제어 회로는 전압 제어 발진기의 개체 변동 또는 온도 변화에 대응하여 고유 주파수를 일정하게 유지하기 위한 VCO 구동 회로에서의 전압 제어 수단의 제어값을 기억하고 있으며, 전압 제어 수단에 상기 제어값을 공급하는 상기 VCO 구동 회로로 하고 있기 때문에, 전압 제어 발진기의 제어 단자에서 본 임피던스를 낮게 하여, 전압 제어 발진기의 위상 잡음 특성의 열화를 막으며, VCO의 개체 변동이나 온도 변화에 대하여, 고유 주파수를 용이하게 일정값으로 유지할 수 있는 효과가 있다.
본 발명에 따르면, 제1 LPF의 입력단과 출력단을 접속 상태 또는 비접속 상태로 하는 스위치를 설치하며, 스위치가 전원 투입 시 또는 주파수 가변 시에 일시적으로 온이 되어 접속 상태로 하여, 용량 결합하는 콘덴서를 충방전하는 상기 VCO 구동 회로로 하고 있기 때문에, 전원 투입 시 또는 주파수 가변 시에 용량 결합하는 콘덴서를 순식간에 충방전함으로써, 로크 시간을 단축할 수 있는 효과가 있다.
본 발명에 따르면, 스위치가 특정 시간 경과 후에 오프가 되어 비접속 상태로 하여, 충전된 콘덴서를 방전하는 상기 VCO 구동 회로로 하고 있기 때문에, 통상의 구동 제어를 신속하게 실현할 수 있는 효과가 있다.
본 발명에 따르면, 원하는 주파수를 발진시키는 전압 제어 발진기와, 기준 주파수를 발진시키는 기준 주파수 발진 회로와, 발진된 기준 주파수를 1/M로 분주하는 제1 분주기와, 전압 제어 발진기의 출력을 피드백하며, 1/N로 분주하는 제2 분주기와, 상기 VCO 구동 회로를 갖고, VCO 구동 회로에서의 제어 회로가 제1 분주기로부터의 신호와 제2 분주기로부터의 신호를 입력으로 하여 비교하며, 양 신호의 차분에 기초하여 조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 주파수 합성기로 하고 있기 때문에, 전압 제어 발진기의 제어 단자에서 본 임피던스를 낮게 하여, 전압 제어 발진기의 위상 잡음 특성의 열화를 막으며, VCO의 개체 변동이나 온도 변화에 대하여, 고유 주파수를 일정값으로 유지할 수 있는 효과가 있다.
도 1은 본 발명의 실시형태에 따른 주파수 합성기의 개략 구성도이다.
도 2는 본 발명의 실시형태에 따른 제1 VCO 구동 회로의 구성도이다.
도 3은 전송 특성을 나타내는 도면이다.
도 4는 시간 응답 특성을 나타내는 도면이다.
도 5는 제1 VCO 구동 회로에서의 로크 시간을 나타내는 도면이다.
도 6은 본 발명의 실시형태에 따른 제2 VCO 구동 회로의 구성도이다.
도 7은 VCO의 위상 잡음 특성을 나타내는 도면이다.
도 8은 스위치의 제1 회로도이다.
도 9는 스위치의 제2 회로도이다.
도 10은 제2 VCO 구동 회로의 시간 응답 특성을 나타내는 도면이다.
도 11은 본 발명의 실시형태에 따른 제3 VCO 구동 회로의 구성도이다.
도 12는 본 발명의 실시형태에 따른 제4 VCO 구동 회로의 구성도이다.
도 13은 본 발명의 실시형태에 따른 제5 VCO 구동 회로의 구성도이다.
도 14는 본 발명의 실시형태에 따른 제6 VCO 구동 회로의 구성도이다.
도 15는 가변 저항(R4)과 VF 감도의 관계를 나타내는 도면이다.
도 16은 온도에 대한 VF 감도 및 R4 저항값의 관계를 나타내는 도면이다.
도 17은 VCO의 위상 잡음 특성을 나타내는 도면이다.
도 18은 온도가 낮은 경우의 VCO의 위상 잡음 특성을 나타내는 도면이다.
도 19는 온도가 높은 경우의 VCO의 위상 잡음 특성을 나타내는 도면이다.
도 20은 본 발명의 실시형태에 따른 제7 VCO 구동 회로의 구성도이다.
도 21은 본 발명의 실시형태에 따른 제8 VCO 구동 회로의 구성도이다.
도 22는 본 발명의 실시형태에 따른 제9 VCO 구동 회로의 구성도이다.
도 23은 본 발명의 실시형태에 따른 제10 VCO 구동 회로의 구성도이다.
도 24는 본 발명의 실시형태에 따른 제11 VCO 구동 회로의 구성도이다.
도 25는 본 발명의 실시형태에 따른 제12 VCO 구동 회로의 구성도이다.
도 26은 종래의 주파수 합성기의 개략 구성도이다.
도 27은 래그 필터의 구성도이다.
도 28은 래그 리드 필터의 구성도이다.
도 29는 다른 종래의 주파수 합성기의 개략 구성도이다.
<도면의 주요 부분에 대한 부호의 설명>
1: 발진 회로 2: 분주기
3: 제어 회로 4: 조조정용 DAC
5: LPF 6: 미조정용 DAC
7: LPF 8: 합성기
9: 전압 제어 발진기(VCO) 10: 분주기
11: 연산 증폭기 12: 펄스폭 변조 회로(PWM)
13: 스위치 14: 온도 센서
15: LPF 21: 발진기
22: 분주기 23: 위상 비교기(PLL IC)
24: 차지 펌프 25: LPF
26: VCO 27: 분주기
28: CPU 29: DAC
30: 가산기
본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다.
[실시형태의 개요]
본 발명의 실시형태에 따른 VCO 구동 회로는 VCO의 제어 단자에 제어 신호를 입력하는 VCO 구동 회로로서, 조조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 조조정용 DAC와, 미조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 미조정용 DAC와, 조조정용 DAC로부터의 출력을 노이즈 제거하여 VCO의 제어 단자에 입력하며, 낮은 주파수밖에 통과시키지 않는 주파수 통과 특성(응답 속도가 느리다)을 갖는 제1 LPF(시정수가 큰 LPF)와, 미조정용 DAC로부터의 출력을 전압으로 변환하고, 신호를 평활화하며, 높은 주파수까지 통과시키는 주파수 통과 특성(응답 속도가 빠르다)을 갖는 제2 LPF(시정수가 작은 LPF)와, 제1 LPF의 입력단과 제2 LPF의 입력단을 접속하는 저항과, 제1 LPF의 출력에 제2 LPF의 출력이 가산되도록 용량 결합하는 콘덴서를 갖는 것이며, VCO의 제어 단자에서 본 임피던스를 낮게 하여, VCO의 위상 잡음 특성의 열화를 막을 수 있다.
또, 본 발명의 실시형태에 따른 VCO 구동 회로는 VCO의 제어 단자에 제어 신호를 입력하는 VCO 구동 회로로서, 조조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 조조정용 DAC와, 미조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 미조정용 DAC와, 조조정용 DAC로부터의 출력의 노이즈를 제거하며, 낮은 주파수밖에 통과시키지 않는 주파수 통과 특성(응답 속도가 느리다)을 갖는 제1 LPF(시정수가 큰 LPF)와, 미조정용 DAC로부터 의 출력의 전압을 분압하는 분압 수단과, 제1 LPF의 입력단과 분압 수단의 입력단을 접속하는 저항과, 제1 LPF로부터의 출력 신호를 평활화하여 VCO의 제어 단자에 입력하는 제3 LPF(평활화 LPF)와, 제1 LPF의 출력에 분압 수단에서 분압된 전압이 인가되도록 용량 결합하는 콘덴서를 갖는 것이며, VCO의 제어 단자에서 본 임피던스를 낮게 하여, VCO의 위상 잡음 특성의 열화를 막을 수 있다.
또, 본 발명의 실시형태에 따른 주파수 합성기는 원하는 주파수를 발진시키는 VCO와, 기준 주파수를 발진시키는 기준 주파수 발진 회로와, 발진된 기준 주파수를 1/M로 분주하는 제1 분주기와, VCO의 출력을 피드백하며, 1/N로 분주하는 제2 분주기와, 제1 분주기로부터의 신호와 제2 분주기로부터의 신호를 입력으로 하여 비교하고, 양 신호의 차분에 기초하여 조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 제어 회로와, 상기 VCO 구동 회로를 갖는 것이며, VCO의 제어 단자에서 본 임피던스를 낮게 할 수 있기 때문에, VCO의 위상 잡음 특성의 열화를 막을 수 있다.
또, 본 발명의 실시형태에 따른 VCO 구동 회로는 VCO의 제어 단자에 제어 신호를 입력하는 VCO 구동 회로로서, 조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 제어 회로와, 조조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 조조정용 DAC와, 미조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 미조정용 DAC와, 조조정용 DAC로부터의 출력을 노이즈 제거하여 VCO의 제어 단자에 입력하며, 낮은 주파수밖에 통과시키지 않는 주파수 통과 특성(응답 속도가 느리다)을 갖는 제1 LPF(시정수가 큰 LPF)와, 미조정용 DAC로부터의 출력을 전압으로 변환하고, 신호를 평활화하며, 높은 주파수까지 통과시키는 주파수 통과 특성(응답 속도가 빠르다)을 갖는 제2 LPF(시정수가 작은 LPF)와, 제1 LPF의 입력단과 제2 LPF의 입력단을 접속하는 저항과, 제1 LPF의 출력에 제2 LPF의 출력이 가산되도록 용량 결합하는 콘덴서를 갖고, 제2 LPF에 전압 제어 수단을 설치한 것이며, VCO의 제어 단자에서 본 임피던스를 낮게 하여, VCO의 위상 잡음 특성의 열화를 막을 수 있고, 또한, VCO의 개체 변동이나 온도 변화에 대하여, 고유 주파수를 일정값으로 유지할 수 있다.
또, 본 발명의 실시형태에 따른 VCO 구동 회로는 VCO의 제어 단자에 제어 신호를 입력하는 VCO 구동 회로로서, 조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 제어 회로와, 조조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 조조정용 DAC와, 미조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 미조정용 DAC와, 조조정용 DAC로부터의 출력의 노이즈를 제거하며, 낮은 주파수밖에 통과시키지 않는 주파수 통과 특성(응답 속도가 느리다)을 갖는 제1 LPF(시정수가 큰 LPF)와, 미조정용 DAC로부터의 출력의 전압을 분압하는 분압 수단과, 제1 LPF의 입력단과 분압 수단의 입력단을 접속하는 저항과, 제1 LPF로부터의 출력 신호를 평활화하여 VCO의 제어 단자에 입력하는 제3 LPF(평활화 LPF)와, 제1 LPF의 출력에 분압 수단에서 분압된 전압이 인가되도록 용량 결합하는 콘덴서를 갖고, 분압 수단에 전압 제어 수단을 설치한 것이며, VCO의 제어 단자에서 본 임피던스를 낮게 하여, VCO의 위상 잡음 특성의 열화를 막을 수 있고, 또한, VCO의 개체 변동이나 온도 변화에 대하 여, 고유 주파수를 일정값으로 유지할 수 있다.
또, 본 발명의 실시형태에 따른 주파수 합성기는 원하는 주파수를 발진시키는 VCO와, 기준 주파수를 발진시키는 기준 주파수 발진 회로와, 발진된 기준 주파수를 1/M로 분주하는 제1 분주기와, VCO의 출력을 피드백하며, 1/N로 분주하는 제2 분주기와, 상기 VCO 구동 회로를 갖고, VCO 구동 회로에서의 제어 회로가 제1 분주기로부터의 신호와 제2 분주기로부터의 신호를 입력으로 하여 비교하며, 양 신호의 차분에 기초하여 조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 것이고, VCO의 제어 단자에서 본 임피던스를 낮게 할 수 있기 때문에, VCO의 위상 잡음 특성의 열화를 막는 수 있으며, 또한, VCO의 개체 변동이나 온도 변화에 대하여, 고유 주파수를 일정값으로 유지할 수 있다.
[주파수 합성기의 개략 구성: 도 1]
본 발명의 실시형태에 따른 주파수 합성기에 대해서 도 1을 참조하면서 설명한다. 도 1은 본 발명의 실시형태에 따른 주파수 합성기의 개략 구성도이다.
본 발명의 실시형태에 따른 주파수 합성기(본 주파수 합성기)는 도 1에 나타내는 바와 같이, 기준 주파수(fref)를 발진시키는 발진 회로(1)와, 그 주파수를 1/M로 분주하는 분주기(제1 분주기)(2)와, 분주기(2)로부터의 신호와 VCO(9)로부터 피드백된 신호를 비교해서, 그 차분에 기초하여 조조정용 데이터와 미조정용 데이터를 출력하는 제어 회로(3)와, 조조정용 데이터를 디지털 신호에서 아날로그 신호로 변환하는 조조정용 DA 컨버터(DAC)(4)와, 조조정용 DAC(4)로부터의 신호에 대해서 저주파를 통과시키는 LPF(제1 LPF)(5)와, 미조정용 데이터를 디지털 신호에서 아날로그 신호로 변환하는 미조정용 DA 컨버터(DAC)(6)와, 미조정용 DAC(6)로부터의 신호에 대해서 저주파를 통과시키는 LPF(제2 LPF)(7)와, 양 LPF(5, 7)로부터의 신호를 합성하는 합성기(8)와, 합성기(8)로부터의 신호의 전압에 기초하여 발진시키는 전압 제어 발진기(VCO)(9)와, VCO(9)로부터의 출력을 분기하여 입력으로 하며, 1/N로 분주하여 제어 회로(3)에 출력하는 분주기(제2 분주기)(10)를 갖는다.
제어 회로(3)는 FPGA(Field Programmable Gate Array), DSP(Digital Signal Processor) 또는 ASIC(Application Specific Integrated Circuit) 등으로 구성되며, 조조정을 행하기 위한 주파수의 데이터를 조조정용 DAC(4)에 출력하고, 미조정을 행하기 위한 주파수의 데이터를 미조정용 DAC(6)에 출력하는 동작을 한다.
즉, 조조정용의 주파수 데이터는 대략으로 설정되며, 미조정용의 주파수 데이터는 미세하게 설정되도록 되어 있고, 조조정 전압과 미조정 전압을 합성함으로써, VCO(9)의 제어 전압을 신속하게 조정하고 있다.
여기서, 제어 회로(3), 조조정용 DAC(4), LPF(5), 미조정용 DAC(6), LPF(7), 합성기(8)로써 VCO 구동 회로를 구성하고 있으며, 조조정용 DAC(4)가 대략으로 VCO 출력 주파수(조조정용 주파수) 전압을 출력하고, 미조정용 DAC(6)가 미조정용 주파수 전압을 출력하여, 합성기(8)에서 조조정용 주파수 전압에 미조정용 주파수 전압을 합성함으로써, 조조정용 주파수 전압을 미조정용 주파수 전압으로 조정하며, 그 조정된 전압이 VCO(9)에 입력된다.
즉, 미조정용 DAC(6), LPF(7), 합성기(8)로 전체 PLL을 구성하고 있다.
[제1 VCO 구동 회로: 도 2]
다음에, 상기 VCO 구동 회로의 구체적 구성에 대해서 도 2를 참조하면서 설명한다. 도 2는 본 발명의 실시형태에 따른 제1 VCO 구동 회로의 구성도이다.
본 발명의 실시형태에 따른 제1 VCO 구동 회로는 도 2에 나타내는 바와 같이, 제어 회로(3)와, 제어 회로(3)로부터의 조조정용 주파수의 디지털 데이터를 입력으로 하여 아날로그 데이터로 변환하는 조조정용 DAC(4)와, 조조정용 DAC(4)로부터의 출력을 수배로 증폭하는 연산 증폭기(11)와, 제어 회로(3)로부터의 미조정용 주파수의 디지털 데이터를 입력으로 하여 펄스폭 변조(PWM: Pulse Width Modulation)하는 펄스폭 변조 회로(12)와, 펄스폭 변조 회로(12)로부터의 디지털 데이터를 아날로그 데이터로 변환하는 미조정용 DAC(6)와, 연산 증폭기(11)로부터의 출력을 평활화하는 LPF(5)와, 미조정용 DAC(6)로부터의 출력을 평활화하는 LPF(7)를 구비하며, 조조정용 주파수 전압과 미조정용 주파수 전압을 결합하여 VCO(9)에 출력하는 합성 수단이 저항(R), 콘덴서(C)에 의해 구성되어 있다.
합성 수단을 구체적으로 설명하면, 연산 증폭기(11)로부터의 출력을 조조정계 라인, 미조정용 DAC(6)로부터의 출력을 미조정계 라인이라고 하면, 조조정계 라인에는 저항(R5), LPF(5)가 직렬로 접속되어 VCO(9)의 제어 단자에 입력되고 있다.
또, 미조정계 라인에는 LPF(7), 저항(R4)이 직렬로 접속되며, 저항(R4)의 종단은 접지되어 있다.
그리고, 조조정계 라인과 미조정계 라인은 저항(R5)과 LPF(5) 사이의 점(3)과, 미조정용 DAC(6)와 LPF(7) 사이의 점(1)이 저항(R6)을 통해 접속되며, 또한 LPF(5)와 VCO(9) 사이의 점(4)과, LPF(7)와 저항(R4) 사이의 점(2)이 콘덴서(C8)를 통해 용량 결합하고 있다.
제1 VCO 구동 회로는 미조정용 DAC(6)로부터의 출력이 전류 출력형인 구성이다. 즉, 조조정계 라인은 전압 구동이지만, 미조정계 라인에서는, 미조정용 DAC(6)로부터의 출력 전류에 의해 미조정용 주파수가 조정되는 구성이다.
조조정용 DAC(4)로부터의 출력은 대략 VCO 출력 주파수를 결정하기 위한 전압을 VCO(9)의 제어 단자에 제공하는 것이다.
PLL로서, VCO(9)를 제어하는 전압은 미조정용 DAC(6)로부터의 PWM 신호의 전류이며, 이 PWM 신호가 LPF(7)에서 평활화되고, 연산 증폭기(11)에서 증폭된 조조정용 DAC(4)로부터의 출력과 콘덴서(C8)에서 결합되고 가산되어 VCO(9)의 제어 단자에 인가된다.
또한, LPF로서는 저항(R)과 콘덴서(C)의 조합인 RC 필터, 코일(L)과 콘덴서(C)의 조합인 LC 필터, 저항(R), 코일(L)과 콘덴서(C)를 조합한 필터이어도 된다.
미조정용 DAC(6)의 출력의 직류 성분에 의해, (1)에서의 전압 V1=(LPF(7)의 저항값+R4)I이며, (2)에서의 전압 V2=R4I가 된다.
미조정용 DAC(6)의 직류 성분 (2)가 직류 성분 (4)에 영향을 주지 않도록 하기 위해, 미조정용 DAC(6)로부터의 출력은 저항(R6)을 통해 조조정용 DAC(4)로부터의 출력에 접속한다. 이때, 각 저항의 조건으로서, (LPF(7)의 저항값+R4)≪R6로 한다. 저항(R6)을 LPF(7)의 저항값+R4에 비해 매우 크게 함으로써, 미조정용 DAC(6)의 직류 성분은 조조정용 DAC(4)의 직류 성분에 영향을 주지 않게 된다.
또, 저항(R6)을 접속함으로써, VCO 제어 단자에 인가되는 조조정 전압(3)은 연산 증폭기(11)로부터의 출력 전압(5)으로부터 저항[R5, R6, LPF(7)]의 저항값으로 분압되지만, 저항(R6)값이 크기 때문에 대략 {R6/(R5+R6)}전압(5)가 된다.
또, LPF(7)의 저항값은 미조정용 DAC(6)의 출력을 전압으로 변환하기 위한 저항이며, LPF(7)의 콘덴서(C)를 추가함으로써, PWM 신호를 평활화하는 LPF로서도 동작한다.
VCO 제어 단자에 인가되는 전압의 노이즈는 VCO(9)의 출력에의 위상 잡음 특성의 열화와 스퓨리어스(불필요파)의 원인이 되기 때문에, LPF(5)는 조조정용 DAC(4)의 출력의 노이즈를 제거하기 위한 시정수가 큰 LPF(조조정용 LPF)이다. 이에 대하여, LPF(7) 및 저항(R4)은 시정수가 작은 LPF(미조정용 LPF)이다.
광대역인 VCO(9)의 제어 전압의 범위는 0 V∼20 V 정도로, DAC의 전원 전압 이상이 요구되는 경우를 위해, 연산 증폭기(11)에서 증폭하기 때문에, 상기 시정수가 큰 LPF가 필요하다.
연산 증폭기(11)는 전압을 증폭하기 위해 사용하기 때문에, VCO(9)의 제어 전압이 낮을 때는 사용하지 않아도 된다.
[전송 특성: 도 3]
다음에, 제1 VCO 구동 회로에서의 전송 특성에 대해서 도 3을 참조하면서 설명한다. 도 3은 각 DAC에서 (4)까지의 전송 특성을 나타내는 도면이다. 도 3에 있어서, 횡축은 주파수이며, 종축은 감쇠량을 나타내고 있다.
즉, 도 3은 조조정용 DAC(4)에 관한 조조정계 라인의 통과 특성과 미조정용 DAC(6)에 관한 미조정계 라인의 통과 특성을 나타내고 있다.
도 3에 있어서, 도 2의 각 상수를 결정했을 때, 조조정계 LPF의 차단 주파수는 약 26 ㎐ 정도로 낮으며, 빠른 응답이 전해 지지 않는 특성을 갖는다.
또, 도 3에 있어서 도 2의 각 상수를 결정했을 때, 미조정계 LPF의 차단 주파수는 약 344 ㎑ 정도로 높으며, 조조정계와 비교하여 빠른 응답 특성을 갖는다.
[시간 응답 특성: 도 4]
다음에, 제1 VCO 구동 회로에 있어서의 시간 응답 특성에 대해서 도 4를 참조하면서 설명한다. 도 4는 각 DAC에서 (4)까지의 시간 응답 특성을 나타내는 도면이다. 횡축은 시간이며, 종축은 전압을 나타내고 있다.
즉, 도 4는 조조정용 DAC(4)에 관한 조조정계 라인의 시간 응답 특성과 미조정용 DAC(6)에 관한 미조정계 라인의 시간 응답 특성을 나타내고 있다.
도 4에 있어서, 조조정계에서는 시간 응답 특성이 느리고, 미조정계에서는 시간 응답 특성이 준민하다.
도 5는 제1 VCO 구동 회로에서의 로크 시간을 나타내는 도면이다. 도 5에 나타낸 바와 같이, 제1 VCO 구동 회로에서는 양호한 로크 시간의 특성을 나타내고 있다.
[제2 VCO 구동 회로: 도 6]
다음에, 본 발명의 실시형태에 따른 제2 VCO 구동 회로에 대해서 도 6을 참조하면서 설명한다. 도 6은 본 발명의 실시형태에 따른 제2 VCO 구동 회로의 구성도이다.
제2 VCO 구동 회로는 도 6에 도시한 바와 같이, 저항(R5)과 LPF(5) 사이의 점(3)과, LPF(5)와 VCO(9) 사이의 점(4)을 접속하는 스위치(13)가 설치되며, 제어 회로(3)로부터의 제어에 의해 스위치(13)가 개폐될 수 있다.
스위치(13)가 개방되면 상기 2점은 접속되지 않는 상태가 되며, 콘덴서(C8)에는 LPF(5)를 통해 전하가 축적되게 되고, 스위치(13)가 폐쇄되면 상기 2점이 접속된 상태가 되며, 저항(R5)의 후단 전압이 (4)에 인가되어 콘덴서(C8)에 순시에 전하가 축적되게 된다.
스위치(13)를 설치하고, VCO(9)에의 전압 인가의 초기에 순시(수 μsec)에 온(폐쇄)함으로써, 응답 시간을 빠르게 할 수 있다.
이것은, 조조정용 DAC(4)의 출력은 시정수가 큰 LPF가 되기 때문에, 그리고 로크 시간이 늦어 버리기 때문에, 로크 시간을 단축하기 위해, 스위치(13)를 설치하고 있다.
[VCO의 위상 잡음 특성: 도 7]
또한, 제2 VCO 구동 회로에서의 VCO의 위상 잡음 특성에 대해서 도 7을 참조하면서 설명한다. 도 7은 VCO의 위상 잡음 특성을 나타내는 도면이다.
과제에서 설명하였지만, 고 임피던스의 경우, VCO의 위상 잡음 특성이 PLL을 걸어도 억압할 수 없는 경우가 있었지만, 제1 VCO 구동 회로에서는 VCO의 제어 단자에서 본 임피던스를 낮게 할 수 있다.
즉, 제1 VCO 구동 회로에서는, VCO의 제어 단자에서 본 임피던스가 콘덴서(C8)와 저항(R4)으로 결정되기 때문에, 저항(R4)을 작게 함으로써, 임피던스를 낮게 할 수 있다. 여기서, 저항(R4)을 수십 오옴으로 함으로써 저 임피던스로 할 수 있으며, VCO의 위상 잡음 특성의 열화를 막을 수 있다.
또한, 스위치(13)의 구성을 도 8, 도 9에 나타낸다. 도 8은 스위치의 제1 회로도이며, 도 9는 스위치의 제2 회로도이다.
도 8은 스위치로서 다이오드를 이용하며, 가장 간단한 구성으로 되어 있고, 도 9는 스위치로서 역방향의 다이오드를 병렬 접속한 구성으로 되어 있다.
도 9의 구성이면, 상측 다이오드에서 충전을 행하며, 하측 다이오드에서 방전을 행할 수 있다.
도 9의 스위치를 이용하면, 전원 투입 시에 있어서, 주파수 가변 시에는 스위치(13)의 개폐에 의해 순시에 콘덴서(C8)를 충방전하며, 충전에 의해 로크 시간을 단축시키고, 그 후에는 방전하여 도 2의 VCO 구동 회로에서의 통상의 제어를 행할 수 있다.
또한, 도 8, 도 9의 스위치이면, 제어 회로(3)로부터의 제어 지시는 필요로 하지 않지만, 스위치(13)가 기계식 스위치이면, 전원 투입 시 등의 온/오프의 타이밍을 제어 회로(3)로부터 공급해야 한다.
[시간 응답 특성: 도 10]
제2 VCO 구동 회로의 시간 응답 특성을 도 10에 나타낸다. 도 10은 제1 개량 VCO 구동 회로의 시간 응답 특성을 나타내는 도면이다. 도 10에서는 미조정용 DAC(6)의 출력=0이며, 조조정용 DAC(4)의 출력이 0→5V로 변화하였을 때의 (4)의 시간 응답 특성을 나타내고 있다.
본 VCO 구동 회로에 비해, 시간 응답 특성이 빨라지기 때문에, 로크 시간이 빠르게 된다.
[제3 VCO 구동 회로: 도 11]
다음에, 본 발명의 실시형태에 따른 제3 VCO 구동 회로에 대해서 도 11을 참조하면서 설명한다. 도 11은 본 발명의 실시형태에 따른 제3 VCO 구동 회로의 구성도이다.
제3 VCO 구동 회로는 도 11에 나타내는 바와 같이, 제어 회로(3)로부터 출력되는 조조정계 라인에, 조조정용 DAC(4)와, 연산 증폭기(11)와, 저항(R1), LPF(5), LPF(15)가 직렬로 접속되어 VCO(9)의 제어 단자에 입력되고 있다.
그리고, LPF(5)와 LPF(15) 사이에는 콘덴서(C3)의 일단이 접속되며, 타단은 저항(R4)을 통해 접지되어 있다.
또한, LPF로서는 저항(R)과 콘덴서(C)의 조합인 RC 필터, 코일(L)과 콘덴서(C)의 조합인 저항 제로의 LC 필터, 저항(R), 코일(L)과 콘덴서(C)를 조합한 필터이어도 된다.
제어 회로(3)로부터 출력되는 미조정계 라인에, PWM(12)과, 미조정용 DAC(6)와, 저항(R5, R4)이 직렬로 접속되며, 저항(R4)의 종단은 접지되어 있다.
조조정계 라인의 저항(R1)과 LPF(5) 사이의 점(3)과 미조정계 라인의 미조정용 DAC(6)와 저항(R5) 사이의 점(1)은 저항(R6)을 통해 접속되고 있다.
또, 조조정계 라인의 LPF(5)와 LPF(15) 사이의 점(4)과 미조정계 라인의 저항(R5)과 저항(R4) 사이의 점(2)은 콘덴서(C3)를 통해 용량 결합하고 있다.
제3 VCO 구동 회로는 미조정용 DAC(6)의 출력이 전압 출력형인 경우의 구성이다. 즉, 조조정계 라인은 전압 구동이며, 미조정계 라인도 전압 구동으로 동작하는 것이다. 기본적 동작 원리는 제1 VCO 구동 회로에서의 전류 출력형과 마찬가지이다.
제3 VCO 구동 회로는 조조정용 DAC(4)의 출력이 대충 VCO 출력 주파수를 결정하며, 미조정용 DAC(6)의 출력 PWM 신호가 PLL을 제어하고 있다.
미조정용 DAC(6)의 출력 PWM 신호는 콘덴서(C3)에서 조조정용 DAC(4)의 출력에 가산된다.
미조정계 라인의 미조정용 DAC(6)의 직류 성분(1)이 조조정계 라인의 (4)에 영향받지 않도록, 저항(R6)을 접속하고 있다. 특히, 저항(R5+R4)의 값에 비해, 저항(R6)값을 충분히 크게 함으로써 영향은 적어지는 것이다.
또, LPF(15)는 PWM 신호를 평활화하기 위한 LPF(제3 LPF)이다.
또, 저항(R1) 및 LPF(5)는 조조정용 DAC(4)의 출력의 노이즈를 제거하기 위한 시정수가 큰 LPF이다.
[제4 VCO 구동 회로: 도 12]
다음에, 본 발명의 실시형태에 따른 제4 VCO 구동 회로에 대해서 도 12를 참조하면서 설명한다. 도 12는 본 발명의 실시형태에 따른 제4 VCO 구동 회로의 구성도이다.
제4 VCO 구동 회로는 제3 VCO 구동 회로에 제2 VCO 구동 회로와 같이 스위치(13)를 설치한 구성이다.
동작은 제2 VCO 구동 회로와 마찬가지이며, 스위치로서는 도 8, 도 9의 구성, 또는 기계식 스위치가 고려된다. 스위치(13)가 기계식 스위치이면, 제어 회로(3)로부터 온/오프의 타이밍이 제공된다.
제4 VCO 구동 회로에 의하면, 미조정계 라인을 전압 구동형으로 하며, 스위치(13)의 동작에 의해 전원 투입 시에, 주파수 가변 시에는 스위치(13)의 개폐에 의해 충방전을 행하고, 로크 시간을 단축시킬 수 있는 효과가 있다.
[제5 VCO 구동 회로: 도 13]
다음에, 본 발명의 실시형태에 따른 제5 VCO 구동 회로에 대해서 도 13을 참조하면서 설명한다. 도 13은 본 발명의 실시형태에 따른 제5 VCO 구동 회로의 구성도이다.
본 발명의 실시형태에 따른 제5 VCO 구동 회로는 도 13에 나타내는 바와 같이, 제어 회로(3)와, 제어 회로(3)로부터의 조조정용 주파수의 디지털 데이터를 입력으로 하여 아날로그 데이터로 변환하는 조조정용 DAC(4)와, 조조정용 DAC(4)로부터의 출력을 수배로 증폭하는 연산 증폭기(11)와, 제어 회로(3)로부터의 미조정용 주파수의 디지털 데이터를 입력으로 하여 펄스폭 변조(PWM:Pulse Width Modulation)하는 펄스폭 변조 회로(PWM)(12)와, 펄스폭 변조 회로(12)로부터의 디지털 데이터를 아날로그 데이터로 변환하는 미조정용 DAC(6)와, 연산 증폭기(11)로부터의 출력을 평활화하는 LPF(5)와, 미조정용 DAC(6)로부터의 출력을 평활화하는 LPF(7)를 구비하며, 조조정용 주파수 전압과 미조정용 주파수 전압을 결합하여 VCO(9)에 출력하는 합성 수단이 저항(R), 콘덴서(C)에 의해 구성되어 있다.
합성 수단을 구체적으로 설명하면, 연산 증폭기(11)로부터의 출력을 조조정계 라인, 미조정용 DAC(6)로부터의 출력을 미조정계 라인이라고 하면, 조조정계 라인에는 저항(R5), LPF(5)가 직렬로 접속되어 VCO(9)의 제어 단자에 입력되고 있다.
또, 미조정계 라인에는 LPF(7), 가변 저항(R4)이 직렬로 접속되며, 가변 저항(R4)의 종단은 접지되어 있다.
그리고, 조조정계 라인과 미조정계 라인은 저항(R5)과 LPF(5) 사이의 점(3)과, 미조정용 DAC(6)와 LPF(7) 사이의 점(1)이 저항(R6)을 통해 접속되며, 또한 LPF(5)와 VCO(9) 사이의 점(4)과, LPF(7)와 가변 저항(R4) 사이의 점(2)이 콘덴서(C8)를 통해 용량 결합하고 있다.
그리고, 가변 저항(R4)은 디지털 전위계(digital potential meter) 등의 디지털 신호에 의해 변경 가능한 저항이다. 가변 저항(R4)의 가변 저항값은 제어 회로(3)로부터 제어되도록 되어 있다. 또한, 가변 저항(R4)은 가변 저항값을 가변으로 함으로써, 전압을 제어하는 것이기 때문에, 전압 제어 수단이라고 할 수 있다.
제5 VCO 구동 회로는 미조정용 DAC(6)로부터의 출력이 전류 출력형인 구성이다. 즉, 조조정계 라인은 전압 구동이지만, 미조정계 라인에서는 미조정용 DAC(6)로부터의 출력 전류에 의해 미조정용 주파수가 조정되는 구성이다.
조조정용 DAC(4)로부터의 출력은 대략적 VCO 출력 주파수를 결정하기 위한 전압을 VCO(9)의 제어 단자에 제공하는 것이다.
PLL로서, VCO(9)를 제어하는 전압은 미조정용 DAC(6)로부터의 PWM 신호의 전류이며, 이 PWM 신호가 LPF(7)에서 평활화되고, 연산 증폭기(11)에서 증폭된 조조 정용 DAC(4)로부터의 출력과 콘덴서(C8)에서 결합되고 가산되어 VCO(9)의 제어 단자에 인가된다.
또한, LPF로서는 저항(R)과 콘덴서(C)의 조합인 RC 필터, 코일(L)과 콘덴서(C)의 조합인 LC 필터, 저항(R), 코일(L)과 콘덴서(C)를 조합한 필터이어도 된다.
미조정용 DAC(6)의 출력 직류 성분에 의해, 미조정용 DAC(6)의 출력단에서는 전압 V1=(LPF(7)의 저항값+R4)I(전류)이며, 가변 저항(R4)의 입력단에서는 전압 V2=R4I가 된다.
미조정용 DAC(6)의 직류 성분이 VCO(9)의 입력단의 직류 성분에 영향을 주지 않도록 하기 위해, 미조정용 DAC(6)로부터의 출력은 저항(R6)을 통해 조조정용 DAC(4)로부터의 출력에 접속한다. 이때, 각 저항의 조건으로서, (LPF(7)의 저항값+R)≪R6으로 한다. 저항(R6)을 (LPF(7)의 저항값+R4)에 비해 매우 크게 함으로써, 미조정용 DAC(6)의 직류 성분은 조조정용 DAC(4)의 직류 성분에 영향을 주지 않게 된다.
또, 저항(R6)을 접속함으로써, VCO 제어 단자에 인가되는 조조정 전압은 연산 증폭기(11)로부터의 출력 전압으로부터 저항[R5, R6, LPF(7)]의 저항값으로 분압되지만, 저항(R6)의 값이 크기 때문에, 대략 {R6/(R5+R6)}V(전압)가 된다.
또, LPF(7)의 저항값은 미조정용 DAC(6)의 출력을 전압으로 변환하기 위한 저항이며, LPF(7)의 콘덴서(C)를 추가함으로써, PWM 신호를 평활화하는 LPF로서도 동작한다.
VCO 제어 단자에 인가되는 전압의 노이즈는 VCO(9)의 출력에의 위상 잡음 특성과 스퓨리어스(불필요파)의 원인이 되기 때문에, LPF(5)는 조조정용 DAC(4)의 출력의 노이즈를 제거하기 위해, 낮은 주파수밖에 통과시키지 않는 주파수 통과 특성(응답 속도가 느리다)을 갖는 시정수가 큰 LPF(조조정용 LPF)이다. 이에 대하여, LPF(7) 및 가변 저항(R4)은 높은 주파수까지 통과시키는 주파수 통과 특성(응답 속도가 빠르다)을 갖는 시정수가 작은 LPF(미조정용 LPF)이다.
광대역인 VCO(9)의 제어 전압 범위는 0 V~20 V 정도이며, DAC의 전원 전압 이상이 요구되는 경우를 위해, 연산 증폭기(11)에서 증폭하기 때문에, 상기 시정수가 큰 LPF가 필요하다.
연산 증폭기(11)는 전압을 증폭하기 위해 사용하는 것이기 때문에, VCO(9)의 제어 전압이 낮을 때는 사용하지 않아도 된다.
제5 VCO 구동 회로에서는, VCO의 제어 단자에서 본 임피던스는 콘덴서(C8)와 가변 저항(R4)으로 결정되기 때문에, 가변 저항(R4)을 작게 함으로써 임피던스를 낮게 할 수 있다. 여기서, 가변 저항(R4)을 수십으로 함으로써 저 임피던스로 하는 것이 가능하며, VCO의 위상 잡음 특성의 열화를 막을 수 있다.
다음에, 제5 VCO 구동 회로에서의 특징 부분인 가변 저항(R4)에 대해서 구체적으로 설명한다.
VCO(9)의 개체 변동 등에 의해 VCO(9)의 VF 감도(Kv)가 변동하는 경우가 있다. 가변 저항(R4)은 VCO(9)로부터 본 VF 감도를 일정하게 유지하도록 조정됨으로써, PLL을 걸었을 때의 고유 주파수(fn)를 일정하게 유지하도록 하는 것이다.
가변 저항(R4)은 제어 회로(3)로부터 VCO(9)의 개체 변동이나 온도 변화에 따라 저항값(제어값)이 제어되도록 되어 있다. 제어되는 저항값은 실험에 의해 VCO(9)의 VF 감도가 측정되며, 그 VF 감도가 일정하게 되도록 설정된다.
[제6 VCO 구동 회로: 도 14]
또한, 본 발명의 실시형태에 따른 제6 VCO 구동 회로에 대해서 도 14를 참조하면서 설명한다. 도 14는 본 발명의 실시형태에 따른 제6 VCO 구동 회로의 구성도이다.
본 발명의 실시형태에 따른 제6 VCO 구동 회로는 도 14에 도시한 바와 같이, 기본적으로는 제5 VCO 구동 회로와 마찬가지이지만, 제어 회로(3)에 접속되는 온도 센서(14)를 설치하며, 상기 온도 센서(14)는 VCO(9)의 근방에 설치되어 있다.
제6 VCO 구동 회로에서는 온도 센서에 의해 온도를 측정하며, 측정된 온도값을 디지털 데이터로 제어 회로(3)에 출력한다. 또한, 온도 센서(14)를 온도 측정 수단이라고 할 수 있다.
VCO(9)는 온도 변화에 따라 VCO(9)의 VF 감도(Kv)가 변동하는 경우가 있다. 가변 저항(R4)은 도 13과 같이, VCO(9)에서 본 VF 감도를 일정하게 유지하도록 조정함으로써, PLL을 걸었을 때의 고유 주파수(fn)를 일정하게 유지하도록 하는 것이다.
[가변 저항(R4)과 VF 감도의 관계: 도 15]
다음에, 가변 저항(R4)을 가변으로 함으로써, VCO(9)의 VF 감도를 가변으로 하는 예에 대해서 도 15를 참조하면서 설명한다. 도 15는 가변 저항(R4)과 VF 감도 의 관계를 나타내는 도면이다.
도 15에 있어서, 예컨대 VCO(9)의 VF 감도(Kv)가 상온에서 30 ㎒/V라고 가정하며, 미조정용 DAC(6)의 출력(1)이 0 V∼0.8 V에서 제어된다고 가정하면, 제1 예 [1]에서는 LPF(7)의 저항값=10, 가변 저항(R4)=10으로 한 경우, 미조정용 DAC(6)의 출력을 0 V로 제어하면, 가변 저항(R4)의 콘덴서(C8)측의 단자에 따른 전압 (2)는 0 V가 되고, 미조정용 DAC(6)의 출력을 0.8 V로 제어하면, 전압 (2)는 0.2 V가 되었다.
따라서, VCO 주파수의 변화량은 VF 감도(Kv) 전압 (2)=30 ㎒/V0.2V=6.0 ㎒가 된다. 또한, VF 감도는 30 ㎒/V(0.2 V/0.8 V)=7.5 ㎒/V가 된다.
또, 제2 예 [2]에서는 LPF(7)의 저항값=10, 가변 저항(R4)=5로 한 경우, 미조정용 DAC(6)의 출력을 0 V로 제어하면, 가변 저항(R4)의 콘덴서(C8)측의 단자에 따른 전압 (2)는 0 V가 되며, 미조정용 DAC(6)의 출력을 0.8 V로 제어하면, 전압 (2)는 0.11 V가 되었다.
따라서, VCO 주파수의 변화량은 VF 감도(Kv) 전압 (2)=30 ㎒/V(0.11 V)=3.3 ㎒가 된다. 또한, VF 감도는 30 ㎒/V(0.11 V/0.8 V)≒4.1 ㎒/V가 된다.
[온도에 대한 VF 감도 및 R4 저항값의 관계: 도 16]
이상의 특성을 근거로 하여, 제2 VCO 구동 회로에서의 제어 방법에 대해서 도 16을 참조하면서 설명한다. 도 16은 온도에 대한 VF 감도 및 R4 저항값의 관계를 나타내는 도면이다.
도 16에 도시한 바와 같이, 온도가 상승함에 따라 실제의 VCO(9)의 VF 감도 는 둔하게 되어 있다. 이에 대하여, 가변 저항(R4)의 저항값을 온도 상승에 대응시켜 서서히 올림으로써 VF 감도를 일정하게 할 수 있다. 그 결과, PLL 고유 주파수(fn)도 일정값으로 유지할 수 있는 것이다.
즉, 미리, VCO(9)의 VF 감도(Kv)의 온도 특성을 측정하여 파악해 두며, 제어 회로(3) 내에 설치한 메모리(예컨대, ROM 테이블)에 상기 온도 특성(온도에 대한 VF 감도와 대응하는 적정한 R4 저항값의 관계)을 데이터로서 기억해 두고, 온도 센서(14)에서 검출된 온도로부터, 원하는 VF 감도가 되도록, 제어 회로(3)가 메모리를 검색하여 대응하는 적정한 저항값을 판독하며, 가변 저항(R4)의 저항값(제어값)을 설정한다.
[VCO의 위상 잡음 특성: 도 17]
제5 및 제6 VCO 구동 회로에서의 VCO의 위상 잡음 특성을 도 17에 나타낸다. 도 17은 VCO의 위상 잡음 특성을 나타내는 도면이다. 도 17에 있어서 횡축은 캐리어로부터의 오프셋 주파수를 나타내고, 종축은 위상 잡음을 나타내며, 전압 감도가 낮을 때와 전압 감도가 높을 때에는 그 특성이 다르다.
[온도에 따른 VCO의 위상 잡음 특성: 도 18, 도 19]
또, 온도가 높은 경우의 VCO의 위상 잡음 특성을 도 18에 나타내며, 온도가 낮은 경우의 VCO의 위상 잡음 특성을 도 19에 나타낸다.
예컨대, 상온(25℃)일 때 고유 주파수가 30 ㎑였다고 하면, 온도가 높아졌을 때는 도 18에 나타내는 바와 같이, 고유 주파수는 18 ㎑가 되며, 온도가 낮아졌을 때는 도 19에 도시한 바와 같이, 고유 주파수는 40 ㎑가 된다. 도 18, 도 19에 있 어서, 횡축은 캐리어로부터의 오프셋 주파수, 종축은 위상 잡음이다.
제5 VCO 구동 회로에 의하면, VCO(9)의 개체 변동을 가변 저항(R4)으로 조정함으로써, VF 감도를 일정하게 할 수 있으며, PLL 고유 주파수(fn)도 일정값으로 유지할 수 있는 효과가 있다.
제6 VCO 구동 회로에 의하면, VCO(9)의 온도 변화를 가변 저항(R4)으로 조정함으로써, VF 감도를 일정하게 할 수 있으며, PLL 고유 주파수(fn)도 일정값으로 유지할 수 있는 효과가 있다.
또, 제5 VCO 구동 회로 또는 제6 VCO 구동 회로를 구비한 합성기로 함으로써, PLL 고유 주파수(fn)를 일정값으로 유지할 수 있으며, 안정성을 확보할 수 있는 효과가 있다.
[제7 VCO 구동 회로: 도 20]
다음에, 본 발명의 실시형태에 따른 제7 VCO 구동 회로에 대해서 도 20을 참조하면서 설명한다. 도 20은 본 발명의 실시형태에 따른 제7 VCO 구동 회로의 구성도이다.
제7 VCO 구동 회로는 도 20에 나타내는 바와 같이, 제5 VCO 구동 회로에 대하여, 저항(R5)과 LPF(5) 사이의 점(3)과 LPF(5)와 VCO(9) 사이의 점(4)을 접속하는 스위치(13)가 설치되며, 제어 회로(3)로부터의 제어에 의해 스위치(13)의 개폐가 이루어질 수 있다.
스위치(13)가 개방되면 상기 2점은 접속되지 않는 상태가 되며, 콘덴서(C8)에는 LPF(5)를 통해 전하가 축적되게 되고, 스위치(13)가 폐쇄되면 상기 2점이 접 속된 상태가 되며, 저항(R5) 후단의 전압이 VCO(9)의 입력측에 인가되게 되고, 콘덴서(C8)에 순시에 전하가 축적되게 된다.
스위치(13)를 설치하여, VCO(9)에의 전압 인가의 초기에 순시(수 μsec)에 온(폐쇄)함으로써, 응답 시간을 빠르게 할 수 있다.
이것은, 조조정용 DAC(4)의 출력은 시정수가 큰 LPF가 되기 때문에, 로크 시간이 늦어 버리기 때문에, 로크 시간을 단축하기 위해, 스위치(13)를 설치하고 있다.
[제8 VCO 구동 회로: 도 21]
다음에, 본 발명의 실시형태에 따른 제8 VCO 구동 회로에 대해서 도 21을 참조하면서 설명한다. 도 21은 본 발명의 실시형태에 따른 제8 VCO 구동 회로의 구성도이다.
제8 VCO 구동 회로는 도 21에 나타내는 바와 같이, 제6 VCO 구동 회로에 대하여, 저항(R5)과 LPF(5) 사이의 점(3)과 LPF(5)와 VCO(9) 사이의 점(4)을 접속하는 스위치(13)가 설치되며, 제어 회로(3)로부터의 제어에 의해 스위치(13)의 개폐가 이루어질 수 있다.
스위치(13)의 동작은 제3 VCO 구동 회로에서 설명한 것과 마찬가지이다.
[제9 VCO 구동 회로: 도 22]
다음에, 본 발명의 실시형태에 따른 제9 VCO 구동 회로에 대해서 도 22를 참조하면서 설명한다. 도 22는 본 발명의 실시형태에 따른 제9 VCO 구동 회로의 구성도이다.
제9 VCO 구동 회로는 도 22에 나타내는 바와 같이, 제어 회로(3)로부터 출력되는 조조정계 라인에 조조정용 DAC(4)와, 연산 증폭기(11)와, 저항(R1), LPF(5), LPF(15)가 직렬로 접속되어 VCO(9)의 제어 단자에 입력되고 있다.
그리고, LPF(5)와 LPF(15) 사이에는 콘덴서(C3)의 일단이 접속되며, 타단은 가변 저항(R4)을 통해 접지되어 있다.
또한, LPF로서는 저항(R)과 콘덴서(C)의 조합인 RC 필터, 코일(L)과 콘덴서(C)의 조합인 LC 필터, 저항(R), 코일(L)과 콘덴서(C)를 조합한 필터이어도 된다.
제어 회로(3)로부터 출력되는 미조정계 라인에, PWM(12)과, 미조정용 DAC(6)와, 저항(R5), 가변 저항(R4)이 직렬로 접속되며, 가변 저항(R4)의 종단은 접지되어 있다.
조조정계 라인의 저항(R1)과 LPF(5) 사이의 점(3)과 미조정계 라인의 미조정용 DAC(6)와 저항(R5) 사이의 점(1)은 저항(R6)을 통해 접속하고 있다.
또, 조조정계 라인의 LPF(5)와 LPF(15) 사이의 점(4)과 미조정계 라인의 저항(R5)과 가변 저항(R4) 사이의 점(2)은 콘덴서(C3)를 통해 용량 결합하고 있다.
제9 VCO 구동 회로는 미조정용 DAC(6)의 출력이 전압 출력형인 경우의 구성이다. 즉, 조조정계 라인은 전압 구동이며, 미조정계 라인도 전압 구동으로 동작하는 것이다. 기본적 동작 원리는 제5 VCO 구동 회로에서의 전류 출력형과 마찬가지이다.
제9 VCO 구동 회로는 조조정용 DAC(4)의 출력이 대략적 VCO 출력 주파수를 결정하며, 미조정용 DAC(6)의 출력 PWM 신호가 PLL을 제어하고 있다.
미조정용 DAC(6)의 출력의 PWM 신호는 콘덴서(C3)에서 조조정용 DAC(4)의 출력에 가산된다.
미조정계 라인의 미조정용 DAC(6)의 직류 성분 (1)이 조조정계 라인의 (4)에 영향받지 않도록, 저항(R6)을 접속하고 있다. 특히, 저항(R5)+가변 저항(R4)의 값에 비해, 저항(R6)의 값을 충분히 크게 함으로써 영향은 적어지게 된다.
또, LPF(15)는 PWM 신호를 평활화하기 위한 LPF(제3 LPF)이다.
또, 저항(R1) 및 LPF(5)는 조조정용 DAC(4)의 출력의 노이즈를 제거하기 위한 시정수가 큰 LPF이다.
[제10의 VCO 구동 회로: 도 23]
다음에, 본 발명의 실시형태에 따른 제10 VCO 구동 회로에 대해서 도 23을 참조하면서 설명한다. 도 23은 본 발명의 실시형태에 따른 제10 VCO 구동 회로의 구성도이다.
제10 VCO 구동 회로는 도 23에 나타내는 바와 같이, 제9 VCO 구동 회로에 대하여, 저항(R1)과 LPF(5) 사이의 점(3)과, LPF(5)와 LPF(15) 사이의 점(4)을 접속하는 스위치(13)가 설치되며, 제어 회로(3)로부터의 제어에 의해 스위치(13)의 개폐가 이루어질 수 있다.
스위치(13)의 동작은 제7 VCO 구동 회로에서 설명한 것과 마찬가지이다.
[제11 VCO 구동 회로: 도 24]
다음에, 본 발명의 실시형태에 따른 제11 VCO 구동 회로에 대해서 도 24를 참조하면서 설명한다. 도 24는 본 발명의 실시형태에 따른 제11 VCO 구동 회로의 구성도이다.
제11 VCO 구동 회로는, 도 24에 나타내는 바와 같이, 제9 VCO 구동 회로에 대하여, 제6 VCO 구동 회로와 마찬가지로 제어 회로(3)에 온도 센서(14)를 접속하며, 제어 회로(3) 내에, 온도에 대한 VF 감도와 대응하는 적정한 R4의 저항값의 관계를 데이터로서 기억하는 메모리를 설치하고, 온도 센서(14)에서 검출된 온도로부터, 미조정용 DAC(6)로부터 본 VF 감도가 원하는 VF 감도가 되도록, 제어 회로(3)가 메모리를 검색하여 대응하는 적정한 저항값을 판독하여, 가변 저항(R4)의 저항값(제어값)을 설정하는 것이다.
[제12 VCO 구동 회로: 도 25]
다음에, 본 발명의 실시형태에 따른 제12 VCO 구동 회로에 대해서 도 25를 참조하면서 설명한다. 도 25는 본 발명의 실시형태에 따른 제12 VCO 구동 회로의 구성도이다.
제12 VCO 구동 회로는, 도 25에 나타내는 바와 같이, 제10 VCO 구동 회로에 대하여, 제6 및 제11 VCO 구동 회로와 마찬가지로, 제어 회로(3)에 온도 센서(14)를 접속하며, 제어 회로(3) 내에, 온도에 대한 VF 감도와 대응하는 적정한 R4의 저항값의 관계를 데이터로서 기억하는 메모리를 설치하고, 온도 센서(14)에서 검출된 온도로부터, 원하는 VF 감도가 되도록, 제어 회로(3)가 메모리를 검색하여 대응하는 적정한 저항값을 판독하여 가변 저항(R4)의 저항값(제어값)을 설정하는 것이다.
본 발명은 VCO의 제어 단자에서 본 임피던스를 낮게 하여, VCO의 위상 잡음 특성의 열화를 막을 수 있는 VCO 구동 회로 및 주파수 합성기에 적합하다.

Claims (19)

  1. 전압 제어 발진기의 제어 단자에 제어 신호를 입력하는 VCO 구동 회로로서,
    조조정(粗調整)용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 조조정용 DAC와,
    미조정(微調整)용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 미조정용 DAC와,
    상기 조조정용 DAC로부터의 출력을 노이즈 제거하여 상기 전압 제어 발진기의 제어 단자에 입력하며, 제1 주파수까지 통과시키는 주파수 통과 특성을 갖는 제1 LPF와,
    상기 미조정용 DAC로부터의 출력을 전압으로 변환하고, 신호를 평활화하며, 상기 제1 주파수보다 높은 제2 주파수까지 통과시키는 주파수 통과 특성을 갖는 제2 LPF와,
    상기 제1 LPF의 입력단과 상기 제2 LPF의 입력단을 접속하는 저항과,
    상기 제1 LPF의 출력에 상기 제2 LPF의 출력이 가산되도록 용량 결합하는 콘덴서
    를 갖는 VCO 구동 회로.
  2. 제1항에 있어서, 제1 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되며,
    제2 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성 되고,
    상기 제1 LPF의 입력단과 상기 제2 LPF의 입력단을 접속하고 있는 저항의 값은 상기 제2 LPF를 구성하는 저항의 값의 총합보다 큰 것인 VCO 구동 회로.
  3. 전압 제어 발진기의 제어 단자에 제어 신호를 입력하는 VCO 구동 회로로서,
    조조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 조조정용 DAC와,
    미조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 미조정용 DAC와,
    상기 조조정용 DAC로부터의 출력의 노이즈를 제거하며, 제1 주파수까지 통과시키는 주파수 통과 특성을 갖는 제1 LPF와,
    상기 미조정용 DAC로부터의 출력 전압을 분압하는 분압 수단과,
    상기 제1 LPF의 입력단과 상기 분압 수단의 입력단을 접속하는 저항과,
    상기 제1 LPF로부터의 출력 신호를 평활화하여 전압 제어 발진기의 제어 단자에 입력하는 제3 LPF와,
    상기 제1 LPF의 출력에 상기 분압 수단에서 분압된 전압이 인가되도록 용량 결합하는 콘덴서
    를 갖는 VCO 구동 회로.
  4. 제3항에 있어서, 제1 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일 과 콘덴서로 구성되며,
    제3 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되고,
    분압 수단은 복수의 저항으로 구성되며,
    상기 제1 LPF의 입력단과 상기 분압 수단의 입력단을 접속하고 있는 저항의 값은 상기 분압 수단을 구성하는 저항의 값의 총합보다 큰 것인 VCO 구동 회로.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 제1 LPF의 입력단과 출력단을 접속 상태 또는 비접속 상태로 하는 스위치를 설치하며,
    상기 스위치가 전원 투입 시 또는 주파수 가변 시에 일시적으로 온이 되어 접속 상태로 하여, 용량 결합하는 콘덴서를 충방전하는 VCO 구동 회로.
  6. 제5항에 있어서, 스위치가 특정 시간 경과 후에 오프가 되어 비접속 상태로 하여, 충전된 콘덴서를 방전하는 VCO 구동 회로.
  7. 전압 제어 발진기의 제어 단자에 제어 신호를 입력하는 VCO 구동 회로로서,
    조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 제어 회로와,
    조조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 조조정용 DAC와,
    미조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 미조정용 DAC와,
    상기 조조정용 DAC로부터의 출력을 노이즈 제거하여 상기 전압 제어 발진기의 제어 단자에 입력하며, 제1 주파수까지 통과시키는 주파수 통과 특성을 갖는 제1 LPF와,
    상기 미조정용 DAC로부터의 출력을 전압으로 변환하고, 신호를 평활화하며, 상기 제1 주파수보다 높은 제2 주파수까지 통과시키는 주파수 통과 특성을 갖는 제2 LPF와,
    상기 제1 LPF의 입력단과 상기 제2 LPF의 입력단을 접속하는 저항과,
    상기 제1 LPF의 출력에 상기 제2 LPF의 출력이 가산되도록 용량 결합하는 콘덴서와,
    상기 제2 LPF에 설치되며, 전압을 가변으로 하는 전압 제어 수단
    을 갖는 VCO 구동 회로.
  8. 제7항에 있어서, 제1 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되며,
    제2 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되고,
    상기 제1 LPF의 입력단과 상기 제2 LPF의 입력단을 접속하고 있는 저항의 값은 상기 제2 LPF를 구성하는 저항의 값의 총합보다 크게 하며,
    전압 제어 수단은 가변 저항으로 구성되어 있는 것인 VCO 구동 회로.
  9. 전압 제어 발진기의 제어 단자에 제어 신호를 입력하는 VCO 구동 회로로서,
    조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 제어 회로와,
    조조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 조조정용 DAC와,
    미조정용 주파수의 디지털 데이터를 입력으로 하며, 아날로그 신호를 출력하는 미조정용 DAC와,
    상기 조조정용 DAC로부터의 출력의 노이즈를 제거하며, 제1 주파수까지 통과시키는 주파수 통과 특성을 갖는 제1 LPF와,
    상기 미조정용 DAC로부터의 출력의 전압을 분압하는 분압 수단과,
    상기 제1 LPF의 입력단과 상기 분압 수단의 입력단을 접속하는 저항과,
    상기 제1 LPF로부터의 출력 신호를 평활화하여 전압 제어 발진기의 제어 단자에 입력하는 제3 LPF와,
    상기 제1 LPF의 출력에 상기 분압 수단에서 분압된 전압이 인가되도록 용량 결합하는 콘덴서와,
    상기 분압 수단에 설치되며, 전압을 가변으로 하는 전압 제어 수단
    을 갖는 VCO 구동 회로.
  10. 제9항에 있어서, 제1 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일 과 콘덴서로 구성되며,
    제3 LPF는 저항과 콘덴서, 코일과 콘덴서, 또는 저항, 코일과 콘덴서로 구성되고,
    분압 수단은 저항과 가변 저항으로 구성되며,
    상기 제1 LPF의 입력단과 상기 분압 수단의 입력단을 접속하고 있는 저항의 값은 상기 분압 수단을 구성하는 저항의 값의 총합보다 큰 것인 VCO 구동 회로.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서, 제어 회로는 전압 제어 발진기의 개체 변동에 대응하여 고유 주파수를 일정하게 유지하기 위한 VCO 구동 회로에서의 전압 제어 수단의 제어값을 기억하고 있으며, 상기 전압 제어 수단에 상기 제어값을 공급하는 것인 VCO 구동 회로.
  12. 제7항 내지 제10항 중 어느 한 항에 있어서, 전압 제어 발진기의 근방의 온도를 측정하는 온도 측정 수단을 구비하고,
    제어 회로는 상기 전압 제어 발진기의 온도 변화에 대응하여 고유 주파수를 일정하게 유지하기 위한 VCO 구동 회로에서의 전압 제어 수단의 제어값을 기억하고 있으며, 상기 온도 측정 수단으로부터 입력되는 온도값에 대하여 상기 전압 제어 수단에 상기 제어값을 공급하는 것인 VCO 구동 회로.
  13. 제12항에 있어서, 제어 회로는 변동하는 온도값에 대하여 고유 주파수를 일 정하게 유지하기 위한 제어값을 테이블로서 기억하는 메모리를 갖는 것인 VCO 구동 회로.
  14. 제7항 내지 제10항 중 어느 한 항에 있어서, 제1 LPF의 입력단과 출력단을 접속 상태 또는 비접속 상태로 하는 스위치를 설치하며,
    상기 스위치가 전원 투입 시 또는 주파수 가변 시에 일시적으로 온이 되어 접속 상태로 하여, 용량 결합하는 콘덴서를 충방전하는 VCO 구동 회로.
  15. 제14항에 있어서, 스위치가 특정 시간 경과 후에 오프가 되어 비접속 상태로 하여, 충전된 콘덴서를 방전하는 VCO 구동 회로.
  16. 제1항 내지 제4항, 제7항 내지 제10항 중 어느 한 항에 있어서, 미조정용 DAC의 입력단에, 펄스폭 변조를 수행하는 펄스폭 변조 회로를 설치한 VCO 구동 회로.
  17. 제14항에 있어서, 조조정용 DAC와 제1 LPF 사이에, 상기 조조정용 DAC의 출력을 증폭하는 연산 증폭기를 설치한 VCO 구동 회로.
  18. 조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 제어 회로를 구비하는 제1항 내지 제4항 중 어느 한 항에 기재된 VCO 구동 회로와,
    원하는 주파수를 발진시키는 전압 제어 발진기와,
    기준 주파수를 발진시키는 기준 주파수 발진 회로와,
    상기 발진된 기준 주파수를 1/M로 분주하는 제1 분주기와,
    상기 전압 제어 발진기의 출력을 피드백하며, 1/N로 분주하는 제2 분주기
    를 갖고,
    상기 VCO 구동 회로에서의 제어 회로는 상기 제1 분주기로부터의 신호와 상기 제2 분주기로부터의 신호를 입력으로 하여 비교하며, 양 신호의 차분에 기초하여 조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 것인 주파수 합성기.
  19. 원하는 주파수를 발진시키는 전압 제어 발진기와,
    기준 주파수를 발진시키는 기준 주파수 발진 회로와,
    상기 발진된 기준 주파수를 1/M로 분주하는 제1 분주기와,
    상기 전압 제어 발진기의 출력을 피드백하며, 1/N로 분주하는 제2 분주기와,
    제7항 내지 제10항 중 어느 한 항에 기재된 VCO 구동 회로
    를 갖고,
    상기 VCO 구동 회로에서의 제어 회로는 상기 제1 분주기로부터의 신호와 상기 제2 분주기로부터의 신호를 입력으로 하여 비교하며, 양 신호의 차분에 기초하여 조조정용 주파수의 디지털 데이터와 미조정용 주파수의 디지털 데이터를 출력하는 것인 주파수 합성기.
KR1020087020917A 2006-01-26 2007-01-26 Ｖｃｏ 구동 회로 및 주파수 합성기 KR101025184B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00017617 2006-01-26
JP2006017617 2006-01-26
JP2006021315 2006-01-30
JPJP-P-2006-00021315 2006-01-30

Publications (2)

Publication Number Publication Date
KR20080090544A KR20080090544A (ko) 2008-10-08
KR101025184B1 true KR101025184B1 (ko) 2011-03-31

Family

ID=38309288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087020917A KR101025184B1 (ko) 2006-01-26 2007-01-26 Ｖｃｏ 구동 회로 및 주파수 합성기

Country Status (8)

Country Link
US (2) US7821344B2 (ko)
EP (1) EP1976126B1 (ko)
KR (1) KR101025184B1 (ko)
CN (1) CN101421928B (ko)
AU (1) AU2007208690A1 (ko)
BR (1) BRPI0707275B1 (ko)
DE (1) DE602007005977D1 (ko)
WO (1) WO2007086502A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009099953A1 (en) * 2008-02-01 2009-08-13 Viasat, Inc. Integrated frequency calibration architecture
US8054137B2 (en) * 2009-06-09 2011-11-08 Panasonic Corporation Method and apparatus for integrating a FLL loop filter in polar transmitters
US8248167B2 (en) * 2010-06-28 2012-08-21 Mstar Semiconductor, Inc. VCO frequency temperature compensation system for PLLs
TWI446722B (zh) * 2011-05-18 2014-07-21 Novatek Microelectronics Corp 鎖相迴路電路
US8400226B2 (en) * 2011-08-12 2013-03-19 Global Unichip Corporation Oscillation circuit and associated method
GB201118128D0 (en) * 2011-10-20 2011-11-30 Renesas Mobile Corp Operating a frequency synthesizer
DE102012100427A1 (de) * 2012-01-19 2013-07-25 Hella Kgaa Hueck & Co. Vorrichtung mit einem spannungsgesteuerten Oszillator und einer Schaltungsanordnung zum Ansteuern des Oszillators
US8896472B2 (en) * 2013-03-08 2014-11-25 Qualcomm Incorporated Low glitch-noise DAC
US8907830B2 (en) * 2013-03-14 2014-12-09 Intel Mobile Communications GmbH Digital-to-analog converter comprising slow converter section and fast converter section
RU2547635C1 (ru) * 2013-11-20 2015-04-10 Федеральное государственное казенное учреждение "Пограничный научно-исследовательский центр Федеральной службы безопасности Российской Федерации" Устройство контура фазовой автоподстройки частоты с обратной связью на основе объединенного принципа максимума
US9306543B2 (en) * 2014-01-07 2016-04-05 Freescale Semiconductor, Inc. Temperature-compensated high accuracy clock
WO2017003492A1 (en) * 2015-07-02 2017-01-05 Hewlett Packard Enterprise Development Lp Digital voltage sampling
JP6756172B2 (ja) * 2016-01-06 2020-09-16 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
US10126766B2 (en) 2016-01-26 2018-11-13 Samsung Electronics Co., Ltd. Low dropout voltage (LDO) regulator including a dual loop circuit and an application processor and a user device including the same
US10212006B2 (en) * 2016-03-01 2019-02-19 Mediatek Inc. Feed-forward filtering device and associated method
US10401409B2 (en) * 2016-04-22 2019-09-03 Infineon Technologies Austria Ag Capacitance determination circuit and method for determining a capacitance
CN106571817B (zh) * 2016-11-10 2019-11-05 电子科技大学 一种宽带捷变低相位噪声频率综合发生器
US10198939B1 (en) * 2017-10-02 2019-02-05 Siemens Aktiengesellschaft Process automation device
US10110240B1 (en) * 2017-10-17 2018-10-23 Micron Technology, Inc. DLL circuit having variable clock divider
CN107888196B (zh) * 2017-12-08 2022-02-01 深圳市科陆电子科技股份有限公司 数模转换电路
JP7242124B2 (ja) * 2018-07-26 2023-03-20 エイブリック株式会社 電圧検出回路、半導体装置及び製造方法
US10991411B2 (en) 2018-08-17 2021-04-27 Micron Technology, Inc. Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations
US10431281B1 (en) * 2018-08-17 2019-10-01 Micron Technology, Inc. Access schemes for section-based data protection in a memory device
US10516403B1 (en) * 2019-02-27 2019-12-24 Ciena Corporation High-order phase tracking loop with segmented proportional and integral controls
JP7283167B2 (ja) * 2019-03-27 2023-05-30 セイコーエプソン株式会社 温度センサー、回路装置、発振器、電子機器及び移動体
JP7367350B2 (ja) * 2019-06-21 2023-10-24 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
CN111954333B (zh) * 2020-08-06 2023-04-07 南昌大学 亚时钟超精细脉冲调控的光源系统及方法
CN112234979B (zh) * 2020-09-04 2021-10-22 上海鸿晔电子科技股份有限公司 一种晶振调压调频电路和方法
CN114726368B (zh) * 2022-06-08 2022-08-26 成都世源频控技术股份有限公司 一种低相位噪声环路及应用该环路的环路预置方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590993A (ja) * 1991-09-13 1993-04-09 Uniden Corp Ｐｌｌ方式周波数シンセサイザ回路
JPH10173521A (ja) 1996-12-13 1998-06-26 Sanyo Electric Co Ltd Ｐｌｌ回路
JPH11185395A (ja) 1997-12-24 1999-07-09 Victor Co Of Japan Ltd クロック再生用ｐｌｌ装置
JP2004274673A (ja) 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd Ｐｌｌ周波数シンセサイザ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4562410A (en) * 1983-12-29 1985-12-31 Rca Corporation Phase lock loop prepositioning apparatus with feedback control
JPS63121316A (ja) * 1986-11-10 1988-05-25 Nec Corp デイジタル位相同期回路
US5329560A (en) * 1992-05-19 1994-07-12 Sgs-Thomson Microelectronics, Inc. AGC circuit with non-linear gain for use in PLL circuit
US5304956A (en) * 1992-07-17 1994-04-19 Trw Inc. Low noise high speed frequency synthesizer employing a learning sequence
US5479715A (en) * 1994-07-19 1996-01-02 Zircon Corporation Electronic level displaying inclination using a multi-segment fan-like display
JP3663218B2 (ja) * 1994-08-18 2005-06-22 株式会社日立グローバルストレージテクノロジーズ 磁気記録再生装置および位相同期回路
CN1154184A (zh) * 1995-05-22 1997-07-09 摩托罗拉公司 用于电介质吸收补偿的方法和装置
FI101437B (fi) * 1996-09-25 1998-06-15 Nokia Telecommunications Oy Jännitesäätöisen oskillaattorin ohjaus
US5999561A (en) * 1997-05-20 1999-12-07 Sanconix, Inc. Direct sequence spread spectrum method, computer-based product, apparatus and system tolerant to frequency reference offset
US5912595A (en) * 1997-12-16 1999-06-15 Ma; John Y. Digitally temperature compensated voltage-controlled oscillator tunable to different frequency channels
JP2000100083A (ja) * 1998-07-23 2000-04-07 Matsushita Electric Ind Co Ltd ディスク装置
US6104682A (en) 1998-07-23 2000-08-15 Matsushita Electric Industrial Co., Ltd. Disk apparatus having a data reproducing system using a digital PLL
EP1046229B1 (en) * 1998-10-22 2005-04-06 Koninklijke Philips Electronics N.V. Frequency synthesizer
US6993107B2 (en) 2001-01-16 2006-01-31 International Business Machines Corporation Analog unidirectional serial link architecture
US6396358B1 (en) * 2001-01-31 2002-05-28 International Business Machines Corporation Dual-control ring voltage controlled oscillator
US7016654B1 (en) * 2001-04-30 2006-03-21 Engim, Inc. Programmable power-efficient front end for wired and wireless communication
JP2003298424A (ja) * 2002-04-05 2003-10-17 Matsushita Electric Ind Co Ltd 信号処理装置およびｄ／ａ変換器
DE10242364A1 (de) * 2002-09-12 2004-03-25 Infineon Technologies Ag Phasenregelkreis
US6803827B1 (en) 2003-04-09 2004-10-12 Analog Devices, Inc. Frequency acquisition system
US7429895B2 (en) * 2006-02-28 2008-09-30 Texas Instruments Incorporated Systems and methods for drift compensation in a control circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590993A (ja) * 1991-09-13 1993-04-09 Uniden Corp Ｐｌｌ方式周波数シンセサイザ回路
JPH10173521A (ja) 1996-12-13 1998-06-26 Sanyo Electric Co Ltd Ｐｌｌ回路
JPH11185395A (ja) 1997-12-24 1999-07-09 Victor Co Of Japan Ltd クロック再生用ｐｌｌ装置
JP2004274673A (ja) 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd Ｐｌｌ周波数シンセサイザ

Also Published As

Publication number Publication date
US7893774B2 (en) 2011-02-22
CN101421928A (zh) 2009-04-29
EP1976126A1 (en) 2008-10-01
CN101421928B (zh) 2012-05-23
KR20080090544A (ko) 2008-10-08
DE602007005977D1 (de) 2010-06-02
US20100264962A1 (en) 2010-10-21
US20090039973A1 (en) 2009-02-12
US7821344B2 (en) 2010-10-26
BRPI0707275A2 (pt) 2011-04-26
AU2007208690A1 (en) 2007-08-02
BRPI0707275B1 (pt) 2019-04-24
EP1976126A4 (en) 2009-05-06
WO2007086502A1 (ja) 2007-08-02
EP1976126B1 (en) 2010-04-21

Similar Documents

Publication Publication Date Title
KR101025184B1 (ko) Ｖｃｏ 구동 회로 및 주파수 합성기
US8537954B2 (en) Method and apparatus for multi-mode clock data recovery
US7479834B2 (en) Analogue self-calibration method and apparatus for low noise, fast and wide-locking range phase locked loop
US20070164829A1 (en) Sigma-delta fractional-N PLL with reduced frequency error
CN103460603A (zh) 经供电稳化的vco架构
KR20070009749A (ko) 주파수 합성기의 적응 주파수 조정장치
US7053726B2 (en) Voltage control oscillator having modulation function
JP7363441B2 (ja) チャージポンプ回路、ｐｌｌ回路および発振器
KR100723838B1 (ko) 주파수 합성 장치
JP2008148210A (ja) 電圧制御発振器、ｐｌｌ回路
JP4551930B2 (ja) 改良ｖｃｏ事前チューニングを有するｐｌｌ合成装置
JP4033154B2 (ja) フラクショナルｎ周波数シンセサイザ装置
US7023249B1 (en) Phase locked loop with low phase noise and fast tune time
CN109995362B (zh) 锁相环集成电路
KR19990023417A (ko) 위상동기루프회로
KR100918860B1 (ko) 루프필터 보상회로를 구비하는 주파수 합성기
US7218177B2 (en) Phase locked loop with nonlinear phase-error response characteristic
JP4252602B2 (ja) Ｖｃｏ駆動回路及び周波数シンセサイザ
JP4252601B2 (ja) Ｖｃｏ駆動回路及び周波数シンセサイザ
JP7388240B2 (ja) チャージポンプ回路、ｐｌｌ回路および発振器
US20090224844A1 (en) Extended range oscillator
JP4699402B2 (ja) 発振器及び周波数シンセサイザ
KR101225990B1 (ko) 루프필터 및 이를 이용한 주파수 합성기
KR20100016700A (ko) 광대역 발진주파수 튜닝 장치 및 그 방법
JP2012142764A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190306

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 10