CN107888196B - 数模转换电路 - Google Patents
数模转换电路 Download PDFInfo
- Publication number
- CN107888196B CN107888196B CN201711305311.9A CN201711305311A CN107888196B CN 107888196 B CN107888196 B CN 107888196B CN 201711305311 A CN201711305311 A CN 201711305311A CN 107888196 B CN107888196 B CN 107888196B
- Authority
- CN
- China
- Prior art keywords
- dac
- resistor
- analog signal
- signal output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims description 31
- 238000005070 sampling Methods 0.000 claims description 2
- 101100236764 Caenorhabditis elegans mcu-1 gene Proteins 0.000 description 9
- YBIDYTOJOXKBLO-USLOAXSXSA-N (4-nitrophenyl)methyl (5r,6s)-6-[(1r)-1-hydroxyethyl]-3,7-dioxo-1-azabicyclo[3.2.0]heptane-2-carboxylate Chemical compound C([C@@H]1[C@H](C(N11)=O)[C@H](O)C)C(=O)C1C(=O)OCC1=CC=C([N+]([O-])=O)C=C1 YBIDYTOJOXKBLO-USLOAXSXSA-N 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100067427 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FUS3 gene Proteins 0.000 description 1
- 101100015484 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GPA1 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种数模转换电路，其包括：MCU，其上集成有第一DAC和第二DAC；模拟信号输出端；第一电阻R1，连接在第一DAC与模拟信号输出端之间；第二电阻R2，连接在第二DAC与模拟信号输出端之间，其中，R1＞R2；MCU控制第二DAC的值，以在预设电压范围内确定所需子范围后，MCU控制第一DAC的值，以在所需子范围内确定所需电压，并经模拟信号输出端将所需电压输出。本发明MCU控制第一DAC和第二DAC，以致在保持调节的范围为预设电压范围的情况下，既提升了数模转换电路的调节分辨率，也降低了对第一DAC和第二DAC的转换位数的需求，从而降低了数模转换电路的成本。
Description
技术领域
本发明涉及信号处理技术领域，尤其涉及一种数模转换电路。
背景技术
随着技术的发展，DAC在很多数字系统中(例如：计算机)，信号以数字方式存储和传输，而DAC可以将这样的数字信号转换为模拟信号，致使能够被外界(其他非数字系统)识别。
目前现有的数字系统通过一个DAC和一个外部控制电路将数字信号转换为模拟信号。由于DAC的转换位数有限，所以，DAC的调节分辨率受到限制。在这样的情况下，为了得到更高的调节分辨率，现有的方式为：增加DAC的转换位数。但是，DAC的转换位数更多，DAC的生产成本更高。
发明内容
本发明的目的在于提供一种数模转换电路，以解决现有的一个DAC的数字系统，其调节分辨率低，且提升其调节分辨率时，成本高的问题。
为了解决上述问题，本发明提供了一种数模转换电路，其包括：
MCU，其上集成有第一DAC和第二DAC；
模拟信号输出端；
第一电阻R1，连接在第一DAC与模拟信号输出端之间；
第二电阻R2，连接在第二DAC与模拟信号输出端之间，其中，R1＞R2；
MCU控制第二DAC的值，以在预设电压范围内确定所需子范围后，MCU控制第一DAC的值，以在所需子范围内确定所需电压，并经模拟信号输出端将所需电压输出。
作为本发明的进一步改进，MCU上还集成有一ADC，ADC与模拟信号输出端之间设有第三电阻R3，ADC用于回采模拟信号输出端的实际输出电压并传送至MCU，MCU用于根据实际输出电压和所需电压，控制第一DAC和第二DAC，以校准模拟信号输出端的电压。
作为本发明的进一步改进，其还包括第一电容，第一电容一端接地，另一端分别与第一电阻R1的一端、第一DAC电性连接。
作为本发明的进一步改进，其还包括第二电容，第二电容一端接地，另一端分别与第二电阻R2的一端，第二DAC电性连接。
作为本发明的进一步改进，其还包括第三电容，第三电容一端接地，另一端分别与第三电阻R3的一端，ADC电性连接。
作为本发明的进一步改进，其还包括第四电容，第四电容一端接地，另一端分别与模拟信号输出端、第一电阻的一端，第二电阻的一端电性连接。
作为本发明的进一步改进，第一电阻R1设置为255KΩ。
作为本发明的进一步改进，第二电阻R2设置为1KΩ。
作为本发明的进一步改进，第三电阻设置为10KΩ。
与现有技术相比，本发明通过第一DAC、第二DAC、第一电阻和第二电阻，组成一个调节控制电路，MCU控制第一DAC和第二DAC，以致在保持调节的范围为预设电压范围的情况下，既提升了数模转换电路的调节分辨率，也降低了对第一DAC和第二DAC的转换位数的需求，从而降低了数模转换电路的成本。
附图说明
图1为本发明数模转换电路一个实施例的电路模块示意图；
图2为本发明数模转换电路一个实施例的电路示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用来限定本发明。
图1和图2展示了本发明数模转换电路的一个实施例。在本实施例中，参见图1，该数模转换电路MCU1、外围电路2和模拟信号输出端3。其中，MCU1上集成有第一DAC11、第二DAC12和ADC13。
具体地，参见图2，外围电路2包括第一电阻R120和第二电阻R221。第一DAC11的输出口为IO1，第二DAC12的输出口为IO2。
第一电阻R120连接在第一DAC11与模拟信号输出端3之间；因此，第一电阻R120的一端与IO1电性连接，第一电阻R120的另一端与模拟信号输出端3电性连接。第二电阻R221连接在第二DAC12与模拟信号输出端3之间，其中，R1＞R2。因此，第二电阻R221的一端与IO2电性连接，第二电阻R221的另一端与模拟信号输出端3电性连接。具体地，第一电阻R120设置为255KΩ。第二电阻R221设置为1KΩ。
MCU1控制第二DAC12的值，以在预设电压范围内确定所需子范围后，MCU1控制第一DAC11的值，以在所需子范围内确定所需电压，并经模拟信号输出端3将所需电压输出。
为了更加详细说明本发明的技术方案，以预设电压范围为0～3V，第一DAC和第二DAC的转换位数均为12位为例，对本案的技术方案进行详细说明。
1、粗调：当需要粗调时，MCU控制IO1输出电压为0V，且控制IO2输出所需要的电压VH。由于DAC2的转换位数为12位，所以，VH的粗调分辨率＝3V/4096≈0.7324mV。定义模拟信号输出端输出的电压为V0。
根据欧姆定理V0＝VH*[R1/(R1+R2)]＝VH*255/(255+1)＝VH*0.9961
因此，V0的分辨率＝0.7324mV*0.9961＝0.7295mV
2、微调：当需要微调时，MCU控制IO2输出电压为0V，且控制IO1输出所需要的电压VL。由于DAC1的转换位数为12位，所以，VL的粗调分辨率＝3V/4096≈0.7324mV。定义模拟信号输出端输出的电压为V0。
根据欧姆定理V0＝VL*[R2/(R1+R2)]＝VL*1/(255+1)＝VL*0.0039
因此，V0的分辨率＝0.7324mV*0.0039＝0.0029mV
3、联调：当需要联调时，MCU控制第二DAC的值，以在0～3V的电压范围内确定所需子范围后，MCU1控制第一DAC的值，以在所需子范围内确定所需电压，并经模拟信号输出端将所需电压输出。
具体地，当所需电压为2.1V时，MCU控制第二DAC的值，以在0～3V的电压范围内确定所需子范围为[2，3]，MCU1控制第一DAC的值，以在所需子范围[2，3]内确定所需电压2.1V。
综上所述，单独DAC的调节分辨率的最小值只能为0.7324mV，但是，本实施例数模转换电路的调节分辨率的最小值可以为0.0029mV。因此，本实施例通过第一DAC、第二DAC、第一电阻和第二电阻，组成一个调节控制电路，MCU控制第一DAC和第二DAC，以致在保持调节的范围为预设电压范围的情况下，既提升了数模转换电路的调节分辨率，也降低了对第一DAC和第二DAC的转换位数的需求，从而降低了数模转换电路的成本。
为了进一步确保模拟信号输出端3输出的电压为所需电压，因此，在上述实施例的基础上，其他实施例中，参见图2，外围电路2还包括第三电阻R330。其中，ADC13的输出口为IO3。第三电阻设置为10KΩ。
ADC13与模拟信号输出端3之间设有第三电阻R330；因此，第三电阻R330的一端与IO3电性连接，第三电阻R330的另一端与模拟信号输出端3电性连接。
其中，ADC13用于回采模拟信号输出端3的实际输出电压并传送至MCU1，MCU1用于根据实际输出电压和所需电压，控制第一DAC11和第二DAC12，以校准模拟信号输出端3的电压。
具体地，MCU1判断实际输出电压与所需电压之间的差值是否在预设误差范围以内，若差值不在预设误差范围以内，控制第一DAC11和第二DAC12，以进一步对实际输出电压进行调整，以确保实际输出电压与所需电压之间的差值在预设误差范围以内。
本实施例通过实时对模拟信号输出端的实际输出电压进行回采，以确保实际输出电压与所需电压的差值在预设误差范围以内，这样的话，该实际输出电压应用于外部控制时，提升了控制的精准度。
为了提升数模转换电路的稳定性能，因此，在上述实施例的基础上，其他实施例中，参见图2，该外围电路2还包括第一电容40、第二电容41、第三电容42和第四电容43。
其中，第一电容40一端接地，另一端分别与第一电阻R120的一端、第一DAC11电性连接。第二电容41一端接地，另一端分别与第二电阻R2 21的一端，第二DAC12电性连接。第四电容43一端接地，另一端分别与模拟信号输出端3、第一电阻R120的一端，第二电阻R221的一端电性连接。第三电容42一端接地，另一端分别与第三电阻R330的一端，ADC13电性连接。
本实施例通过设置电容，致使模拟信号输出端能得到一个平滑的输出电压，从而提升了数模转换电路整体的电压稳定性能。
以上对发明的具体实施方式进行了详细说明，但其只作为范例，本发明并不限制与以上描述的具体实施方式。对于本领域的技术人员而言，任何对该发明进行的等同修改或替代也都在本发明的范畴之中，因此，在不脱离本发明的精神和原则范围下所作的均等变换和修改、改进等，都应涵盖在本发明的范围内。
Claims (9)
1.一种数模转换电路，其特征在于，其包括：
MCU，其上集成有第一DAC和第二DAC；
模拟信号输出端；
第一电阻R1，连接在所述第一DAC与所述模拟信号输出端之间；
第二电阻R2，连接在所述第二DAC与所述模拟信号输出端之间，其中，R1>R2；
当粗调时，所述MCU控制所述第一DAC输出电压为0V，控制所述第二DAC输出所需电压；
当微调时，所述MCU控制所述第二DAC输出电压为0V，且控制所述第一DAC输出所需电压；
当联调时，所述MCU控制所述第二DAC的值，以在预设电压范围内确定所需子范围后，所述MCU控制所述第一DAC的值，以在所述所需子范围内确定所需电压，并经所述模拟信号输出端将所述所需电压输出；
其中，所述第一DAC的输出口为IO1，所述第二DAC的输出口为IO2，所述第一电阻R1的一端与所述IO1电性连接，所述第一电阻R1的另一端与所述模拟信号输出端电性连接，所述第二电阻R2的一端与所述IO2电性连接，所述第二电阻R2的另一端与所述模拟信号输出端电性连接。
2.根据权利要求1所述的数模转换电路，其特征在于，所述MCU上还集成有一ADC，所述ADC与所述模拟信号输出端之间设有第三电阻R3，所述ADC用于回采所述模拟信号输出端的实际输出电压并传送至所述MCU，所述MCU用于根据所述实际输出电压和所述所需电压，控制所述第一DAC和所述第二DAC，以校准所述模拟信号输出端的电压。
3.根据权利要求1所述的数模转换电路，其特征在于，其还包括第一电容，所述第一电容一端接地，另一端分别与所述第一电阻R1的一端、所述第一DAC电性连接。
4.根据权利要求1所述的数模转换电路，其特征在于，其还包括第二电容，所述第二电容一端接地，另一端分别与所述第二电阻R2的一端，所述第二DAC电性连接。
5.根据权利要求2所述的数模转换电路，其特征在于，其还包括第三电容，所述第三电容一端接地，另一端分别与所述第三电阻R3的一端，所述ADC电性连接。
6.根据权利要求1所述的数模转换电路，其特征在于，其还包括第四电容，所述第四电容一端接地，另一端分别与所述模拟信号输出端、所述第一电阻的一端，所述第二电阻的一端电性连接。
7.根据权利要求1所述的数模转换电路，其特征在于，所述第一电阻R1设置为255KΩ。
8.根据权利要求1所述的数模转换电路，其特征在于，所述第二电阻R2设置为1KΩ。
9.根据权利要求2所述的数模转换电路，其特征在于，所述第三电阻设置为10KΩ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711305311.9A CN107888196B (zh) | 2017-12-08 | 2017-12-08 | 数模转换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711305311.9A CN107888196B (zh) | 2017-12-08 | 2017-12-08 | 数模转换电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107888196A CN107888196A (zh) | 2018-04-06 |
| CN107888196B true CN107888196B (zh) | 2022-02-01 |
Family
ID=61773818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711305311.9A Active CN107888196B (zh) | 2017-12-08 | 2017-12-08 | 数模转换电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107888196B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110380732A (zh) * | 2019-07-19 | 2019-10-25 | 北京无线电计量测试研究所 | 一种数字模拟转换电路 |
| CN110535473B (zh) * | 2019-09-03 | 2022-04-22 | 中国电子科技集团公司第二十四研究所 | 无路径失配的无采保高速高输入带宽流水线结构adc |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101304477A (zh) * | 2007-05-09 | 2008-11-12 | 奇景光电股份有限公司 | 分离视频信号中同步信号的装置与其方法 |
| CN101421928A (zh) * | 2006-01-26 | 2009-04-29 | 日本电波工业株式会社 | Vco驱动电路以及频率合成器 |
| CN103792446A (zh) * | 2014-01-17 | 2014-05-14 | 宁波大学 | 一种模拟电池放电性能的方法及实现该方法的电池模拟器 |
| CN106330195A (zh) * | 2015-07-01 | 2017-01-11 | 亚德诺半导体集团 | 数模转换器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249753B1 (en) * | 1998-12-29 | 2001-06-19 | Square D Company | Sensor signal conditioner with calibration |
| US7002496B2 (en) * | 2004-01-07 | 2006-02-21 | Texas Instruments Incorporated | All-digital calibration of string DAC linearity using area efficient PWL approximation: eliminating hardware search and digital division |
| CN201142202Y (zh) * | 2007-11-05 | 2008-10-29 | 深圳艾科创新微电子有限公司 | 一种脉冲信号偏置和幅度可调的电路 |
| US8659456B2 (en) * | 2011-11-16 | 2014-02-25 | Mediatek Inc. | Electronic device and transmitter DC offset calibration method thereof |
| CN103246307B (zh) * | 2013-04-11 | 2015-08-19 | 航天科工惯性技术有限公司 | 一种程控电流源 |
| CN104796146B (zh) * | 2015-04-27 | 2018-06-26 | 西安电子科技大学 | 一种记忆效应消除低功耗模数转换器 |
-
2017
- 2017-12-08 CN CN201711305311.9A patent/CN107888196B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101421928A (zh) * | 2006-01-26 | 2009-04-29 | 日本电波工业株式会社 | Vco驱动电路以及频率合成器 |
| CN101304477A (zh) * | 2007-05-09 | 2008-11-12 | 奇景光电股份有限公司 | 分离视频信号中同步信号的装置与其方法 |
| CN103792446A (zh) * | 2014-01-17 | 2014-05-14 | 宁波大学 | 一种模拟电池放电性能的方法及实现该方法的电池模拟器 |
| CN106330195A (zh) * | 2015-07-01 | 2017-01-11 | 亚德诺半导体集团 | 数模转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107888196A (zh) | 2018-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6888482B1 (en) | Folding analog to digital converter capable of calibration and method thereof | |
| CN106656185B (zh) | 具有数字双采样功能的单斜式模数转换器、芯片及终端 | |
| TWI382670B (zh) | 逐漸逼近類比數位轉換器及其方法 | |
| CN107888196B (zh) | 数模转换电路 | |
| CN108462492B (zh) | 一种sar_adc系统失调电压的校正电路及校正方法 | |
| EP0249986A2 (en) | Analog-to-digital converter | |
| US20140354458A1 (en) | Sar analog-to-digital conversion method and sar analog-to-digital conversion circuit | |
| KR20070120911A (ko) | 저전압 검지 회로 | |
| US6850180B2 (en) | Asynchronous self-timed analog-to-digital converter | |
| CN109861690B (zh) | 输出反馈时钟占空比调节装置、方法及系统 | |
| CN114826269A (zh) | 模数转换电路及其操作方法 | |
| WO2007008044A1 (en) | Series sampling capacitor and analog-to-digital converter using the same | |
| US9197231B1 (en) | Systems and methods for data conversion | |
| TWI736223B (zh) | 數位斜率式類比數位轉換器裝置與訊號轉換方法 | |
| CN111181564B (zh) | 一种sar型adc的增益误差的校准装置及其校准方法 | |
| CN216873190U (zh) | 一种用于差分逐次逼近寄存器型adc的参考电压缓冲器 | |
| CN107359875B (zh) | 一种提高sar-adc电路性能的方法 | |
| WO2014038197A1 (ja) | 容量型デジタルアナログ変換器とそれを用いたアナログデジタル変換器 | |
| TWI788951B (zh) | 類比數位轉換器、低壓差穩壓器及其比較控制電路 | |
| CN110071720B (zh) | 自校准的全电容逐次逼近数模转换电路 | |
| KR102548508B1 (ko) | 커패시터 분리를 이용한 연속 근사 레지스터 아날로그 디지털 변환기 및 이의 동작 방법 | |
| CN112152605B (zh) | 一种无比较器的三路电流频率转换电路 | |
| CN115441868B (zh) | 一种模数转换器、检测装置、转换方法和调节方法 | |
| CN110932725B (zh) | 管线化模拟数字转换器 | |
| CN103618552A (zh) | 一种基于高速总线实现模拟信号采样的系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |