CN101421928A - Vco驱动电路以及频率合成器 - Google Patents

Vco驱动电路以及频率合成器 Download PDF

Info

Publication number
CN101421928A
CN101421928A CNA2007800035780A CN200780003578A CN101421928A CN 101421928 A CN101421928 A CN 101421928A CN A2007800035780 A CNA2007800035780 A CN A2007800035780A CN 200780003578 A CN200780003578 A CN 200780003578A CN 101421928 A CN101421928 A CN 101421928A
Authority
CN
China
Prior art keywords
frequency
mentioned
output
resistance
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800035780A
Other languages
English (en)
Other versions
CN101421928B (zh
Inventor
北山康夫
木村弘树
大西直树
塚本信夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Publication of CN101421928A publication Critical patent/CN101421928A/zh
Application granted granted Critical
Publication of CN101421928B publication Critical patent/CN101421928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种VCO驱动电路以及频率合成器，降低从VCO的控制端子观察的阻抗而可以防止VCO的相位噪声特性劣化。VCO驱动电路以及具备该VCO驱动电路的频率合成器具有：粗调用DAC(4)，输入粗调用频率的数字数据，并输出模拟信号；微调用DAC(6)，输入微调用频率的数字数据，并输出模拟信号；LPF(5)，去除来自粗调用DAC(4)的输出的噪声而作为向VCO的控制端子的输入、且响应速度慢；LPF(7)，将来自微调用DAC(6)的输出转换成电压并进行信号的平滑化、且响应速度快；电阻(R6)，连接LPF(5)的输入级和LPF(7)的输入级；以及电容器(C8)，进行电容耦合，以使LPF(7)的输出加到LPF(5)的输出。

Description

VCO驱动电路以及频率合成器
技术领域
本发明涉及对频率合成器的VCO(Voltage ControlledOscillator：压控振荡器)进行驱动的电路，特别涉及降低从VCO的控制端子观察的阻抗而防止VCO的相位噪声特性劣化的VCO驱动电路以及使用了该VCO驱动电路的频率合成器。
背景技术
作为标准信号发生器之一，有应用了PLL(Phase Locked Loop，锁相环)的频率合成器。
(以往的频率合成器：图26)
使用图26对以往的频率合成器进行说明。图26是以往的频率合成器的概略结构图。
以往的频率合成器如图26所示，基本上包括：振荡器21，振荡出基准频率信号fref；分频器22，将该频率信号分频成1/M；相位比较器(PLL IC)23，对来自分频器22的基准信号和来自分频器27的输出信号的相位进行比较，输出相位差信号；电荷泵(Charge pump)24，以脉冲宽度的电压输出相位差；LPF(Low Pass Filter，低通滤波器)25，对来自电荷泵24的输出电压进行平滑化；VCO 26，利用来自LPF 25的控制电压来变更频率而振荡出所期望的频率；以及分频器27，分支并输入来自VCO 26的输出频率，分频成1/N后输出到相位比较器23。
另外，相位比较器23是利用PLL IC来实现的。另外，分频器22、27通常使用计数器。
另外，一般，在LPF 25中，使用图27所示的滞后滤波器、图28所示的滞后超前滤波器。图27是滞后滤波器的结构图，图28是滞后超前滤波器的结构图。
滞后滤波器是如图27所示由电阻R和电容器C构成的滤波器。
滞后超前滤波器是如图28所示由2个电阻R1、R2和1个电容器C构成的滤波器。
图26的频率合成器是使用相位比较器23检测相位差并进行反馈控制以使VCO 26的相位相对于基准信号的相位成为恒定的PLL振荡器。
通常，准备多个上述的结构来构成设备。
作为这样的频率合成器的现有技术，例如有日本特开2004-274673号公报(专利文献1)。
(另一频率合成器：图29)
另外，使用图29对另一以往的频率合成器进行说明。图29是另一以往的频率合成器的概略结构图。
图29的频率合成器基本上包括：振荡器21，振荡出基准频率信号fref；分频器22，将该频率信号分频成1/M；相位比较器(PLL IC)23，对来自分频器22的基准信号和来自分频器27的输出信号的相位进行比较，输出相位差信号；电荷泵24，以脉冲宽度的电压输出相位差；LPF 25，对来自电荷泵24的输出电压进行平滑化；VCO 26，根据来自LPF 25的控制电压来变更频率而振荡出所期望的频率；以及分频器27，分支并输入来自VCO 26的输出频率，分频成1/N后输出到相位比较器23；CPU(Central Processing Unit，中央处理单元)28，对分频器27提供数据设定的定时，并且输出与设定频率对应的预置电压的数据值；DA转换器(DAC)29，对来自CPU 28的预置电压的数据值进行数字/模拟转换；以及加法器30，向来自LPF 25的输出加上来自DAC 29的预置电压。
通过在LPF 25的后级利用加法器30加上与设定频率对应的预置电压，LPF 25的输出电压具有仅可校正误差量的稍微的电压变动，PLL电路进行锁定，可以缩短锁定时间。
另外，在日本特开平05-90993号公报中，记载有具备2个环路滤波器，并在进行输出高频信号频率的高速切换时将两者交替切换的PLL方式频率合成器电路(专利文献2)。
另外，在日本特开平10-173521号公报中，记载有如下的PLL电路：以使用通常的VCO来削减外装部件，并且即使由于制造上的偏差而VCO的振荡频率偏移，也可以进行引入动作为目的，在相位比较器和环路滤波器之间插入多路复用器，并且设置：PWM信号发生器，根据基准时钟发生占空比低的PWM-L信号和占空比高的PWM-H信号；以及频率判定电路，根据基准时钟来判定分频信号频率是否为规定频率范围内，向多路复用器送出与判定结果对应的切换信号，如果分频信号频率为规定范围内，则向环路滤波器供给相位比较器的输出，如果高于规定范围，则向环路滤波器供给PWM-L信号，如果低，则向环路滤波器供给PWM-H信号(专利文献3)。
另外，在日本特开平11-185395号公报中，记载有如下的时钟再生用PLL装置：以防止由于温度引起的PLL锁定偏离，并且以比相位误差信号更精细的分辨率高精度地生成基准电压本身为目的，对差动放大器的一方的输入，输入相位比较器中的8位的相位误差信号，对另一方的输入，使用数据调制电路沿着时间轴方向对具有12位的分辨率的基准数据进行调制而输入，根据实质上具有12位量的分辨率的基准电压来发生控制电压(专利文献4)。
专利文献1：日本特开2004-274673号公报
专利文献2：日本特开平05-90993号公报
专利文献3：日本特开平10-173521号公报
专利文献4：日本特开平11-185395号公报
但是，在上述以往的频率合成器中，在与VCO 26的控制端子连接的电荷泵24、LPF 25等的驱动电路为高阻抗的情况下，在偏移(offset)频率为几kHz以下时，有时VCO 26的相位噪声特性也劣化，所以在以高阻抗对VCO 26进行驱动的情况下，存在即使设置了PLL也无法抑制的问题。
在该情况下，高阻抗是指几百Ω，所以无法使用通常的滞后超前滤波器来处理。
发明内容
本发明是鉴于上述实情而完成的，其目的在于提供一种VCO驱动电路以及频率合成器，降低从VCO的控制端子观察的阻抗，而可以防止VCO的相位噪声特性劣化。
另外，本发明的目的在于提供一种VCO驱动电路以及频率合成器，能够降低从VCO的控制端子观察的阻抗而可以防止VCO的相位噪声特性劣化，并且可以相对于VCO的个体偏差和温度变化将固有频率保持成恒定值。
用于解决上述以往例的问题点的本发明的VCO驱动电路对压控振荡器的控制端子输入控制信号，具有：粗调用DAC，输入粗调用频率的数字数据，并输出模拟信号；微调用DAC，输入微调用频率的数字数据，并输出模拟信号；第1 LPF，去除来自粗调用DAC的输出的噪声而设为向压控振荡器的控制端子的输入、且具有仅使低的频率通过的频率通过特性；第2 LPF，将来自微调用DAC的输出转换成电压并进行信号的平滑化、且具有使直至高的频率通过的频率通过特性；电阻，连接第1 LPF的输入级和第2 LPF的输入级；以及电容器，进行电容耦合，以使第2 LPF的输出加到第1 LPF的输出。
在本发明的上述VCO驱动电路中，第1 LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，第2 LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，连接第1 LPF的输入级和第2 LPF的输入级的电阻的值大于构成第2 LPF的电阻的值的总和。
本发明的VCO驱动电路对压控振荡器的控制端子输入控制信号，具有：粗调用DAC，输入粗调用频率的数字数据，并输出模拟信号；微调用DAC，输入微调用频率的数字数据，并输出模拟信号；第1 LPF，去除来自粗调用DAC的输出的噪声、且具有仅使低的频率通过的频率通过特性；分压单元，对来自微调用DAC的输出的电压进行分压；电阻，连接第1 LPF的输入级和分压单元的输入级；第3 LPF，对来自第1 LPF的输出信号进行平滑化而作为向压控振荡器的控制端子的输入；以及电容器，进行电容耦合，以使由分压单元分压的电压加到第1 LPF的输出。
在本发明的上述VCO驱动电路中，第1 LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，第3 LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，分压单元由多个电阻构成，连接第1 LPF的输入级和分压单元的输入级的电阻的值大于构成分压单元的电阻的值的总和。
在本发明的上述VCO驱动电路中，设有使第1 LPF的输入级和输出级成为连接状态或非连接状态的开关，开关在电源接通时或频率可变时，临时接通而成为连接状态，进行所电容耦合的电容器的充放电。
在本发明的上述VCO驱动电路中，开关在经过了特定时间之后断开而成为非连接状态，回到通常的PLL控制动作。
另外，在本发明的频率合成器中，具有：上述VCO驱动电路，具备输出粗调用频率的数字数据和微调用频率的数字数据的控制电路；压控振荡器，振荡出期望的频率；基准频率振荡电路，振荡出基准频率；第1分频器，将所振荡出的基准频率分频成1/M；以及第2分频器，反馈压控振荡器的输出，并分频成1/N，VCO驱动电路中的控制电路输入来自第1分频器的信号和来自第2分频器的信号并进行比较，根据两个信号之差分来输出粗调用频率的数字数据和微调用频率的数字数据。
另外，本发明的VCO驱动电路对压控振荡器的控制端子输入控制信号，具有：控制电路，输出粗调用频率的数字数据和微调用频率的数字数据；粗调用DAC，输入粗调用频率的数字数据，并输出模拟信号；微调用DAC，输入微调用频率的数字数据，并输出模拟信号；第1 LPF，去除来自粗调用DAC的输出的噪声而作为向压控振荡器的控制端子的输入、且具有仅使低的频率通过的频率通过特性；第2LPF，将来自微调用DAC的输出转换成电压并进行信号的平滑化、且具有使直至高的频率通过的频率通过特性；电阻，连接第1 LPF的输入级和第2 LPF的输入级；电容器，进行电容耦合，以使第2 LPF的输出加到第1 LPF的输出；以及电压控制单元，设在第2 LPF，使电压可变。
在本发明的上述VCO驱动电路中，第1 LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，第2 LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，连接第1 LPF的输入级和第2 LPF的输入级的电阻的值大于构成第2 LPF的电阻的值的总和，电压控制单元由可变电阻构成。
另外，本发明的VCO驱动电路对压控振荡器的控制端子输入控制信号，具有：控制电路，输出粗调用频率的数字数据和微调用频率的数字数据；粗调用DAC，输入粗调用频率的数字数据，并输出模拟信号；微调用DAC，输入微调用频率的数字数据，并输出模拟信号；第1 LPF，去除来自粗调用DAC的输出的噪声、且具有仅使低的频率通过的频率通过特性；分压单元，对来自微调用DAC的输出的电压进行分压；电阻，连接第1 LPF的输入级和分压单元的输入级；第3 LPF，对来自第1 LPF的输出信号进行平滑化而作为向压控振荡器的控制端子的输入；电容器，进行电容耦合，以使由分压单元分压的电压加到第1 LPF的输出；以及电压控制单元，设在分压单元，使电压可变。
在本发明的上述VCO驱动电路中，第1 LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，第3 LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，分压单元由电阻和可变电阻构成，连接第1 LPF的输入级和分压单元的输入级的电阻的值大于构成分压单元的电阻的值的总和。
在本发明的上述VCO驱动电路中，控制电路存储有用于与压控振荡器的个体偏差对应地将固有频率保持成恒定的VCO驱动电路中的电压控制单元的控制值，向上述电压控制单元供给该控制值。
在本发明的上述VCO驱动电路中，具备对压控振荡器的附近的温度进行测定的温度测定单元，控制电路存储有用于与压控振荡器的温度变化对应地将固有频率保持成恒定的VCO驱动电路中的电压控制单元的控制值，针对从温度测定单元输入的温度的值，向电压控制单元供给该控制值。
在本发明的上述VCO驱动电路中，控制电路具有作为表存储用于相对于所变动的温度的值将固有频率保持成恒定的控制值的存储器。
在本发明的上述VCO驱动电路中，设有使第1 LPF的输入级和输出级成为连接状态或非连接状态的开关，开关在电源接通时或频率可变时，临时接通而成为连接状态，进行所电容耦合的电容器的充放电。
在本发明的上述VCO驱动电路中，开关在经过了特定时间之后断开而成为非连接状态，进行被充电的电容器的放电。
在本发明的频率合成器中，具有：压控振荡器，振荡出期望的频率；基准频率振荡电路，振荡出基准频率；第1分频器，将所振荡出的基准频率分频成1/M；第2分频器，反馈压控振荡器的输出，并分频成1/N；以及上述VCO驱动电路，VCO驱动电路中的控制电路输入来自第1分频器的信号和来自第2分频器的信号并进行比较，根据两个信号之差分来输出粗调用频率的数字数据和微调用频率的数字数据。
本发明的VCO驱动电路具有：粗调用DAC，输入粗调用频率的数字数据，并输出模拟信号；微调用DAC，输入微调用频率的数字数据，并输出模拟信号；第1 LPF，去除来自粗调用DAC的输出的噪声而设为向压控振荡器的控制端子的输入、且具有仅使低的频率通过的频率通过特性；第2 LPF，将来自微调用DAC的输出转换成电压并进行信号的平滑化、且具有使直至高的频率通过的频率通过特性；电阻，连接第1 LPF的输入级和第2 LPF的输入级；以及电容器，进行电容耦合，以使第2 LPF的输出加到第1 LPF的输出，所以具有降低从压控振荡器的控制端子观察的阻抗，而可以防止压控振荡器的相位噪声特性劣化的效果。
根据本发明，在上述VCO驱动电路中，第1 LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，第2 LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，连接第1 LPF的输入级和第2 LPF的输入级的电阻的值大于构成第2 LPF的电阻的值的总和，所以具有可以使微调用DAC的电压的直流成分不对压控振荡器产生影响的效果。
根据本发明，VCO驱动电路具有：粗调用DAC，输入粗调用频率的数字数据，并输出模拟信号；微调用DAC，输入微调用频率的数字数据，并输出模拟信号；第1 LPF，去除来自粗调用DAC的输出的噪声、且具有仅使低的频率通过的频率通过特性；分压单元，对来自微调用DAC的输出的电压进行分压；电阻，连接第1 LPF的输入级和分压单元的输入级；第3 LPF，对来自第1 LPF的输出信号进行平滑化而作为向压控振荡器的控制端子的输入；以及电容器，进行电容耦合，以使由分压单元分压的电压加到第1 LPF的输出，所以具有降低从压控振荡器的控制端子观察的阻抗，而可以防止压控振荡器的相位噪声特性劣化的效果。
根据本发明，在上述VCO驱动电路中，第1 LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，第3 LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，分压单元由多个电阻构成，连接第1 LPF的输入级和分压单元的输入级的电阻的值大于构成分压单元的电阻的值的总和，所以具有可以使微调用DAC的电压的直流成分不对压控振荡器产生影响的效果。
根据本发明，在上述VCO驱动电路中，设有使第1 LPF的输入级和输出级成为连接状态或非连接状态的开关，上述开关在电源接通时或频率可变时，临时接通而成为连接状态，进行所电容耦合的电容器的充放电，所以具有通过在电源接通时或频率可变时对所电容耦合的电容器瞬间进行充放电，而可以缩短锁定时间的效果。
根据本发明，在上述VCO驱动电路中，开关在经过了特定时间之后断开而成为非连接状态，所以具有可以加快实现通常的驱动控制的效果。
根据本发明，频率合成器具有：上述VCO驱动电路，具备输出粗调用频率的数字数据和微调用频率的数字数据的控制电路；压控振荡器，振荡出期望的频率；基准频率振荡电路，振荡出基准频率；第1分频器，将所振荡出的基准频率分频成1/M；以及第2分频器，反馈压控振荡器的输出，并分频成1/N，VCO驱动电路中的控制电路输入来自第1分频器的信号和来自第2分频器的信号并进行比较，根据两个信号之差分来输出粗调用频率的数字数据和微调用频率的数字数据，所以具有降低从压控振荡器的控制端子观察的阻抗，而可以防止压控振荡器的相位噪声特性劣化的效果。
根据本发明，VCO驱动电路具有：控制电路，输出粗调用频率的数字数据和微调用频率的数字数据；粗调用DAC，输入粗调用频率的数字数据，并输出模拟信号；微调用DAC，输入微调用频率的数字数据，并输出模拟信号；第1 LPF，去除来自粗调用DAC的输出的噪声而作为向压控振荡器的控制端子的输入、且具有仅使低的频率通过的频率通过特性；第2 LPF，将来自微调用DAC的输出转换成电压并进行信号的平滑化、且具有使直至高的频率通过的频率通过特性；电阻，连接第1 LPF的输入级和第2 LPF的输入级；电容器，进行电容耦合，以使第2 LPF的输出加到第1 LPF的输出；以及电压控制单元，设在第2 LPF，使电压可变，所以具有降低从压控振荡器的控制端子观察的阻抗而可以防止压控振荡器的相位噪声特性劣化，并且可以相对于VCO的个体偏差和温度变化将固有频率保持成恒定值的效果。
根据本发明，在上述VCO驱动电路中，第1 LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，第2 LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，连接第1 LPF的输入级和第2 LPF的输入级的电阻的值大于构成第2 LPF的电阻的值的总和，电压控制单元由可变电阻构成，所以具有可以使微调用DAC的电压的直流成分不对压控振荡器产生影响的效果。
根据本发明，VCO驱动电路具有：控制电路，输出粗调用频率的数字数据和微调用频率的数字数据；粗调用DAC，输入粗调用频率的数字数据，并输出模拟信号；微调用DAC，输入微调用频率的数字数据，并输出模拟信号；第1 LPF，去除来自粗调用DAC的输出的噪声、且具有仅使低的频率通过的频率通过特性；分压单元，对来自微调用DAC的输出的电压进行分压；电阻，连接第1 LPF的输入级和分压单元的输入级；第3 LPF，对来自第1 LPF的输出信号进行平滑化而作为向压控振荡器的控制端子的输入；电容器，进行电容耦合，以使由分压单元分压的电压加到第1 LPF的输出；以及电压控制单元，设在分压单元，使电压可变，所以具有降低从压控振荡器的控制端子观察的阻抗而可以防止压控振荡器的相位噪声特性劣化，并且可以相对于VCO的个体偏差和温度变化将固有频率保持成恒定值的效果。
根据本发明，在上述VCO驱动电路中，第1 LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，第3 LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，分压单元由电阻和可变电阻构成，连接第1 LPF的输入级和分压单元的输入级的电阻的值大于构成分压单元的电阻的值的总和，所以具有可以使微调用DAC的电压的直流成分不对压控振荡器产生影响的效果。
根据本发明，在上述VCO驱动电路中，控制电路存储有用于与压控振荡器的个体偏差或温度变化对应地将固有频率保持成恒定的VCO驱动电路中的电压控制单元的控制值，向电压控制单元供给该控制值，所以具有降低从压控振荡器的控制端子观察的阻抗而可以防止压控振荡器的相位噪声特性劣化，并且可以相对于VCO的个体偏差和温度变化将固有频率容易保持成恒定值的效果。
根据本发明，在上述VCO驱动电路中，设有使第1 LPF的输入级和输出级成为连接状态或非连接状态的开关，开关在电源接通时或频率可变时，临时接通而成为连接状态，进行所电容耦合的电容器的充放电，所以具有通过在电源接通时或频率可变时对所电容耦合的电容器瞬间进行充放电，而可以缩短锁定时间的效果。
根据本发明，在上述VCO驱动电路中，开关在经过了特定时间之后断开而成为非连接状态，进行被充电的电容器的放电，所以具有可以加快实现通常的驱动控制的效果。
根据本发明，频率合成器具有：压控振荡器，振荡出期望的频率；基准频率振荡电路，振荡出基准频率；第1分频器，将所振荡出的基准频率分频成1/M；第2分频器，反馈压控振荡器的输出，并分频成1/N；以及上述VCO驱动电路，VCO驱动电路中的控制电路输入来自第1分频器的信号和来自第2分频器的信号并进行比较，根据两个信号之差分来输出粗调用频率的数字数据和微调用频率的数字数据，所以具有降低从压控振荡器的控制端子观察的阻抗而可以防止压控振荡器的相位噪声特性劣化，并且可以相对于VCO的个体偏差和温度变化将固有频率保持成恒定值的效果。
附图说明
图1是本发明的实施方式的频率合成器的概略结构图。
图2是本发明的实施方式的第1 VCO驱动电路的结构图。
图3是示出传送特性的图。
图4是示出时间响应特性的图。
图5是示出第1 VCO驱动电路中的锁定时间的图。
图6是本发明的实施方式的第2 VCO驱动电路的结构图。
图7是示出VCO的相位噪声特性的图。
图8是开关的第1电路图。
图9是开关的第2电路图。
图10是示出第2VCO驱动电路的时间响应特性的图。
图11是本发明的实施方式的第3 VCO驱动电路的结构图。
图12是本发明的实施方式的第4 VCO驱动电路的结构图。
图13是本发明的实施方式的第5 VCO驱动电路的结构图。
图14是本发明的实施方式的第6 VCO驱动电路的结构图。
图15是示出可变电阻R4和VF灵敏度的关系的图。
图16是示出相对于温度的VF灵敏度以及R4电阻值的关系的图。
图17是示出VCO的相位噪声特性的图。
图18是示出温度低时的VCO的相位噪声特性的图。
图19是示出温度高时的VCO的相位噪声特性的图。
图20是本发明的实施方式的第7 VCO驱动电路的结构图。
图21是本发明的实施方式的第8 VCO驱动电路的结构图。
图22是本发明的实施方式的第9 VCO驱动电路的结构图。
图23是本发明的实施方式的第10 VCO驱动电路的结构图。
图24是本发明的实施方式的第11 VCO驱动电路的结构图。
图25是本发明的实施方式的第12 VCO驱动电路的结构图。
图26是以往的频率合成器的概略结构图。
图27是滞后滤波器的结构图。
图28是滞后超前滤波器的结构图。
图29是另一以往的频率合成器的概略结构图。
(标号说明)
1 振荡电路
2 分频器
3 控制电路
4 粗调用DAC
5 LPF
6 微调用DAC
7 LPF
8 合成器
9 压控振荡器(VCO)
10 分频器
11 运算放大器
12 脉宽调制电路(PWM)
13 开关
14 温度传感器
15 LPF
21 振荡器
22 分频器
23 相位比较器(PLL IC)
24 电荷泵
25 LPF
26 VCO
27 分频器
28 CPU
28 DAC
30 加法器
具体实施方式
参照附图对本发明的实施方式进行说明。
(实施方式的概要)
本发明的实施方式的VCO驱动电路是对VCO的控制端子输入控制信号的VCO驱动电路，具有：粗调用DAC，输入粗调用频率的数字数据，并输出模拟信号；微调用DAC，输入微调用频率的数字数据，并输出模拟信号；第1 LPF(时间常数大的LPF)，去除来自粗调用DAC的输出的噪声而设为向VCO的控制端子的输入、且具有仅使低的频率通过的频率通过特性(响应速度慢)；第2 LPF(时间常数小的LPF)，将来自微调用DAC的输出转换成电压并进行信号的平滑化、且具有使直至高的频率通过的频率通过特性(响应速度快)；电阻，连接第1 LPF的输入级和第2 LPF的输入级；以及电容器，进行电容耦合，以使第2 LPF的输出加到第1 LPF的输出，降低从VCO的控制端子观察的阻抗，而可以防止VCO的相位噪声特性劣化。
本发明的实施方式的VCO驱动电路是对VCO的控制端子输入控制信号的VCO驱动电路，具有：粗调用DAC，输入粗调用频率的数字数据，并输出模拟信号；微调用DAC，输入微调用频率的数字数据，并输出模拟信号；第1 LPF(时间常数大的LPF)，去除来自粗调用DAC的输出的噪声、且具有仅使低的频率通过的频率通过特性(响应速度慢)；分压单元，对来自微调用DAC的输出的电压进行分压；电阻，连接第1 LPF的输入级和分压单元的输入级；第3 LPF(平滑化LPF)，对来自第1 LPF的输出信号进行平滑化而作为向VCO的控制端子的输入；以及电容器，进行电容耦合，以使由分压单元分压的电压加到第1 LPF的输出，降低从VCO的控制端子观察的阻抗，而可以防止VCO的相位噪声特性劣化。
另外，本发明的实施方式的频率合成器具有：VCO，振荡出期望的频率；基准频率振荡电路，振荡出基准频率；第1分频器，将所振荡出的基准频率分频成1/M；第2分频器，反馈VCO的输出，并分频成1/N；控制电路，输入来自第1分频器的信号和来自第2分频器的信号并进行比较，根据两个信号之差分来输出粗调用频率的数字数据和微调用频率的数字数据；以及上述VCO驱动电路，可以降低从VCO的控制端子观察的阻抗，所以可以防止VCO的相位噪声特性劣化。
另外，本发明的实施方式的VCO驱动电路是对VCO的控制端子输入控制信号的VCO驱动电路，具有：控制电路，输出粗调用频率的数字数据和微调用频率的数字数据；粗调用DAC，输入粗调用频率的数字数据，并输出模拟信号；微调用DAC，输入微调用频率的数字数据，并输出模拟信号；第1 LPF(时间常数大的LPF)，去除来自粗调用DAC的输出的噪声而作为向VCO的控制端子的输入、且具有仅使低的频率通过的频率通过特性(响应速度慢)；第2 LPF(时间常数小的LPF)，将来自微调用DAC的输出转换成电压并进行信号的平滑化、且具有使直至高的频率通过的频率通过特性(响应速度快)；电阻，连接第1 LPF的输入级和第2 LPF的输入级；以及电容器，进行电容耦合，以使第2 LPF的输出加到第1 LPF的输出，在第2 LPF中设有电压控制单元，降低从VCO的控制端子观察的阻抗，而可以防止VCO的相位噪声特性劣化，进而可以相对于VCO的个体偏差或温度变化将固有频率保持成恒定值。
另外，本发明的实施方式的VCO驱动电路是对VCO的控制端子输入控制信号的VCO驱动电路，具有：控制电路，输出粗调用频率的数字数据和微调用频率的数字数据；粗调用DAC，输入粗调用频率的数字数据，并输出模拟信号；微调用DAC，输入微调用频率的数字数据，并输出模拟信号；第1 LPF(时间常数大的LPF)，去除来自粗调用DAC的输出的噪声、且具有仅使低的频率通过的频率通过特性(响应速度慢)；分压单元，对来自微调用DAC的输出的电压进行分压；电阻，连接第1 LPF的输入级和分压单元的输入级；第3LPF(平滑化LPF)，对来自第1 LPF的输出信号进行平滑化而作为向VCO的控制端子的输入；以及电容器，进行电容耦合，以使由分压单元分压的电压加到第1 LPF的输出，在分压单元中设有电压控制单元，降低从VCO的控制端子观察的阻抗而可以防止VCO的相位噪声特性劣化，进而可以相对于VCO的个体偏差和温度变化将固有频率保持成恒定值。
另外，本发明的实施方式的频率合成器具有：VCO，振荡出期望的频率；基准频率振荡电路，振荡出基准频率；第1分频器，将所振荡出的基准频率分频成1/M；第2分频器，反馈VCO的输出，并分频成1/N；以及上述VCO驱动电路，VCO驱动电路中的控制电路输入来自第1分频器的信号和来自第2分频器的信号并进行比较，根据两个信号之差分来输出粗调用频率的数字数据和微调用频率的数字数据，可以降低从VCO的控制端子观察的阻抗，所以可以防止VCO的相位噪声特性劣化，进而可以相对于VCO的个体偏差和温度变化将固有频率保持成恒定值。
(频率合成器的概略结构：图1)
参照图1对本发明的实施方式的频率合成器进行说明。图1是本发明的实施方式的频率合成器的概略结构图。
本发明的实施方式的频率合成器(本频率合成器)如图1所示，具有：振荡电路1，振荡出基准频率fref；分频器(第1分频器)2，将该频率分频成1/M；控制电路3，对来自分频器2的信号和VCO9反馈的信号进行比较，根据其差分来输出粗调用数据和微调用数据；粗调用DA转换器(DAC)4，将粗调用数据从数字信号转换成模拟信号；LPF(第1 LPF)5，针对来自粗调用DAC 4的信号使低频通过；微调用DA转换器(DAC)6，将微调用数据从数字信号转换成模拟信号；LPF(第2 LPF)7，针对来自微调用DAC 6的信号使低频通过；合成器8，合成来自两个LPF5、7的信号；压控振荡器(VCO)9，根据来自合成器8的信号的电压来进行振荡；以及分频器(第2分频器)10，分支并输入来自VCO 9的输出，分频成1/N后输出到控制电路3。
控制电路3由FPGA(Field Programmable Gate Array，现场可编程门阵列)、DSP(Digital Signal Processor，数字信号处理器)或ASCI(Application Specific Integrated Circuit，专用集成电路)等构成，进行向粗调用DAC 4输出用于进行粗调整的频率的数据，向微调用DAC 6输出用于进行微调整的频率的数据的动作。
即，粗略设定粗调用的频率数据，细致设定微调用的频率数据，通过合成粗调电压和微调电压来快速调整VCO 9的控制电压。
此处，由控制电路3、粗调用DAC 4、LPF 5、微调用DAC 6、LPF 7、合成器8来构成VCO驱动电路，粗调用DAC 4粗略地输出VCO输出频率(粗调用频率)电压，微调用DAC 6输出微调用频率电压，在合成器8中向粗调用频率电压合成微调用频率电压，从而使用微调用频率电压来调整粗调用频率电压，该调整后的电压输入到VCO 9。
即，由微调用DAC 6、LPF 7、合成器8构成PLL整体。
(第1VCO驱动电路：图2)
接下来，参照图2对上述VCO驱动电路的具体结构进行说明。图2是本发明的实施方式的第1 VCO驱动电路的结构图。
本发明的实施方式的第1 VCO驱动电路(第1 VCO驱动电路)如图2所示，具备：控制电路3；粗调用DAC 4，从控制电路3输入粗调用频率的数字数据并转换成模拟数据；运算放大器11，将来自粗调用DAC 4的输出放大成几倍；脉宽调制电路12，输入来自控制电路3的微调用频率的数字数据并进行脉宽调制(PWM：Pulse WidthModulation)；微调用DAC 6，将来自脉宽调制电路12的数字数据转换成模拟数据；LPF 5，对来自运算放大器11的输出进行平滑化；以及LPF 7，对来自微调用DAC 6的输出进行平滑化，耦合粗调用频率电压和微调用频率电压而对VCO 9输出的合成单元由电阻R、电容器C构成。
如果对合成单元进行具体说明，则在将来自运算放大器11的输出设为粗调系统线路、将来自微调用DAC 6的输出设为微调系统线路时，向粗调系统线路串联连接了电阻R5、LPF 5，而对VCO 9的控制端子进行输入。
另外，向微调系统线路串联连接了LPF 7、电阻R4，电阻R4的终端被接地。
而且，在粗调系统线路和微调系统线路中，电阻R5与LPF 5之间的点(3)和微调用DAC 6与LPF 7之间的点(1)经由电阻R6连接，进而LPF 5与VCO 9之间的点(4)和LPF 7与电阻R4之间的点(2)经由电容器C8电容耦合。
第1 VCO驱动电路是来自微调用DAC 6的输出为电流输出型的结构。即，是粗调系统线路为电压驱动，但在微调系统线路中利用来自微调用DAC 6的输出电流来调整微调用频率的结构。
来自粗调用DAC 4的输出向VCO 9的控制端子提供用于决定粗略的VCO输出频率的电压。
作为PLL，对VCO 9进行控制的电压为来自微调用DAC 6的PWM信号的电流，该PWM信号通过LPF 7被平滑化后，通过电容器C8耦合并加到由运算放大器11放大后的来自粗调用DAC 4的输出，而施加到VCO 9的控制端子。
另外，作为LPF，也可以是作为电阻R和电容器C的组合的RC滤波器、作为线圈L和电容器C的组合的LC滤波器、将电阻R、线圈L和电容器C组合的滤波器。
通过微调用DAC 6的输出的直流成分，(1)处的电压V1＝(LPF7的电阻值+R4)I，(2)处的电压V2＝R4I。
为了使微调用DAC 6的直流成分(2)不对直流成分(4)产生影响，来自微调用DAC 6的输出经由电阻R6与来自粗调用DAC 4的输出连接。此时，作为各电阻的条件，设为(LPF 7的电阻值+R4)<<R6。通过将电阻R6设成远大于LPF 7的电阻值+R4，微调用DAC6的直流成分不会对粗调用DAC 4的直流成分产生影响。
另外，通过连接电阻R6，对VCO控制端子施加的粗调电压(3)是从来自运算放大器11的输出电压(5)通过电阻R5、R6、LPF 7的电阻值分压出的，但由于电阻R6的值大，所以大致成为R6/(R5+R6)电压(5)。
另外，LPF 7的电阻值作为用于将微调用DAC 6的输出转换成电压的电阻，并且通过追加LPF 7的电容器C，还作为对PWM信号进行平滑化的LPF动作。
对VCO控制端子施加的电压的噪声成为向VCO 9的输出的相位噪声特性的劣化和杂波(无需波)的原因，所以LPF 5是用于去除粗调用DAC 4的输出的噪声的时间常数大的LPF(粗调用LPF)。与其相对，LPF 7以及电阻R4是时间常数小的LPF(微调用LPF)。
宽频带的VCO 9的控制电压的范围为0～20V左右，有时要求DAC的电源电压以上，所以使用运算放大器11来进行放大，所以需要上述的时间常数大的LPF。
运算放大器11是为了放大电压而使用的，所以在VCO 9的控制电压低时，也可以不使用。
(传送特性：图3)
接下来，参照图3对第1 VCO驱动电路中的传送特性进行说明。图3是示出从各DAC到(4)的传送特性的图。在图中，横轴表示频率，纵轴表示衰减量。
即，图3示出与粗调用DAC 4相关的粗调系统线路的通过特性和与微调用DAC 6相关的微调系统线路的通过特性。
在图3中，在决定了图2的各常数时，粗调系统LPF的截止频率低至大约26Hz左右，成为无法传送快的响应的特性。
另外，在图3中，在决定了图2的各常数时，微调系统LPF的截止频率高至大约344kHz左右，成为与粗调系统相比响应更快的特性。
(时间响应特性：图4)
接下来，参照图4对第1 VCO驱动电路中的时间响应特性进行说明。图4是示出从各DAC到(4)的时间响应特性的图。横轴表示时间，纵轴表示电压。
即，图4示出与粗调用DAC 4相关的粗调系统线路的时间响应特性和与微调用DAC 6相关的微调系统线路的时间响应特性。
在图4中，在粗调系统中是缓慢的时间响应特性，在微调系统中是敏捷的时间响应特性。
图5是示出第1 VCO驱动电路中的锁定时间的图。如图5所示，在第1 VCO驱动电路中，示出良好的锁定时间的特性。
(第2 VCO驱动电路：图6)
接下来，参照图6对本发明的实施方式的第2 VCO驱动电路(第2 VCO驱动电路)进行说明。图6是本发明的实施方式的第2 VCO驱动电路的结构图。
第2 VCO驱动电路如图6所示，设有连接电阻R5与LPF 5之间的点(3)和LPF 5与VCO 9之间的点(4)的开关13，通过来自控制电路3的控制来开闭开关13。
如果开关13为开，则成为上述2个点不连接的状态，电荷经由LPF 5积蓄到电容器C8，如果开关13闭合，则成为上述2个点连接的状态，电阻R5的后级的电压被施加到(4)，电荷瞬间积蓄到电容器C8。
通过设置开关13，并在向VCO 9的电压施加的初期瞬间(几μsec)设成接通(闭合)，可以加快响应时间。
对于粗调用DAC 4的输出，由于成为时间常数大的LPF，所以锁定时间变慢，所以为了缩短锁定时间，而设置开关13。
(VCO的相位噪声特性：图7)
另外，参照图7对第2 VCO驱动电路中的VCO的相位噪声特性进行说明。图7是示出VCO的相位噪声特性的图。
如课题中的说明，在高阻抗的情况下，有时即使设置PLL也无法抑制VCO的相位噪声特性，但在第1 VCO驱动电路中，可以降低从VCO的控制端子观察的阻抗。
即，在第1 VCO驱动电路中，从VCO的控制端子观察的阻抗由电容器C8和电阻R4来决定，所以通过减小电阻R4可以降低阻抗。此处，通过将电阻R4设为几十欧姆，而可以设为低阻抗，可以防止VCO的相位噪声特性劣化。
另外，图8、9示出开关13的结构。图8是开关的第1电路图，图9是开关的第2电路图。
在图8中，作为开关使用二极管，成为最简单的结构，在图9中，构成为作为开关并联连接了逆向的二极管。
如果是图9的结构，则可以使用上侧的二极管进行充电，而使用下侧的二极管进行放电。
如果使用图9的开关，则在电源接通时、且频率可变时，通过开关13的开闭来瞬间进行电容器C8的充放电，通过充电缩短锁定时间，之后进行放电而可以进行图2的VCO驱动电路中的通常的控制。
另外，如果是图8、图9的开关，则无需来自控制电路3的控制指示，但如果开关13是机械的开关，则需要从控制电路3提供电源接通时等的接通/断开的定时。
(时间响应特性：图10)
图10示出第2 VCO驱动电路的时间响应特性。图10是示出第1改良VCO驱动电路的时间响应特性的图。在图10中，示出微调用DAC 6的输出＝0且粗调用DAC 4的输出0→5V变化时的(4)的时间响应特性。
与本VCO驱动电路相比，时间响应特性变快，所以锁定时间变快。
(第3 VCO驱动电路：图11)
接下来，参照图11对本发明的实施方式的第3 VCO驱动电路(第3 VCO驱动电路)进行说明。图11是本发明的实施方式的第3 VCO驱动电路的结构图。
第3 VCO驱动电路如图11所示，向从控制电路3输出的粗调系统线路串联连接了粗调用DAC 4、运算放大器11、电阻R1、LPF 5、LPF 15，而对VCO 9的控制端子输入。
而且，在LPF 5和LPF 15之间连接了电容器C3的一端，另一端经由电阻R4被接地。
另外，作为LPF，也可以是作为电阻R和电容器C的组合的RC滤波器、作为线圈L和电容器C的组合的零电阻的LC滤波器、将电阻R、线圈L和电容器C组合的滤波器。
向从控制电路3输出的微调系统线路串联连接了PWM 12、微调用DAC 6、电阻R5、R4，电阻R4的终端被接地。
粗调系统线路的电阻R1与LPF 5之间的点(3)和微调系统线路的微调用DAC 6与电阻R5之间的点(1)经由电阻R6连接。
另外，粗调系统线路的LPF 5与LPF 15之间的点(4)和微调系统线路的电阻R5与电阻R4之间的点(2)经由电容器C3电容耦合。
第3VCO驱动电路是微调用DAC 6的输出为电压输出型时的结构。即，粗调系统线路是电压驱动，微调系统线路也通过电压驱动来动作。基本动作原理与第1 VCO驱动电路中的电流输出型相同。
在第3 VCO驱动电路中，粗调用DAC 4的输出决定粗略的VCO输出频率，微调用DAC 6的输出的PWM信号对PLL进行控制。
微调用DAC 6的输出的PWM信号通过电容器C3加到粗调用DAC 4的输出上。
连接电阻R6，以使微调系统线路的微调用DAC 6的直流成分(1)不对粗调系统线路的(4)产生影响。特别，通过将电阻R6的值设成充分大于电阻R5+R4的值，影响变少。
另外，LPF 15是用于对PWM信号进行平滑化的LPF(第3LPF)。
另外，电阻R1以及LPF 5是用于去除粗调用DAC 4的输出的噪声的时间常数大的LPF。
(第4 VCO驱动电路：图12)
接下来，参照图12对本发明的实施方式的第4 VCO驱动电路(第4 VCO驱动电路)进行说明。图12是本发明的实施方式的第4 VCO驱动电路的结构图。
第4 VCO驱动电路是在第3 VCO驱动电路中与第2 VCO驱动电路同样地设有开关13的结构。
动作与第2 VCO驱动电路相同，作为开关，考虑图8、图9的结构、或者机械开关。如果开关13为机械开关，则从控制电路3提供接通/断开的定时。
根据第4 VCO驱动电路，将微调系统线路设为电压驱动型，在通过开关13的动作而电源接通时、且频率可变时，通过开关13的开闭来进行充放电，具有可以缩短锁定时间的效果。
(第5 VCO驱动电路：图13)
接下来，参照图13对本发明的实施方式的第5 VCO驱动电路进行说明。图13是本发明的实施方式的第5 VCO驱动电路的结构图。
本发明的实施方式的第5 VCO驱动电路(第5 VCO驱动电路)如图13所示，具备：控制电路3；粗调用DAC 4，从控制电路3输入粗调用频率的数字数据而转换成模拟数据；运算放大器11，将来自粗调用DAC 4的输出放大成几倍；脉宽调制电路(PWM)12，输入来自控制电路3的微调用频率的数字数据而进行脉宽调制(PWM：PulseWidth Modulation)；微调用DAC 6，将来自脉宽调制电路12的数字数据转换成模拟数据；LPF 5，对来自运算放大器11的输出进行平滑化；以及LPF 7，对来自微调用DAC 6的输出进行平滑化，耦合粗调用频率电压和微调用频率电压而输出到VCO 9的合成单元由电阻R、电容器C构成。
如果对合成单元进行具体说明，则在将来自运算放大器11的输出设为粗调系统线路、将来自微调用DAC 6的输出设为微调系统线路时，向粗调系统线路串联连接了电阻R5、LPF 5，而对VCO 9的控制端子进行输入。
另外，向微调系统线路串联连接了LPF 7、可变电阻R4，可变电阻R4的终端被接地。
而且，在粗调系统线路和微调系统线路中，电阻R5与LPF 5之间的点(3)和微调用DAC 6与LPF 7之间的点(1)经由电阻R6连接，进而LPF 5与VCO 9之间的点(4)和LPF 7与可变电阻R4之间的点(2)经由电容器C8电容耦合。
而且，可变电阻R4是根据数字电位计等的数字信号可变的电阻。从控制电路3对可变电阻R4的可变电阻值进行控制。另外，可变电阻R4通过使可变电阻的值成为可变来控制电压，所以可以称为电压控制单元。
第5 VCO驱动电路是来自微调用DAC 6的输出为电流输出型的结构。即，是粗调系统线路为电压驱动，但在微调系统线路中通过来自微调用DAC 6的输出电流来调整微调用频率的结构。
来自粗调用DAC 4的输出向VCO 9的控制端子提供用于决定粗略的VCO输出频率的电压。
作为PLL，对VCO 9进行控制的电压是来自微调用DAC 6的PWM信号的电流，该PWM信号通过LPF 7平滑化后，通过电容器C8耦合并加到由运算放大器11放大后的来自粗调用DAC 4的输出，而施加到VCO 9的控制端子。
另外，作为LPF，也可以是作为电阻R和电阻器C的组合的RC滤波器、作为线圈L和电容器C的组合的LC滤波器、将电阻R、线圈L和电容器C组合的滤波器。
通过微调用DAC 6的输出的直流成分，微调用DAC 6的输出级中的电压V1＝(LPF 7 的电阻值+R4)I(电流)，可变电阻R4的输入级中的电压V2＝R4I。
为了使微调用DAC 6的直流成分不对VCO 9的输入级的直流成分产生影响，来自微调用DAC 6的输出经由电阻R6与来自粗调用DAC 4的输出连接。此时，作为各电阻的条件，设为(LPF 7的电阻值+R4)<<R6。通过将电阻R6设成远大于LPF 7的电阻值+R4，微调用DAC 6的直流成分不会对粗调用DAC 4的直流成分产生影响。
另外，通过连接电阻R6，对VCO控制端子施加的粗调电压是从来自运算放大器11的输出电压通过电阻R5、R6、LPF 7的电阻值分压出的，但由于电阻R6的值大，所以大致成为{R6/(R5+R6)}V(电压)。
另外，LPF 7的电阻值作为用于将微调用DAC 6的输出转换成电压的电阻，并且通过追加LPF 7的电容器C，还作为对PWM信号进行平滑化的LPF动作。
对VCO控制端子施加的电压的噪声成为向VCO 9的输出的相位噪声特性劣化和杂波(无需波)的原因，所以LPF 5是为了去除粗调用DAC 4的输出的噪声而具有仅使低的频率通过的频率通过特性(响应速度慢)的时间常数大的LPF(粗调用LPF)。与其相对，LPF 7以及可变电阻R4是具有使直至高的频率通过的频率通过特性(响应速度快)的时间常数小的LPF(微调用LPF)。
宽频带的VCO 9的控制电压的范围为0～20V左右，有时要求DAC的电源电压以上，所以使用运算放大器11来进行放大，所以需要上述的时间常数大的LPF。
运算放大器11是为了放大电压而使用的，所以在VCO 9的控制电压低时，也可以不使用。
在第5 VCO驱动电路中，从VCO的控制端子观察的阻抗由电容器C8和可变电阻R4来决定，所以通过减小可变电阻R4可以降低阻抗。此处，通过将可变电阻R4设为几十欧姆，可以设为低阻抗，可以防止VCO的相位噪声特性劣化。
接下来，对作为第5 VCO驱动电路中的特征部分的可变电阻R4进行具体说明。
有时VCO 9的VF灵敏度Kv根据VCO 9的个体偏差等而变动。可变电阻R4通过调整成将从VCO 9 观察的VF灵敏度保持为恒定，来将设置了PLL时的固有频率fn保持为恒定。
从控制电路3根据VCO 9的个体偏差和温度变化来对可变电阻R4的电阻值(控制值)进行控制。通过试验来测定出VCO 9的VF灵敏度，并将所控制的电阻值设定成该VF灵敏度成为恒定。
(第6 VCO驱动电路：图14)
进而，参照图14对本发明的实施方式的第6 VCO驱动电路进行说明。图14是本发明的实施方式的第6 VCO驱动电路的结构图。
本发明的实施方式的第6 VCO驱动电路(第6 VCO驱动电路)如图14所示，基本上与第5 VCO驱动电路相同，但设有与控制电路3连接的温度传感器14，该温度传感器14设置在VCO 9的附近。
在第6 VCO驱动电路中，由温度传感器对温度进行测定，将所测定出的温度的值以数字数据形式输出到控制电路3。另外，可以将温度传感器14称为温度测定单元。
对于VCO 9，有时VCO 9的VF灵敏度Kv根据温度变化而变动。可变电阻R4与图13同样地，通过调整成将从VCO 9观察的VF灵敏度保持为恒定，将设置了PLL时的固有频率fn保持为恒定。
(可变电阻R4和VF灵敏度的关系：图15)
接下来，参照图15对通过将可变电阻R4设为可变来使VCO 9的VF灵敏度成为可变的例子进行说明。图15是示出可变电阻R4和VF灵敏度的关系的图。
在图15中，例如，如果假设成VCO 9的VF灵敏度Kv在常温下为30MHz/V，并假设成微调用DAC 6的输出(1)在0～0.8V中进行控制，则在第1例子[1]中，在设成LPF 7的电阻值＝10、可变电阻R4＝10的情况下，如果微调用DAC 6的输出控制成0V，则对可变电阻R4的电容器C8侧的端子施加的电压(2)成为0V，如果微调用DAC 6的输出控制成0.8V，则电压(2)成为0.2V。
因此，VCO频率的变化量成为VF灵敏度Kv电压(2)＝30MHz/V 0.2V＝6.0MHz。进而，VF灵敏度成为30MHz/V(0.2V/0.8V)＝7.5MHz/V。
另外，在第2例子[2]中，在设成LPF 7的电阻值＝10、可变电阻R4＝5的情况下，如果微调用DAC 6的输出控制成0V，则对可变电阻R4的电容器C8侧的端子施加的电压(2)成为0V，如果微调用DAC 6的输出控制成0.8V，则电压(2)成为0.11V。
因此，VCO频率的变化量成为VF灵敏度Kv电压(2)＝30MHz/V0.11V＝3.3MHz。进而，VF灵敏度成为30MHz/V(0.11V/0.8V)
Figure A200780003578D0032165724QIETU
4.1MHz/V。
(相对于温度的VF灵敏度以及R4电阻值的关系：图16)
如上所述，参照图16对第2 VCO驱动电路中的控制方法进行说明。图16是示出相对于温度的VF灵敏度以及R4电阻值的关系的图。
如图16所示，随着温度上升，实际的VCO 9的VF灵敏度变迟钝。与其相对，通过与温度上升对应地逐渐提高可变电阻R4的电阻值，可以使VF灵敏度成为恒定。其结果，还可以将PLL固有频率fn保持成恒定值。
即，预先测定并掌握VCO 9的VF灵敏度Kv的温度特性，将该温度特性(与相对于温度的VF灵敏度对应的适当的R4电阻值的关系)作为数据存储到设在控制电路3内的存储器(例如ROM表)，根据由温度传感器14检测出的温度，控制电路3检索存储器而读入所对应的适当的电阻值，设定可变电阻R4的电阻值(控制值)，以成为目标VF灵敏度。
(VCO的相位噪声特性：图17)
图17示出第5以及第6 VCO驱动电路中的VCO的相位噪声特性。图17是示出VCO的相位噪声特性的图。在图17中，横轴表示从载波的偏移频率，纵轴表示相位噪声，在电压灵敏度低时和电压灵敏度高时的特性不同。
(基于温度的VCO的相位噪声特性：图18、图19)
另外，图18示出温度高时的VCO的相位噪声特性，图19示出温度低时的VCO的相位噪声特性。
例如，如果设为在常温(25℃)时固有频率为30kHz，则在温度变高时，如图18所示，固有频率变成18kHz，在温度变低时，如图19所示，固有频率成为40kHz。在图18、19中，横轴为从载波的偏移频率，纵轴为相位噪声。
根据第5 VCO驱动电路，通过使用可变电阻R4来调整VCO 9的个体偏差，具有可以使VF灵敏度成为恒定，且可以将PLL固有频率fn也保持成恒定值的效果。
根据第6 VCO驱动电路，通过使用可变电阻R4来调整VCO 9的温度变化，具有可以使VF灵敏度成为恒定，且可以将PLL固有频率fn也保持成恒定值的效果。
另外，通过设为具备第5 VCO驱动电路或第6 VCO驱动电路的频率合成器，具有可以将PLL固有频率fn保持成恒定值，且可以确保稳定性的效果。
(第7 VCO驱动电路：图20)
接下来，参照图20对本发明的实施方式的第7 VCO驱动电路(第7 VCO驱动电路)进行说明。图20是本发明的实施方式的第7 VCO驱动电路的结构图。
第7 VCO驱动电路如图20所示，相对于第5 VCO驱动电路，设有连接电阻R5与LPF 5之间的点(3)和LPF 5与VCO 9之间的点(4)的开关13，通过来自控制电路3的控制来开闭开关13。
如果开关13为开，则成为上述2个点不连接的状态，电荷经由LPF 5积蓄到电容器C8，如果开关13闭合，则成为上述2个点连接的状态，电阻R5的后级的电压被施加到VCO 9的输入侧，电荷瞬间积蓄到电容器C8。
通过设置开关13，并在向VCO 9的电压施加的初期瞬间(几μsec)设成接通(闭合)，可以加快响应时间。
对于粗调用DAC 4的输出，由于成为时间常数大的LPF，所以锁定时间变慢，所以为了缩短锁定时间，而设置开关13。
(第8 VCO驱动电路：图21)
接下来，参照图21对本发明的实施方式的第8 VCO驱动电路(第8 VCO驱动电路)进行说明。图21是本发明的实施方式的第8 VCO驱动电路的结构图。
第8 VCO驱动电路如图21所示，相对于第6 VCO驱动电路，设有连接电阻R5与LPF 5之间的点(3)和LPF 5与VCO 9之间的点(4)的开关13，通过来自控制电路3的控制来开闭开关13。
开关13的动作与在第3 VCO驱动电路中说明的动作相同。
(第9 VCO驱动电路：图22)
接下来，参照图22对本发明的实施方式的第9 VCO驱动电路(第9 VCO驱动电路)进行说明。图22是本发明的实施方式的第9 VCO驱动电路的结构图。
在第9 VCO驱动电路中，如图22所示，向从控制电路3输出的粗调系统线路串联连接了粗调用DAC 4、运算放大器11、电阻R1、LPF 5、LPF 15，而对VCO 9的控制端子输入。
而且，在LPF 5和LPF 15之间连接了电容器C3的一端，另一端经由可变电阻R4被接地。
另外，作为LPF，也可以是作为电阻R和电容器C的组合的RC滤波器、作为线圈L和电容器C的组合的LC滤波器、将电阻R、线圈L和电容器C组合的滤波器。
向从控制电路3输出的微调系统线路串联连接了PWM 12、微调用DAC 6、电阻R5、可变电阻R4，可变电阻R4的终端被接地。
粗调系统线路的电阻R1与LPF 5之间的点(3)和微调系统线路的微调用DAC 6与电阻R5之间的点(1)经由电阻R6连接。
另外，粗调系统线路的LPF 5与LPF 15之间的点(4)和微调系统线路的电阻R5与可变电阻R4之间的点(2)经由电容器C3电容耦合。
第9 VCO驱动电路是微调用DAC 6的输出为电压输出型时的结构。即，粗调系统线路是电压驱动，微调系统线路也通过电压驱动来动作。基本动作原理与第5 VCO驱动电路中的电流输出型相同。
在第9 VCO驱动电路中，粗调用DAC 4的输出决定粗略的VCO输出频率，微调用DAC 6的输出的PWM信号对PLL进行控制。
微调用DAC 6的输出的PWM信号通过电容器C3加到粗调用DAC 4的输出上。
连接电阻R6，以使微调系统线路的微调用DAC 6的直流成分(1)不对粗调系统线路的(4)产生影响。特别，通过将电阻R6的值设成充分大于电阻R5+可变电阻R4的值，影响变少。
另外，LPF 15是用于对PWM信号进行平滑化的LPF(第3LPF)。
另外，电阻R1以及LPF 5是用于去除粗调用DAC 4的输出的噪声的时间常数大的LPF。
(第10 VCO驱动电路：图23)
接下来，参照图23对本发明的实施方式的第10 VCO驱动电路(第10 VCO驱动电路)进行说明。图23是本发明的实施方式的第10 VCO驱动电路的结构图。
第10 VCO驱动电路如图23所示，相对于第9 VCO驱动电路，设有连接电阻R1与LPF 5之间的点(3)和LPF 5与LPF 15之间的点(4)的开关13，通过来自控制电路3的控制来开闭开关13。
开关13的动作与在第7 VCO驱动电路中说明的动作相同。
(第11 VCO驱动电路：图24)
接下来，参照图24对本发明的实施方式的第11 VCO驱动电路(第11 VCO驱动电路)进行说明。图24是本发明的实施方式的第11 VCO驱动电路的结构图。
在第11 VCO驱动电路中，如图24所示，相对于第9 VCO驱动电路，与第6 VCO驱动电路同样地，向控制电路3连接温度传感器14，在控制电路3内设置将与相对于温度的VF灵敏度对应的适当的R4电阻值的关系作为数据存储的存储器，根据由温度传感器14检测出的温度，控制电路3检索存储器而读入所对应的适当的电阻值，设定可变电阻R4的电阻值(控制值)，以使从微调用DAC 6观察的VF灵敏度成为目标VF灵敏度。
(第12 VCO驱动电路：图25)
接下来，参照图25对本发明的实施方式的第12 VCO驱动电路(第12 VCO驱动电路)进行说明。图25是本发明的实施方式的第12 VCO驱动电路的结构图。
在第12 VCO驱动电路中，如图25所示，相对于第10 VCO驱动电路，与第6以及第11 VCO驱动电路同样地，向控制电路3连接温度传感器14，在控制电路3内设置将与相对于温度的VF灵敏度对应的适当的R4电阻值的关系作为数据而存储的存储器，根据由温度传感器14检测出的温度，控制电路3检索存储器而读入所对应的适当的电阻值，设定可变电阻R4的电阻值(控制值)，以成为目标VF灵敏度。
(产业上的可利用性)
本发明适用于降低从VCO的控制端子观察的阻抗，而可以防止VCO的相位噪声特性劣化的VCO驱动电路以及频率合成器。

Claims (19)

1.一种VCO驱动电路，对压控振荡器的控制端子输入控制信号，该VCO驱动电路具有：
粗调用DAC，输入粗调用频率的数字数据，并输出模拟信号；
微调用DAC，输入微调用频率的数字数据，并输出模拟信号；
第1LPF，去除来自上述粗调用DAC的输出的噪声而作为向上述压控振荡器的控制端子的输入、且具有仅使低的频率通过的频率通过特性；
第2LPF，将来自上述微调用DAC的输出转换成电压并进行信号的平滑化、且具有使直至高的频率通过的频率通过特性；
电阻，连接上述第1LPF的输入级和上述第2LPF的输入级；以及
电容器，进行电容耦合，以使上述第2LPF的输出加到上述第1LPF的输出。
2.根据权利要求1所述的VCO驱动电路，其特征在于：
第1LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，
第2LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，
连接上述第1LPF的输入级和上述第2LPF的输入级的电阻的值大于构成上述第2LPF的电阻的值的总和。
3.一种VCO驱动电路，对压控振荡器的控制端子输入控制信号，该VCO驱动电路具有：
粗调用DAC，输入粗调用频率的数字数据，并输出模拟信号；
微调用DAC，输入微调用频率的数字数据，并输出模拟信号；
第1LPF，去除来自上述粗调用DAC的输出的噪声、且具有仅使低的频率通过的频率通过特性；
分压单元，对来自上述微调用DAC的输出的电压进行分压；
电阻，连接上述第1LPF的输入级和上述分压单元的输入级；
第3LPF，对来自上述第1LPF的输出信号进行平滑化而作为向上述压控振荡器的控制端子的输入；以及
电容器，进行电容耦合，以使由上述分压单元分压的电压加到上述第1LPF的输出。
4.根据权利要求3所述的VCO驱动电路，其特征在于：
第1LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，
第3LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，
分压单元由多个电阻构成，
连接上述第1LPF的输入级和上述分压单元的输入级的电阻的值大于构成上述分压单元的电阻的值的总和。
5.根据权利要求1～4中的任意一项所述的VCO驱动电路，其特征在于：
设有使第1LPF的输入级和输出级成为连接状态或非连接状态的开关，
上述开关在电源接通时或频率可变时，临时接通而成为连接状态，进行所电容耦合的电容器的充放电。
6.根据权利要求5所述的VCO驱动电路，其特征在于：
开关在经过了特定时间之后断开而成为非连接状态，进行被充电的电容器的放电。
7.一种VCO驱动电路，对压控振荡器的控制端子输入控制信号，该VCO驱动电路具有：
控制电路，输出粗调用频率的数字数据和微调用频率的数字数据；
粗调用DAC，输入粗调用频率的数字数据，并输出模拟信号；
微调用DAC，输入微调用频率的数字数据，并输出模拟信号；
第1LPF，去除来自上述粗调用DAC的输出的噪声而作为向上述压控振荡器的控制端子的输入、且具有仅使低的频率通过的频率通过特性；
第2LPF，将来自上述微调用DAC的输出转换成电压并进行信号的平滑化、且具有使直至高的频率通过的频率通过特性；
电阻，连接上述第1LPF的输入级和上述第2LPF的输入级；
电容器，进行电容耦合，以使上述第2LPF的输出加到上述第1LPF的输出；以及
电压控制单元，设在上述第2LPF，使电压可变。
8.根据权利要求7所述的VCO驱动电路，其特征在于：
第1LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，
第2LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，
连接上述第1LPF的输入级和上述第2LPF的输入级的电阻的值大于构成上述第2LPF的电阻的值的总和，
电压控制单元由可变电阻构成。
9.一种VCO驱动电路，对压控振荡器的控制端子输入控制信号，该VCO驱动电路具有：
控制电路，输出粗调用频率的数字数据和微调用频率的数字数据；
粗调用DAC，输入粗调用频率的数字数据，并输出模拟信号；
微调用DAC，输入微调用频率的数字数据，并输出模拟信号；
第1LPF，去除来自上述粗调用DAC的输出的噪声、且具有仅使低的频率通过的频率通过特性；
分压单元，对来自上述微调用DAC的输出的电压进行分压；
电阻，连接上述第1LPF的输入级和上述分压单元的输入级；
第3LPF，对来自上述第1LPF的输出信号进行平滑化而作为向压控振荡器的控制端子的输入；
电容器，进行电容耦合，以使由上述分压单元分压的电压加到上述第1LPF的输出；以及
电压控制单元，设在上述分压单元，使电压可变。
10.根据权利要求9所述的VCO驱动电路，其特征在于：
第1LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，
第3LPF由电阻和电容器、线圈和电容器、或电阻和线圈和电容器构成，
分压单元由电阻和可变电阻构成，
连接上述第1LPF的输入级和上述分压单元的输入级的电阻的值大于构成上述分压单元的电阻的值的总和。
11.根据权利要求7～10中的任意一项所述的VCO驱动电路，其特征在于：
控制电路存储有用于与压控振荡器的个体偏差对应地将固有频率保持成恒定的VCO驱动电路中的电压控制单元的控制值，向上述电压控制单元供给该控制值。
12.根据权利要求7～10中的任意一项所述的VCO驱动电路，其特征在于：
具备对压控振荡器的附近的温度进行测定的温度测定单元，
控制电路存储有用于与上述压控振荡器的温度变化对应地将固有频率保持成恒定的VCO驱动电路中的电压控制单元的控制值，针对从上述温度测定单元输入的温度的值，向上述电压控制单元供给该控制值。
13.根据权利要求12所述的VCO驱动电路，其特征在于：
控制电路具有作为表存储用于相对于所变动的温度的值将固有频率保持成恒定的控制值的存储器。
14.根据权利要求7～13中的任意一项所述的VCO驱动电路，其特征在于：
设有使第1LPF的输入级和输出级成为连接状态或非连接状态的开关，
上述开关在电源接通时或频率可变时，临时接通而成为连接状态，进行所电容耦合的电容器的充放电。
15.根据权利要求14所述的VCO驱动电路，其特征在于：
开关在经过了特定时间之后断开而成为非连接状态，进行被充电的电容器的放电。
16.根据权利要求1～13中的任意一项所述的VCO驱动电路，其特征在于：
在微调用DAC的输入级，设有进行脉宽调制的脉宽调制电路。
17.根据权利要求14所述的VCO驱动电路，其特征在于：
在粗调用DAC和第1LPF之间，设有对上述粗调用DAC的输出进行放大的运算放大器。
18.一种频率合成器，具有：
权利要求1～6中的任意一项所述的VCO驱动电路，具备输出粗调用频率的数字数据和微调用频率的数字数据的控制电路；
压控振荡器，振荡出期望的频率；
基准频率振荡电路，振荡出基准频率；
第1分频器，将上述振荡出的基准频率分频成1/M；以及
第2分频器，反馈上述压控振荡器的输出，并分频成1/N，
上述VCO驱动电路中的控制电路输入来自上述第1分频器的信号和来自上述第2分频器的信号并进行比较，根据两个信号之差分来输出粗调用频率的数字数据和微调用频率的数字数据。
19.一种频率合成器，具有：
压控振荡器，振荡出期望的频率；
基准频率振荡电路，振荡出基准频率；
第1分频器，将上述振荡出的基准频率分频成1/M；
第2分频器，反馈上述压控振荡器的输出，并分频成1/N；以及
权利要求7～15中的任意一项所述的VCO驱动电路，
上述VCO驱动电路中的控制电路输入来自上述第1分频器的信号和来自上述第2分频器的信号并进行比较，根据两个信号之差分来输出粗调用频率的数字数据和微调用频率的数字数据。
CN2007800035780A 2006-01-26 2007-01-26 Vco驱动电路以及频率合成器 Active CN101421928B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP017617/2006 2006-01-26
JP2006017617 2006-01-26
JP2006021315 2006-01-30
JP021315/2006 2006-01-30
PCT/JP2007/051256 WO2007086502A1 (ja) 2006-01-26 2007-01-26 Ｖｃｏ駆動回路及び周波数シンセサイザ

Publications (2)

Publication Number Publication Date
CN101421928A true CN101421928A (zh) 2009-04-29
CN101421928B CN101421928B (zh) 2012-05-23

Family

ID=38309288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800035780A Active CN101421928B (zh) 2006-01-26 2007-01-26 Vco驱动电路以及频率合成器

Country Status (8)

Country Link
US (2) US7821344B2 (zh)
EP (1) EP1976126B1 (zh)
KR (1) KR101025184B1 (zh)
CN (1) CN101421928B (zh)
AU (1) AU2007208690A1 (zh)
BR (1) BRPI0707275B1 (zh)
DE (1) DE602007005977D1 (zh)
WO (1) WO2007086502A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571817A (zh) * 2016-11-10 2017-04-19 电子科技大学 一种宽带捷变低相位噪声频率综合发生器
CN106997219A (zh) * 2016-01-26 2017-08-01 三星电子株式会社 包括双环路电路的低压差（ldo）稳压器
CN107888196A (zh) * 2017-12-08 2018-04-06 深圳市科陆电子科技股份有限公司 数模转换电路
CN114726368A (zh) * 2022-06-08 2022-07-08 成都世源频控技术股份有限公司 一种低相位噪声环路及应用该环路的环路预置方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2762913B1 (en) * 2008-02-01 2018-11-21 ViaSat Inc. Highly integrated circuit architecture
US8054137B2 (en) * 2009-06-09 2011-11-08 Panasonic Corporation Method and apparatus for integrating a FLL loop filter in polar transmitters
US8248167B2 (en) * 2010-06-28 2012-08-21 Mstar Semiconductor, Inc. VCO frequency temperature compensation system for PLLs
TWI446722B (zh) * 2011-05-18 2014-07-21 Novatek Microelectronics Corp 鎖相迴路電路
US8400226B2 (en) * 2011-08-12 2013-03-19 Global Unichip Corporation Oscillation circuit and associated method
US8666012B2 (en) * 2011-10-20 2014-03-04 Broadcom Corporation Operating a frequency synthesizer
DE102012100427A1 (de) * 2012-01-19 2013-07-25 Hella Kgaa Hueck & Co. Vorrichtung mit einem spannungsgesteuerten Oszillator und einer Schaltungsanordnung zum Ansteuern des Oszillators
US8896472B2 (en) * 2013-03-08 2014-11-25 Qualcomm Incorporated Low glitch-noise DAC
US8907830B2 (en) * 2013-03-14 2014-12-09 Intel Mobile Communications GmbH Digital-to-analog converter comprising slow converter section and fast converter section
RU2547635C1 (ru) * 2013-11-20 2015-04-10 Федеральное государственное казенное учреждение "Пограничный научно-исследовательский центр Федеральной службы безопасности Российской Федерации" Устройство контура фазовой автоподстройки частоты с обратной связью на основе объединенного принципа максимума
US9306543B2 (en) * 2014-01-07 2016-04-05 Freescale Semiconductor, Inc. Temperature-compensated high accuracy clock
EP3259605A4 (en) * 2015-07-02 2018-03-28 Hewlett-Packard Enterprise Development LP Digital voltage sampling
JP6756172B2 (ja) * 2016-01-06 2020-09-16 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
US10212006B2 (en) * 2016-03-01 2019-02-19 Mediatek Inc. Feed-forward filtering device and associated method
US10401409B2 (en) * 2016-04-22 2019-09-03 Infineon Technologies Austria Ag Capacitance determination circuit and method for determining a capacitance
US10198939B1 (en) * 2017-10-02 2019-02-05 Siemens Aktiengesellschaft Process automation device
US10110240B1 (en) * 2017-10-17 2018-10-23 Micron Technology, Inc. DLL circuit having variable clock divider
JP7242124B2 (ja) * 2018-07-26 2023-03-20 エイブリック株式会社 電圧検出回路、半導体装置及び製造方法
US10991411B2 (en) 2018-08-17 2021-04-27 Micron Technology, Inc. Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations
US10431281B1 (en) * 2018-08-17 2019-10-01 Micron Technology, Inc. Access schemes for section-based data protection in a memory device
US10516403B1 (en) * 2019-02-27 2019-12-24 Ciena Corporation High-order phase tracking loop with segmented proportional and integral controls
JP7283167B2 (ja) * 2019-03-27 2023-05-30 セイコーエプソン株式会社 温度センサー、回路装置、発振器、電子機器及び移動体
JP7367350B2 (ja) * 2019-06-21 2023-10-24 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
CN111954333B (zh) * 2020-08-06 2023-04-07 南昌大学 亚时钟超精细脉冲调控的光源系统及方法
CN112234979B (zh) * 2020-09-04 2021-10-22 上海鸿晔电子科技股份有限公司 一种晶振调压调频电路和方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4562410A (en) * 1983-12-29 1985-12-31 Rca Corporation Phase lock loop prepositioning apparatus with feedback control
JPS63121316A (ja) * 1986-11-10 1988-05-25 Nec Corp デイジタル位相同期回路
JPH0590993A (ja) * 1991-09-13 1993-04-09 Uniden Corp Ｐｌｌ方式周波数シンセサイザ回路
US5329560A (en) * 1992-05-19 1994-07-12 Sgs-Thomson Microelectronics, Inc. AGC circuit with non-linear gain for use in PLL circuit
US5304956A (en) * 1992-07-17 1994-04-19 Trw Inc. Low noise high speed frequency synthesizer employing a learning sequence
US5479715A (en) * 1994-07-19 1996-01-02 Zircon Corporation Electronic level displaying inclination using a multi-segment fan-like display
JP3663218B2 (ja) * 1994-08-18 2005-06-22 株式会社日立グローバルストレージテクノロジーズ 磁気記録再生装置および位相同期回路
CN1154184A (zh) * 1995-05-22 1997-07-09 摩托罗拉公司 用于电介质吸收补偿的方法和装置
FI101437B1 (fi) * 1996-09-25 1998-06-15 Nokia Telecommunications Oy Jännitesäätöisen oskillaattorin ohjaus
JPH10173521A (ja) 1996-12-13 1998-06-26 Sanyo Electric Co Ltd Ｐｌｌ回路
US5999561A (en) * 1997-05-20 1999-12-07 Sanconix, Inc. Direct sequence spread spectrum method, computer-based product, apparatus and system tolerant to frequency reference offset
US5912595A (en) * 1997-12-16 1999-06-15 Ma; John Y. Digitally temperature compensated voltage-controlled oscillator tunable to different frequency channels
JP3551351B2 (ja) 1997-12-24 2004-08-04 日本ビクター株式会社 クロック再生用ｐｌｌ装置
US6104682A (en) * 1998-07-23 2000-08-15 Matsushita Electric Industrial Co., Ltd. Disk apparatus having a data reproducing system using a digital PLL
JP2000100083A (ja) * 1998-07-23 2000-04-07 Matsushita Electric Ind Co Ltd ディスク装置
KR100713153B1 (ko) * 1998-10-22 2007-05-02 코닌클리케 필립스 일렉트로닉스 엔.브이. 주파수 신시사이저
US6993107B2 (en) * 2001-01-16 2006-01-31 International Business Machines Corporation Analog unidirectional serial link architecture
US6396358B1 (en) * 2001-01-31 2002-05-28 International Business Machines Corporation Dual-control ring voltage controlled oscillator
US7016654B1 (en) * 2001-04-30 2006-03-21 Engim, Inc. Programmable power-efficient front end for wired and wireless communication
JP2003298424A (ja) * 2002-04-05 2003-10-17 Matsushita Electric Ind Co Ltd 信号処理装置およびｄ／ａ変換器
DE10242364A1 (de) * 2002-09-12 2004-03-25 Infineon Technologies Ag Phasenregelkreis
JP2004274673A (ja) 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd Ｐｌｌ周波数シンセサイザ
US6803827B1 (en) * 2003-04-09 2004-10-12 Analog Devices, Inc. Frequency acquisition system
US7429895B2 (en) * 2006-02-28 2008-09-30 Texas Instruments Incorporated Systems and methods for drift compensation in a control circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106997219A (zh) * 2016-01-26 2017-08-01 三星电子株式会社 包括双环路电路的低压差（ldo）稳压器
US10678280B2 (en) 2016-01-26 2020-06-09 Samsung Electronics Co., Ltd. Low dropout voltage (LDO) regulator including a dual loop circuit and an application processor and a user device including the same
CN106571817A (zh) * 2016-11-10 2017-04-19 电子科技大学 一种宽带捷变低相位噪声频率综合发生器
CN106571817B (zh) * 2016-11-10 2019-11-05 电子科技大学 一种宽带捷变低相位噪声频率综合发生器
CN107888196A (zh) * 2017-12-08 2018-04-06 深圳市科陆电子科技股份有限公司 数模转换电路
CN107888196B (zh) * 2017-12-08 2022-02-01 深圳市科陆电子科技股份有限公司 数模转换电路
CN114726368A (zh) * 2022-06-08 2022-07-08 成都世源频控技术股份有限公司 一种低相位噪声环路及应用该环路的环路预置方法

Also Published As

Publication number Publication date
BRPI0707275A2 (pt) 2011-04-26
KR20080090544A (ko) 2008-10-08
US20100264962A1 (en) 2010-10-21
CN101421928B (zh) 2012-05-23
EP1976126A1 (en) 2008-10-01
US20090039973A1 (en) 2009-02-12
US7821344B2 (en) 2010-10-26
US7893774B2 (en) 2011-02-22
EP1976126B1 (en) 2010-04-21
DE602007005977D1 (de) 2010-06-02
WO2007086502A1 (ja) 2007-08-02
EP1976126A4 (en) 2009-05-06
KR101025184B1 (ko) 2011-03-31
BRPI0707275B1 (pt) 2019-04-24
AU2007208690A1 (en) 2007-08-02

Similar Documents

Publication Publication Date Title
CN101421928B (zh) Vco驱动电路以及频率合成器
CN101536314B (zh) 用于直接数字插值合成的方法和设备
US4688237A (en) Device for generating a fractional frequency of a reference frequency
CN101667774A (zh) 一种闭环控制电荷泵电路
JPH03157018A (ja) 周波数シンセサイザ
TW201223165A (en) Phase-locked loop
JP2008072257A (ja) 位相同期発振器及びその制御方法
CN101842987A (zh) Pll电路和使用该pll电路的角速度传感器
CN111130341A (zh) 一种基于mems电容的数字闭环控制电荷泵
US5146188A (en) Constant current circuit and an oscillating circuit controlled by the same
EP0563400A1 (en) Frequency converter, multistage frequency converter, and frequency synthesizer using them
US5365202A (en) PLL frequency synthesizer using plural phase comparisons
US11469658B2 (en) Power supply apparatus with dynamic scaling feature of switching frequency
WO2004047298A2 (en) Dual slope dual range oscillator
JP4252602B2 (ja) Ｖｃｏ駆動回路及び周波数シンセサイザ
KR100222673B1 (ko) 위상고정루프회로
JPH1176941A (ja) 適応型自動同調装置
CN214101326U (zh) 基于峰值检测的时钟电路和芯片
CN221177690U (zh) 一种可外部调频的时钟电路
WO2022249346A1 (ja) センサインターフェース回路及びセンサモジュール
JPWO2010021027A1 (ja) レベル測定システム
JP3380462B2 (ja) 電圧制御発振器
JPH0754905B2 (ja) Ｐｌｌシンセサイザ回路
JP2000175447A (ja) 半導体集積回路装置
JP4252601B2 (ja) Ｖｃｏ駆動回路及び周波数シンセサイザ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant