JPS63121316A - デイジタル位相同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ディジタル位相同期回路に関し、特に、より
安価で汎用性のある狭ループ帯域のディジタル位相同期
回路に関する。

［従来の技術］ 第２図は、従来のディジタル位相同期回路の構成を示す
ブロック図である。同図において、１１は位相比較器、
１２は８ビツトのアナログ／ディジタル変換器（以下、
Ａ／Ｄ変換器という。）、１３は８ビツトのＣＰＵ、１
４ａ〜Ｃは抵抗１５ａ〜Ｃにより多段接続された８ビッ
トのディジタル／アナログ変換器（以下、Ｄ／Ａ変換器
という。）、１７はバッファアンプ、そして１８は電圧
制御発振器である。

上記構成において、位相比較器１１から出力される差周
波数は、Ａ／Ｄ変換器１２を介して、ＣＰＵ１３に入力
される。そして、このＣＰＵ　１３による演算結果を、
多段接続されたＤ　／’Ａ変換器１４ａ〜Ｃを経て抵抗
合成し、合成出力を電圧制御発振器１８に接続すること
によって、ディジタル位相同期回路を構成していた。

かかる↑１！４成からなる、従来のディジタル位相同期
回路は、ロジック回路の構成が簡単かつ安価であるとい
う長所があるが、ビット精度は、多段接続されたＤ／Ａ
変換器の段数に比例して良くなり、また、これと同時に
、フィルタ係数の量子化、演算結果の丸め誤差などの諸
問題も軽減できるという特徴があった。

［解決すべき問題点］ 上述した従来のディジタル位相同期回路は、ビット精度
の向上などのために、Ｄ／Ａ変換器を多段接続していた
が、各Ｄ／Ａ変換器間の接続点付近で、完全積分形とし
ての狭帯域ディジタル位相同期回路の周波数追従性を保
つことが困難であるという問題点があった。

また、多段に接続されたＤ／Ａ変換器の直進性の維持、
および抵抗合成する際の抵抗値の選択が難しいという問
題点もあった。

一方、以上のような問題点を解消するために、Ｄ／Ａ変
換器を一段で使用し、なおかつ、ビット精度を向上させ
た完全積分形としての狭帯域ディジタル位相同期回路を
構成するためには、２０ビットを越えるビット精度を持
つことが必要であり、実現することは困難であるという
問題点があった。

本発明は、上記問題点にかんがみてなされたもので、従
来のディジタル位相同期回路の欠点である周波数追従性
を、より簡単な回路構成で実現するディジタル位相同期
回路の提供を目的とする。

［問題点の解決手段］ 上記目的を達成するため、本発明のディジタル位相同期
回路は、位相比較器と、ループフィルタと、電圧制御発
振器を有するディジタル位相同期回路において、上記ル
ープフィルタは、アナログ／ディジタル変換器と、ＣＰ
Ｕと、ディジタル／アナログ変換器とからなる一次形の
ディジタルループフィルタにより構成され、かつ、この
一次形のディジタルループフィルタは、位相同期してい
る間の位相誤差を検出して、位相誤差がなくなる領域ま
で中心周波数をシフトさせるトラッキングプログラムを
備えた構成としである。

かかる構成からなる本発明のディジタル位相同期回路の
原理を、以下に説明する。

まず、位相比較器の出力をある一定の離散時間でサンプ
リングし、Ａ／Ｄ変換する。このとき、Ａ／Ｄ変換器の
ビット精度としては、出カシツタをどの程度許容できる
かによって決定されなければならないが、演算を８ビツ
ト系ＣＰＵで実時間処理するためには、８ビツトＡ／Ｄ
変換器を使用することが望ましい。この程度の精度にお
いても位相同期としては、１°程度の同期をとることが
できる。

次に、サンプリング時間Ｔ、積分係数α、および負帰還
係数Ωを、ループ帯域帯に応じて決定しなければならな
い。これらは、二次形のディジタルフィルタとして、Ａ
／Ｄ変換された位相情報を完全積分形で処理するために
必要な要素である。

ところで、ループ帯域幅と積分係数には、比例関係があ
り、あるループバンド以下では完全積分形として成り立
たなくなる。

また、これはＤ／Ａ変換器のビット精度が不足している
ときにも同じことがいえる。従って、−段のＤ／Ａ変換
器で、狭ループ帯域幅のディジタル位相同期回路を構成
するための手段として、−次形ループすなわち、積分係
数αをＯとおき、負帰還係数Ωによってのみ定まるディ
ジタルループフィルタで構成する。

この系では、積分器を持たないため、位相同期のとれる
中心周波数から、ロックインレンジの間のみのディジタ
ル位相同期回路となる。このため、位相同期している間
の位相誤差を検出し、位相誤差がなくなる領域まで中心
周波数をシフトさせる１ヘラツキングプログラムを追加
する。このような構成とすることにより、二次形ループ
フィルタと等価の動作をすることができる。

［実施例］ 以下、図面にもとづいて本発明の詳細な説明する。なお
、従来例と共通または対応する部分については同一の符
号で表す。

第１図は、本発明による狭帯域のディジタル位相同期回
路のブロック図である。同図において、１は位相比較器
、２は８ビツトのＡ／Ｄ変換器、３は８ビットのＣＰＵ
である。本実施例では、ＣＰＵ３として、８０８５系の
ＣＰＵを使用している。４．５はそれぞれ第１のラッチ
および第２のラッチ、６は１６ビツトの分解能のＤ／Ａ
変換器、７はバッファアンプ、８は電圧制御発振器であ
る。

上記構成において、位相比較器１の出力は、Ａ／Ｄ変換
器２に接続されている。すなわち、入力周波数（±４０
Ｈｚ　）と基準周波数との差分周波数が加えられている
。ＣＰＵ３は、この差分周波数を離散時間にてサンプリ
ングする一方、３０Ｈｚのループ帯域幅が得られるよう
に負部ｊフ１系数Ｑを決定し、−次形ループフィルタを
構成する。

この−次形ループフィルタでは、中心周波数が変動して
いった場合には、変動量が位相誤差となって表れる。こ
のなめ、トラッキングプログラムにより位相誤差を中心
に戻し、上記変動を吸収している。

次に、８ピツＩ〜の演算結果をラッチ４．５を介して１
６ビツトのＤ　／　Ａ変換器６に与え、電圧制御発振器
８を制御する。このＤ／Ａ変換器６は、ＭＳＢ＝４０Ｈ
ｚ、ＬＳＢ＝１．２Ｈｚの制御能力を持つものの、ルー
プ帯域幅３０Ｈｚに対し、二次形ループフィルタ構成で
は、不十分な分解能であるはずである。しかし、位相誤
差を中心に戻すトラッキングプログラムと組み合わせる
ことにより、−次形ループフィルタの構成でありながら
、±４０Ｈｚの範囲で良好な周波数追従性を得ることが
できる。

［発明の効果］ 以上説明したように本発明は、安価で、出カシツタが少
なく、かつロックレンジの広い狭帯域のディジタル位相
同期回路を得ることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るディジタル位相同期回
路のプロ・ジクロ、第２図は従来のディジタル位相同期
回路のブロック図である。 に位相比ｉ咬器 ２：８ピツ１〜Ａ／Ｄ変換器 ３：マイクロプロセッサ ４．５：ラッチ回路 ６：１６ビツ１−Ｄ／Ａ変換器 ７：バッファアンプ ８：電圧制御発振器

Claims (1)

【特許請求の範囲】
1. 位相比較器と、ループフィルタと、電圧制御発振器を有
   するディジタル位相同期回路において、上記ループフィ
   ルタは、アナログ／ディジタル変換器と、ＣＰＵと、デ
   ィジタル／アナログ変換器とからなる一次形のディジタ
   ルループフィルタにより構成され、かつ、この一次形の
   ディジタルループフィルタは、位相同期している間の位
   相誤差を検出して、位相誤差がなくなる領域まで中心周
   波数をシフトさせることを特徴とするディジタル位相同
   期回路。