JPH10322198A - フェーズロックドループ回路 - Google Patents
フェーズロックドループ回路Info
- Publication number
- JPH10322198A JPH10322198A JP9124070A JP12407097A JPH10322198A JP H10322198 A JPH10322198 A JP H10322198A JP 9124070 A JP9124070 A JP 9124070A JP 12407097 A JP12407097 A JP 12407097A JP H10322198 A JPH10322198 A JP H10322198A
- Authority
- JP
- Japan
- Prior art keywords
- output
- temperature
- controlled oscillator
- phase
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 ＰＬＬ回路において温度変化による回路特性
の変動を抑制する際に回路のコスト上昇及び調整工数の
増加を抑える。 【解決手段】 周囲温度を電圧値に変換する温度センサ
９、温度センサの出力をデジタル信号に変換するＡ／Ｄ
変換器１０、Ａ／Ｄ変換器の出力をアドレスとしそのア
ドレスに対応して補償データを記憶するメモリ１１、メ
モリの出力を電圧値に変換するＤ／Ａ変換器１２、Ｄ／
Ａ変換器の出力の急峻な変化を平滑するローパスフィル
タ１３を温度補償出力発生手段５として設け、演算増幅
器１４は、入力信号と、電圧制御発振器３の出力を分周
する分周回路４の出力との位相差を比較する位相比較器
１の出力と、温度補償出力発生手段の出力とを入力して
演算し電圧制御発振器の制御入力として与える。
の変動を抑制する際に回路のコスト上昇及び調整工数の
増加を抑える。 【解決手段】 周囲温度を電圧値に変換する温度センサ
９、温度センサの出力をデジタル信号に変換するＡ／Ｄ
変換器１０、Ａ／Ｄ変換器の出力をアドレスとしそのア
ドレスに対応して補償データを記憶するメモリ１１、メ
モリの出力を電圧値に変換するＤ／Ａ変換器１２、Ｄ／
Ａ変換器の出力の急峻な変化を平滑するローパスフィル
タ１３を温度補償出力発生手段５として設け、演算増幅
器１４は、入力信号と、電圧制御発振器３の出力を分周
する分周回路４の出力との位相差を比較する位相比較器
１の出力と、温度補償出力発生手段の出力とを入力して
演算し電圧制御発振器の制御入力として与える。
Description
【０００１】
【発明の属する技術分野】本発明は、基準入力信号に周
波数同期した出力信号を得るフェーズロックドループ回
路（以下、ＰＬＬ回路）に関する。
波数同期した出力信号を得るフェーズロックドループ回
路（以下、ＰＬＬ回路）に関する。
【０００２】
【従来の技術】図１０は、この種のＰＬＬ回路の一例を
示すブロック図である。同図において、位相比較器１に
入力される入力端子２１からの入力信号ａは、位相比較
器１において、電圧制御発振器３の出力が分周回路４に
より分周された分周出力と位相比較され、その比較結果
は２つの入力の位相差に対応した電圧値として出力され
る。この位相比較器１の出力は、ＰＬＬ回路上で所望の
ループ特性を得るためにフィルタ２を通して予め決めら
れた周波数制限と利得制限を受ける。そしてフィルタ２
の出力は電圧制御発振器３の制御入力となる。
示すブロック図である。同図において、位相比較器１に
入力される入力端子２１からの入力信号ａは、位相比較
器１において、電圧制御発振器３の出力が分周回路４に
より分周された分周出力と位相比較され、その比較結果
は２つの入力の位相差に対応した電圧値として出力され
る。この位相比較器１の出力は、ＰＬＬ回路上で所望の
ループ特性を得るためにフィルタ２を通して予め決めら
れた周波数制限と利得制限を受ける。そしてフィルタ２
の出力は電圧制御発振器３の制御入力となる。
【０００３】電圧制御発振器３はその制御入力の電圧値
により出力周波数が変化する。電圧制御発振器３の出力
は、分周回路４により入力端子２１からの入力信号ａと
等しい周波数まで分周されて位相比較器１の一方の入力
となる。電圧制御発振器３の出力周波数の変動は、位相
比較器１の位相比較結果の変動として現れるため、以上
のＰＬＬ回路は一種のサーボ機構を構成する。そして定
常状態では位相比較器１の２つの入力の位相差は一定で
あり、かつその周波数は一致している。このため、こう
したＰＬＬ回路では、入力端子２１からの入力信号ａの
周波数は分周回路４の分周比倍に逓倍する機能を有して
いる。
により出力周波数が変化する。電圧制御発振器３の出力
は、分周回路４により入力端子２１からの入力信号ａと
等しい周波数まで分周されて位相比較器１の一方の入力
となる。電圧制御発振器３の出力周波数の変動は、位相
比較器１の位相比較結果の変動として現れるため、以上
のＰＬＬ回路は一種のサーボ機構を構成する。そして定
常状態では位相比較器１の２つの入力の位相差は一定で
あり、かつその周波数は一致している。このため、こう
したＰＬＬ回路では、入力端子２１からの入力信号ａの
周波数は分周回路４の分周比倍に逓倍する機能を有して
いる。
【０００４】
【発明が解決しようとする課題】従来のこの種のＰＬＬ
回路では、自走周波数安定度、定常位相誤差、ループ利
得、ジッタ伝達特性、周波数引き込み範囲等の主要特性
は各部の素子の温度変化等により大きく特性が変動する
という問題点があった。即ち例えば、高精度かつ高安定
な基準周波数の信号ａが入力端子２１から入力されてい
る状態にあれば、ＰＬＬ回路の基本機能として入力端子
２１からの入力信号ａに正確に周波数同期した出力を出
力端子２２から発生するが、このとき出力端子２２の出
力信号ｂと入力端子２１からの入力信号ａの位相差は周
囲温度の変化に伴い変動する。
回路では、自走周波数安定度、定常位相誤差、ループ利
得、ジッタ伝達特性、周波数引き込み範囲等の主要特性
は各部の素子の温度変化等により大きく特性が変動する
という問題点があった。即ち例えば、高精度かつ高安定
な基準周波数の信号ａが入力端子２１から入力されてい
る状態にあれば、ＰＬＬ回路の基本機能として入力端子
２１からの入力信号ａに正確に周波数同期した出力を出
力端子２２から発生するが、このとき出力端子２２の出
力信号ｂと入力端子２１からの入力信号ａの位相差は周
囲温度の変化に伴い変動する。
【０００５】このことは一般に定常位相誤差の温度特性
と言われ、この現象は位相比較器１の温度的なオフセッ
ト変動、電圧制御発振器３の周波数可変特性の温度変
動、分周回路４の入出力遅延の温度特性等の複数の要因
が絡み合った複雑な相互作用に起因する。特にデジタル
信号処理系においてはデータラッチタイミングが得られ
なくなるケースが生じないよう、この位相差変動をどこ
まで抑圧できるかがこの分野のＰＬＬ回路の留意すべき
性能指標の１つとなっている。
と言われ、この現象は位相比較器１の温度的なオフセッ
ト変動、電圧制御発振器３の周波数可変特性の温度変
動、分周回路４の入出力遅延の温度特性等の複数の要因
が絡み合った複雑な相互作用に起因する。特にデジタル
信号処理系においてはデータラッチタイミングが得られ
なくなるケースが生じないよう、この位相差変動をどこ
まで抑圧できるかがこの分野のＰＬＬ回路の留意すべき
性能指標の１つとなっている。
【０００６】また、ＰＬＬ回路は入力端子２１からの入
力信号ａが断となったとき位相比較器１では一般に入力
位相差「０」に相当する出力を発生し、そのため出力端
子２２からの出力信号ｂの周波数が一定の値に制御され
ることになる。この状態をＰＬＬ回路の自走状態と言
い、またこの時の出力端子２２からの出力信号ｂの周波
数を自走周波数と呼ぶ。自走周波数はその性能として周
波数安定度が高いことが望まれるが、現実には前記入力
位相差「０」に相当する位相比較器１の出力が温度変動
すること、及び電圧制御発振器３に温度特性があること
等の要因で、周囲温度の変化に伴いその値が変動してし
まう。これらの変動を抑制するために、従来は高安定か
つ高精度の素子を選択して回路を構成し、かつ多大な調
整工数を費やすことにより対処していた。このため、よ
り優れた特性を得ようとするほどコストと必要な労力と
が増大するという問題点を有していた。したがって本発
明は、ＰＬＬ回路において、温度変化による回路特性の
変動を抑制する際に回路のコスト上昇及び調整工数の増
加を抑えることを目的とする。
力信号ａが断となったとき位相比較器１では一般に入力
位相差「０」に相当する出力を発生し、そのため出力端
子２２からの出力信号ｂの周波数が一定の値に制御され
ることになる。この状態をＰＬＬ回路の自走状態と言
い、またこの時の出力端子２２からの出力信号ｂの周波
数を自走周波数と呼ぶ。自走周波数はその性能として周
波数安定度が高いことが望まれるが、現実には前記入力
位相差「０」に相当する位相比較器１の出力が温度変動
すること、及び電圧制御発振器３に温度特性があること
等の要因で、周囲温度の変化に伴いその値が変動してし
まう。これらの変動を抑制するために、従来は高安定か
つ高精度の素子を選択して回路を構成し、かつ多大な調
整工数を費やすことにより対処していた。このため、よ
り優れた特性を得ようとするほどコストと必要な労力と
が増大するという問題点を有していた。したがって本発
明は、ＰＬＬ回路において、温度変化による回路特性の
変動を抑制する際に回路のコスト上昇及び調整工数の増
加を抑えることを目的とする。
【０００７】
【課題を解決するための手段】このような課題を解決す
るために本発明は、位相比較器により入力信号と、電圧
制御発振器の出力またはその出力を分周回路に入力して
得られる分周出力とを比較し、位相比較器の出力をフィ
ルタを通して電圧制御発振器の制御入力とするＰＬＬ回
路において、温度補償出力発生手段と、その出力を位相
比較器の出力またはフィルタの出力と演算する第１の演
算手段とを設けたものである。したがって、ＰＬＬ回路
内部で周囲温度を検出し、その検出値に対応した補償値
を内部生成し、その温度補償値を位相比較結果に作用さ
せることで、周囲温度変化に対し安定した回路の特性を
得ることができる。さらに、入出力位相差もしくは電圧
制御発振器の制御入力の動作点の変化に対し安定した特
性が得られる。また、温度検出手段と、その出力を位相
比較器の出力またはフィルタの出力と演算する第２の演
算手段とを設けたものである。
るために本発明は、位相比較器により入力信号と、電圧
制御発振器の出力またはその出力を分周回路に入力して
得られる分周出力とを比較し、位相比較器の出力をフィ
ルタを通して電圧制御発振器の制御入力とするＰＬＬ回
路において、温度補償出力発生手段と、その出力を位相
比較器の出力またはフィルタの出力と演算する第１の演
算手段とを設けたものである。したがって、ＰＬＬ回路
内部で周囲温度を検出し、その検出値に対応した補償値
を内部生成し、その温度補償値を位相比較結果に作用さ
せることで、周囲温度変化に対し安定した回路の特性を
得ることができる。さらに、入出力位相差もしくは電圧
制御発振器の制御入力の動作点の変化に対し安定した特
性が得られる。また、温度検出手段と、その出力を位相
比較器の出力またはフィルタの出力と演算する第２の演
算手段とを設けたものである。
【０００８】
【発明の実施の形態】以下、本発明について図面を参照
して説明する。図１は本発明に係るＰＬＬ回路の第１の
実施の形態を示すブロック図である。同図において、こ
のＰＬＬ回路は、位相比較器１と、フィルタ２と、電圧
制御発振器３と、分周回路４と、温度補償出力発生手段
５と、演算手段６（第１の演算手段）とにより構成され
る。
して説明する。図１は本発明に係るＰＬＬ回路の第１の
実施の形態を示すブロック図である。同図において、こ
のＰＬＬ回路は、位相比較器１と、フィルタ２と、電圧
制御発振器３と、分周回路４と、温度補償出力発生手段
５と、演算手段６（第１の演算手段）とにより構成され
る。
【０００９】位相比較器１では、入力端子２１からの入
力信号ａと、電圧制御発振器３から出力され分周回路４
により分周された信号との間の位相差を入力すると、２
つの入力信号の位相差に対応した出力に変換してフィル
タ２へ出力する。位相比較器１の出力は、ＰＬＬ回路上
で所望のループ特性を得るためにフィルタ２により予め
定められた周波数制限と利得制限を受ける。
力信号ａと、電圧制御発振器３から出力され分周回路４
により分周された信号との間の位相差を入力すると、２
つの入力信号の位相差に対応した出力に変換してフィル
タ２へ出力する。位相比較器１の出力は、ＰＬＬ回路上
で所望のループ特性を得るためにフィルタ２により予め
定められた周波数制限と利得制限を受ける。
【００１０】このフィルタ２の出力は演算手段６におい
て、別に具備する温度補償出力発生手段５の出力を用い
て演算処理され、温度補償された電圧値に変換される。
演算手段６の出力は、電圧制御発振器３の制御入力とな
り、電圧制御発振器３ではその制御入力の電圧値により
出力周波数が変化する。電圧制御発振器３の出力は、分
周回路４によって入力端子２１を介する入力信号ａと等
しい周波数まで分周され位相比較器１の一方に入力され
る。ここで、電圧制御発振器３の出力周波数の変動は、
位相比較器１の位相比較結果の変動として表れるため、
以上のＰＬＬ回路は一種のサーボ系を構成しており、定
常状態では位相比較器１の２つの入力の位相差は一定
で、かつその周波数は一致している。
て、別に具備する温度補償出力発生手段５の出力を用い
て演算処理され、温度補償された電圧値に変換される。
演算手段６の出力は、電圧制御発振器３の制御入力とな
り、電圧制御発振器３ではその制御入力の電圧値により
出力周波数が変化する。電圧制御発振器３の出力は、分
周回路４によって入力端子２１を介する入力信号ａと等
しい周波数まで分周され位相比較器１の一方に入力され
る。ここで、電圧制御発振器３の出力周波数の変動は、
位相比較器１の位相比較結果の変動として表れるため、
以上のＰＬＬ回路は一種のサーボ系を構成しており、定
常状態では位相比較器１の２つの入力の位相差は一定
で、かつその周波数は一致している。
【００１１】次に、図２はＰＬＬ回路の第２の実施の形
態を示すブロック図である。この第２の実施の形態に示
す構成は、図１の第１の実施の形態に示す温度補償出力
発生手段５及び演算手段６の代わりに、温度検出手段７
及び演算手段８（第２の演算手段）を設けたものであ
る。位相比較器１では、図１の第１の実施の形態と同
様、入力端子２１からの入力信号ａと、電圧制御発振器
３から出力され分周回路４により分周された信号との間
の位相差を入力すると、２つの入力信号の位相差に対応
した出力に変換してフィルタ２へ出力する。位相比較器
１の出力は、ＰＬＬ回路上で所望のループ特性を得るた
めにフィルタ２により予め定められた周波数制限と利得
制限を受ける。
態を示すブロック図である。この第２の実施の形態に示
す構成は、図１の第１の実施の形態に示す温度補償出力
発生手段５及び演算手段６の代わりに、温度検出手段７
及び演算手段８（第２の演算手段）を設けたものであ
る。位相比較器１では、図１の第１の実施の形態と同
様、入力端子２１からの入力信号ａと、電圧制御発振器
３から出力され分周回路４により分周された信号との間
の位相差を入力すると、２つの入力信号の位相差に対応
した出力に変換してフィルタ２へ出力する。位相比較器
１の出力は、ＰＬＬ回路上で所望のループ特性を得るた
めにフィルタ２により予め定められた周波数制限と利得
制限を受ける。
【００１２】このフィルタ２の出力は演算手段８におい
て、別に具備する温度検出手段７の出力を用いて演算処
理され、温度補償された電圧値に変換される。演算手段
８の出力は、電圧制御発振器３の制御入力となり、電圧
制御発振器３ではその制御入力の電圧値により出力周波
数が変化する。そして電圧制御発振器３の出力は、分周
回路４によって入力端子２１を介する入力信号ａと等し
い周波数まで分周され位相比較器１の一方に入力され
る。ここで、電圧制御発振器３の出力周波数の変動は、
図１に示す回路と同様、位相比較器１の位相比較結果の
変動として表れるため、以上のＰＬＬ回路は一種のサー
ボ系を構成しており、定常状態では位相比較器１の２つ
の入力の位相差は一定で、かつその周波数は一致してい
る。
て、別に具備する温度検出手段７の出力を用いて演算処
理され、温度補償された電圧値に変換される。演算手段
８の出力は、電圧制御発振器３の制御入力となり、電圧
制御発振器３ではその制御入力の電圧値により出力周波
数が変化する。そして電圧制御発振器３の出力は、分周
回路４によって入力端子２１を介する入力信号ａと等し
い周波数まで分周され位相比較器１の一方に入力され
る。ここで、電圧制御発振器３の出力周波数の変動は、
図１に示す回路と同様、位相比較器１の位相比較結果の
変動として表れるため、以上のＰＬＬ回路は一種のサー
ボ系を構成しており、定常状態では位相比較器１の２つ
の入力の位相差は一定で、かつその周波数は一致してい
る。
【００１３】次に図３は本ＰＬＬ回路の第３の実施の形
態を示すブロック図であり、図１に示す温度補償出力発
生手段５及び演算手段６の具体的な構成を示すものであ
る。図３において、温度補償出力発生手段５は、温度セ
ンサ９と、温度センサ９の出力をデジタル値に変換する
Ａ／Ｄ変換器１０と、Ａ／Ｄ変換器１０の出力をアドレ
スとするメモリ１１と、メモリ１１の値をアナログ信号
に変換するＤ／Ａ変換器１２と、ローパスフィルタ１３
とにより構成される。また、演算手段６は、抵抗Ｒ１〜
Ｒ３と、演算増幅器１４とから構成される。
態を示すブロック図であり、図１に示す温度補償出力発
生手段５及び演算手段６の具体的な構成を示すものであ
る。図３において、温度補償出力発生手段５は、温度セ
ンサ９と、温度センサ９の出力をデジタル値に変換する
Ａ／Ｄ変換器１０と、Ａ／Ｄ変換器１０の出力をアドレ
スとするメモリ１１と、メモリ１１の値をアナログ信号
に変換するＤ／Ａ変換器１２と、ローパスフィルタ１３
とにより構成される。また、演算手段６は、抵抗Ｒ１〜
Ｒ３と、演算増幅器１４とから構成される。
【００１４】図３において、温度センサ９は周囲温度に
対応した電圧値を出力する。この温度センサ９の出力は
Ａ／Ｄ変換器１０によりデジタル信号に変換される。Ａ
／Ｄ変換器１０の出力をアドレスとするメモリ１１に
は、このアドレスに対応した温度補償デジタルデータが
予め記憶されている。そして、メモリ１１から出力され
る温度補償デジタルデータはＤ／Ａ変換器１２で電圧値
に変換される。Ｄ／Ａ変換器１２の変換出力は時間的に
急峻な電圧変化を伴うためローパスフィルタ１３を通し
て平滑化される。
対応した電圧値を出力する。この温度センサ９の出力は
Ａ／Ｄ変換器１０によりデジタル信号に変換される。Ａ
／Ｄ変換器１０の出力をアドレスとするメモリ１１に
は、このアドレスに対応した温度補償デジタルデータが
予め記憶されている。そして、メモリ１１から出力され
る温度補償デジタルデータはＤ／Ａ変換器１２で電圧値
に変換される。Ｄ／Ａ変換器１２の変換出力は時間的に
急峻な電圧変化を伴うためローパスフィルタ１３を通し
て平滑化される。
【００１５】ここで、抵抗Ｒ１，Ｒ２，Ｒ３と演算増幅
器１４は、ＰＬＬ回路のループ利得を最適化するために
利得調整可能な増幅器の機能を有している。また、前記
演算手段６として位相差の情報を代表するフィルタ２の
出力と、温度補償出力発生手段５の出力に相当するロー
パスフィルタ１３の出力を電圧的に加算する機能を有す
る。そして、この加算によりＰＬＬ回路の各種特性の温
度変動をキャンセルしている。この演算増幅器１４の出
力は、電圧制御発振器３の制御入力となる。
器１４は、ＰＬＬ回路のループ利得を最適化するために
利得調整可能な増幅器の機能を有している。また、前記
演算手段６として位相差の情報を代表するフィルタ２の
出力と、温度補償出力発生手段５の出力に相当するロー
パスフィルタ１３の出力を電圧的に加算する機能を有す
る。そして、この加算によりＰＬＬ回路の各種特性の温
度変動をキャンセルしている。この演算増幅器１４の出
力は、電圧制御発振器３の制御入力となる。
【００１６】次に、上記メモリ１１に予め記憶しておく
補償データ（温度補償デジタルデータ）について説明す
る。高精度の基準周波数の信号を位相比較器１の入力と
して与えた時、この入力信号と出力端子２２の出力信号
ｂとの位相差を代表するフィルタ２の出力に、Ｄ／Ａ変
換器１２より適当な電圧を発生させローパスフィルタ１
３を通して加えてやることにより、端子２１からの入力
信号ａと端子２２から出力される出力信号ｂとの位相差
を「０」近傍に設定することが可能である。このような
Ｄ／Ａ変換器１２の電圧を得るために必要なメモリ１１
のデータが定常位相誤差抑圧の補償データとなる。この
補償データの値は周囲温度の値により異なる値を設定す
る必要があるため、予め測定、もしくは近似等により各
温度ポイント毎に補償データを決定しておく。この補償
データが本実施の形態におけるメモリ１１に記憶させる
補償データの一例となる。こうした補償データを用いた
本ＰＬＬ回路の定常位相誤差温度特性と従来のＰＬＬ回
路の定常位相誤差温度特性の各々の一例を図４に示す。
図４に示すように、従来回路では定常位相誤差は周囲温
度に対して変動しているのに対し、本回路では殆ど変動
していないことが判る。
補償データ（温度補償デジタルデータ）について説明す
る。高精度の基準周波数の信号を位相比較器１の入力と
して与えた時、この入力信号と出力端子２２の出力信号
ｂとの位相差を代表するフィルタ２の出力に、Ｄ／Ａ変
換器１２より適当な電圧を発生させローパスフィルタ１
３を通して加えてやることにより、端子２１からの入力
信号ａと端子２２から出力される出力信号ｂとの位相差
を「０」近傍に設定することが可能である。このような
Ｄ／Ａ変換器１２の電圧を得るために必要なメモリ１１
のデータが定常位相誤差抑圧の補償データとなる。この
補償データの値は周囲温度の値により異なる値を設定す
る必要があるため、予め測定、もしくは近似等により各
温度ポイント毎に補償データを決定しておく。この補償
データが本実施の形態におけるメモリ１１に記憶させる
補償データの一例となる。こうした補償データを用いた
本ＰＬＬ回路の定常位相誤差温度特性と従来のＰＬＬ回
路の定常位相誤差温度特性の各々の一例を図４に示す。
図４に示すように、従来回路では定常位相誤差は周囲温
度に対して変動しているのに対し、本回路では殆ど変動
していないことが判る。
【００１７】次に、自走周波数安定度の補償データにつ
いて述べる。ＰＬＬ回路では、入力端子２１からの入力
信号ａが断となったとき、位相比較器１は、上述したよ
うに一般に入力位相差「０」に対応する出力を発生す
る。この位相差「０」に対応する出力は現実には出力誤
差があり、また電圧制御発振器３の出力周波数にもオフ
セットがあるため、この時の出力端子２２の出力信号ｂ
の周波数、即ち自走周波数には自ずから公称周波数から
の誤差が存在する。この誤差は、この状態におけるフィ
ルタ２の出力に対して、Ｄ／Ａ変換器１２より適当な電
圧値を発生させローパスフィルタ１３を通して加えるこ
とにより、キャンセルすることができる。
いて述べる。ＰＬＬ回路では、入力端子２１からの入力
信号ａが断となったとき、位相比較器１は、上述したよ
うに一般に入力位相差「０」に対応する出力を発生す
る。この位相差「０」に対応する出力は現実には出力誤
差があり、また電圧制御発振器３の出力周波数にもオフ
セットがあるため、この時の出力端子２２の出力信号ｂ
の周波数、即ち自走周波数には自ずから公称周波数から
の誤差が存在する。この誤差は、この状態におけるフィ
ルタ２の出力に対して、Ｄ／Ａ変換器１２より適当な電
圧値を発生させローパスフィルタ１３を通して加えるこ
とにより、キャンセルすることができる。
【００１８】このように出力端子２２の出力信号ｂの公
称周波数の誤差をキャンセルするようなＤ／Ａ変換器１
２の出力を得るための必要なメモリ１１のデータが自走
周波数の補償データとなる。この補償データの値は周囲
温度により異なる値を設定する必要があるため、予め測
定、あるいは近似等により各温度ポイント毎に補償デー
タを決定したものがこの実施の形態におけるメモリ１１
に記憶させる補償データの他の一例となる。こうした温
度補償を用いた本発明のＰＬＬ回路の自走周波数の温度
特性と従来のそれの各々の一例を図５に示す。なお、図
５において、ｆ０は公称周波数、Δｆは誤差周波数であ
る。図５に示すように、従来回路では自走周波数は周囲
温度に対して変動しているのに対し、本回路では殆ど変
動していないことが判る。
称周波数の誤差をキャンセルするようなＤ／Ａ変換器１
２の出力を得るための必要なメモリ１１のデータが自走
周波数の補償データとなる。この補償データの値は周囲
温度により異なる値を設定する必要があるため、予め測
定、あるいは近似等により各温度ポイント毎に補償デー
タを決定したものがこの実施の形態におけるメモリ１１
に記憶させる補償データの他の一例となる。こうした温
度補償を用いた本発明のＰＬＬ回路の自走周波数の温度
特性と従来のそれの各々の一例を図５に示す。なお、図
５において、ｆ０は公称周波数、Δｆは誤差周波数であ
る。図５に示すように、従来回路では自走周波数は周囲
温度に対して変動しているのに対し、本回路では殆ど変
動していないことが判る。
【００１９】次に図６は本ＰＬＬ回路の第４の実施の形
態を示すブロック図であり、図２に示す演算手段８を、
予め補償データが記憶されるメモリ１１と、メモリ１１
に記憶されている補償データを用いて、温度センサ９の
出力と位相比較器１の出力とを演算しその演算結果をデ
ジタルコードとして出力するマイクロプロセッサ（制御
部）１５と、マイクロプロセッサ１５の出力を電圧値に
変換するＤ／Ａ変換器１２と、Ｄ／Ａ変換器１２の出力
の急峻な変化を平滑化するローパスフィルタ１３とから
構成したものである。また、位相比較器１をカウンタ１
６とラッチ回路１７とにより構成したものである。
態を示すブロック図であり、図２に示す演算手段８を、
予め補償データが記憶されるメモリ１１と、メモリ１１
に記憶されている補償データを用いて、温度センサ９の
出力と位相比較器１の出力とを演算しその演算結果をデ
ジタルコードとして出力するマイクロプロセッサ（制御
部）１５と、マイクロプロセッサ１５の出力を電圧値に
変換するＤ／Ａ変換器１２と、Ｄ／Ａ変換器１２の出力
の急峻な変化を平滑化するローパスフィルタ１３とから
構成したものである。また、位相比較器１をカウンタ１
６とラッチ回路１７とにより構成したものである。
【００２０】ここで、カウンタ１６は、電圧制御発振器
３の出力の立ち上がり毎にカウントアップする。そして
カウンタ１６の出力値は入力端子２１からの入力信号ａ
の立ち上がりでラッチ回路１７によりラッチされ記憶さ
れる。このラッチ回路１７の出力のデータ値ｃは、入力
端子２１からの入力信号ａと出力端子２２の出力信号ｂ
との位相差を代表している。即ち、カウンタ１６と、ラ
ッチ回路１７の組み合わせで位相差をデジタル値ｃとし
て出力するデジタル位相比較器が構成される。また、温
度センサ９とＡ／Ｄ変換器１０の組み合わせで周囲温度
をデジタル値ｄとして出力するデジタル温度センサ（温
度検出手段）が構成される。
３の出力の立ち上がり毎にカウントアップする。そして
カウンタ１６の出力値は入力端子２１からの入力信号ａ
の立ち上がりでラッチ回路１７によりラッチされ記憶さ
れる。このラッチ回路１７の出力のデータ値ｃは、入力
端子２１からの入力信号ａと出力端子２２の出力信号ｂ
との位相差を代表している。即ち、カウンタ１６と、ラ
ッチ回路１７の組み合わせで位相差をデジタル値ｃとし
て出力するデジタル位相比較器が構成される。また、温
度センサ９とＡ／Ｄ変換器１０の組み合わせで周囲温度
をデジタル値ｄとして出力するデジタル温度センサ（温
度検出手段）が構成される。
【００２１】また、マイクロプロセッサ１５は、ラッチ
回路１７から位相差情報ｃを、Ａ／Ｄ変換器１０から温
度情報ｄをそれぞれ入力し、これらをメモリ１１に記憶
されている補償データを用いて演算処理しその演算処理
値ｇをＤ／Ａ変換器１２へ出力する。この演算処理値ｇ
は、Ｄ／Ａ変換器１２でアナログの電圧値に変換される
が、その電圧値はＤ／Ａ変換器１２の入力データ値の変
化に伴い急峻に変化するため、それをローパスフィルタ
１３で平滑化した後、電圧制御発振器３に制御入力とし
て与える。
回路１７から位相差情報ｃを、Ａ／Ｄ変換器１０から温
度情報ｄをそれぞれ入力し、これらをメモリ１１に記憶
されている補償データを用いて演算処理しその演算処理
値ｇをＤ／Ａ変換器１２へ出力する。この演算処理値ｇ
は、Ｄ／Ａ変換器１２でアナログの電圧値に変換される
が、その電圧値はＤ／Ａ変換器１２の入力データ値の変
化に伴い急峻に変化するため、それをローパスフィルタ
１３で平滑化した後、電圧制御発振器３に制御入力とし
て与える。
【００２２】このように本ＰＬＬ回路では、上述した図
３の抵抗Ｒ１，Ｒ２，Ｒ３及び演算増幅器１４により構
成されるアナログ加算処理の機能を、マイクロプロセッ
サ１５の内部でデジタル的に行うようにしたものであ
る。したがって、本実施の形態でも自走周波数と定常位
相誤差の温度補償が可能なことは明らかである。
３の抵抗Ｒ１，Ｒ２，Ｒ３及び演算増幅器１４により構
成されるアナログ加算処理の機能を、マイクロプロセッ
サ１５の内部でデジタル的に行うようにしたものであ
る。したがって、本実施の形態でも自走周波数と定常位
相誤差の温度補償が可能なことは明らかである。
【００２３】次に、本実施の形態におけるループ補償の
一例を図７及び図８を用いて説明する。ＰＬＬ回路のル
ープ利得の変動は、図８に示すように、電圧制御発振器
３の制御入力電圧とその出力周波数の間の非線形な特
性、及び周囲温度による変動が一因となっている。この
ループ利得の変動分についてマイクロプロセッサ１５の
処理により補償できることを説明する。
一例を図７及び図８を用いて説明する。ＰＬＬ回路のル
ープ利得の変動は、図８に示すように、電圧制御発振器
３の制御入力電圧とその出力周波数の間の非線形な特
性、及び周囲温度による変動が一因となっている。この
ループ利得の変動分についてマイクロプロセッサ１５の
処理により補償できることを説明する。
【００２４】ここで、図７の破線内がマイクロプロセッ
サ１５の内部処理をブロック的に示している。図７の入
力信号ｃは、上述したラッチ回路１７の出力信号であり
本ＰＬＬ回路におけるデジタル化された位相差情報であ
る。入力信号ｃのデータは、マイクロプロセッサ１５内
のデジタルフィルタ３１を介した後に、演算手段８に相
当するマイクロプロセッサ１５内のデジタル演算処理部
３２へ入力される。また、このデジタルフィルタ３１の
出力は、上述の温度情報であるデータ信号ｄとともにメ
モリ１１に入力される。ここでメモリ１１に記憶されて
いる補償データを仮にα（図中の符号ｆに相当）とする
と、マイクロプロセッサ１５はデジタル演算処理部３２
においてこのαとディジタルフィルタ３１の出力との乗
算処理を行い、その結果をデータ信号ｇとして外部のＤ
／Ａ変換器１２へ出力する。
サ１５の内部処理をブロック的に示している。図７の入
力信号ｃは、上述したラッチ回路１７の出力信号であり
本ＰＬＬ回路におけるデジタル化された位相差情報であ
る。入力信号ｃのデータは、マイクロプロセッサ１５内
のデジタルフィルタ３１を介した後に、演算手段８に相
当するマイクロプロセッサ１５内のデジタル演算処理部
３２へ入力される。また、このデジタルフィルタ３１の
出力は、上述の温度情報であるデータ信号ｄとともにメ
モリ１１に入力される。ここでメモリ１１に記憶されて
いる補償データを仮にα（図中の符号ｆに相当）とする
と、マイクロプロセッサ１５はデジタル演算処理部３２
においてこのαとディジタルフィルタ３１の出力との乗
算処理を行い、その結果をデータ信号ｇとして外部のＤ
／Ａ変換器１２へ出力する。
【００２５】ここで、メモリ１１には予め本ＰＬＬ回路
のループ利得を一定とするためにデジタル演算処理部３
２で必要とされる前記の乗算係数αが、データ信号ｃと
データ信号ｄの各々の組み合わせに対応して複数記憶さ
れている。このようにしてマイクロプロセッサ１５の処
理によりＰＬＬ回路のループ利得を安定化することがで
きる。
のループ利得を一定とするためにデジタル演算処理部３
２で必要とされる前記の乗算係数αが、データ信号ｃと
データ信号ｄの各々の組み合わせに対応して複数記憶さ
れている。このようにしてマイクロプロセッサ１５の処
理によりＰＬＬ回路のループ利得を安定化することがで
きる。
【００２６】以上、本発明の実施の形態をいくつか説明
したが、本発明は、このような実施の形態に限定される
ものではない。即ち、図６に示す実施の形態において、
図９に示すようなマイクロプロセッサ１５の内部構成例
でもループ利得の補償が可能である。即ち、図９におい
て、メモリ１１には温度データｄと位相データｃの演算
に必要な複数の係数のみを予め記憶し、デジタル演算処
理部３２において一括演算処理を行う。
したが、本発明は、このような実施の形態に限定される
ものではない。即ち、図６に示す実施の形態において、
図９に示すようなマイクロプロセッサ１５の内部構成例
でもループ利得の補償が可能である。即ち、図９におい
て、メモリ１１には温度データｄと位相データｃの演算
に必要な複数の係数のみを予め記憶し、デジタル演算処
理部３２において一括演算処理を行う。
【００２７】具体的には、予め測定値から補償の近似式
を決定し、この近似式から決定される複数の演算係数 ａn ，ｂn ，ｃn ，ｄn ，・・・（ｎ＝０，１，２，
３，・・・） をメモリ１１に記憶しておく。この演算係数を用いてフ
ィルタ３１の出力ｘと温度情報データｄ（＝ｙとする）
について下記の演算を行う。即ち、 Ａ0 ＝ａ0 ＋ｂ0 ｘ＋ｃ0 ｘ2 ＋ｄ0 ｘ3 ＋・・・ （１） Ａ1 ＝ａ1 ＋ｂ1 ｘ＋ｃ1 ｘ2 ＋ｄ1 ｘ3 ＋・・・ （２） ・ ・ ・ ・ ・ ・ Ａn ＝ａn ＋ｂn ｘ＋ｃn ｘ2 ＋ｄn ｘ3 ＋・・・ （３） ｚ ＝Ａ0 ＋Ａ1 ｙ＋Ａ2 ｙ2 ＋・・・＋Ａn ｙn （４）
を決定し、この近似式から決定される複数の演算係数 ａn ，ｂn ，ｃn ，ｄn ，・・・（ｎ＝０，１，２，
３，・・・） をメモリ１１に記憶しておく。この演算係数を用いてフ
ィルタ３１の出力ｘと温度情報データｄ（＝ｙとする）
について下記の演算を行う。即ち、 Ａ0 ＝ａ0 ＋ｂ0 ｘ＋ｃ0 ｘ2 ＋ｄ0 ｘ3 ＋・・・ （１） Ａ1 ＝ａ1 ＋ｂ1 ｘ＋ｃ1 ｘ2 ＋ｄ1 ｘ3 ＋・・・ （２） ・ ・ ・ ・ ・ ・ Ａn ＝ａn ＋ｂn ｘ＋ｃn ｘ2 ＋ｄn ｘ3 ＋・・・ （３） ｚ ＝Ａ0 ＋Ａ1 ｙ＋Ａ2 ｙ2 ＋・・・＋Ａn ｙn （４）
【００２８】そして式（４）に示す値ｚを演算結果のデ
ータｇとして出力する。この実施の形態では、上記演算
の近似式の次数を高くするほど補償の精度が高くなり、
図７に示した例と同等の効果を得ることができる。ま
た、この実施の形態では、図７の例においてメモリ１１
を直接補償データのルックアップテーブルとして用いた
場合に比べて、メモリ１１の補償データ数を少なくする
ことができ、したがってメモリ１１の容量を低減できる
という利点がある。
ータｇとして出力する。この実施の形態では、上記演算
の近似式の次数を高くするほど補償の精度が高くなり、
図７に示した例と同等の効果を得ることができる。ま
た、この実施の形態では、図７の例においてメモリ１１
を直接補償データのルックアップテーブルとして用いた
場合に比べて、メモリ１１の補償データ数を少なくする
ことができ、したがってメモリ１１の容量を低減できる
という利点がある。
【００２９】また、上記した各実施の形態では、説明の
便宜上、ＰＬＬ回路の１つ１つの特性の個別の安定化に
関してのみ述べているが、同時に複数の特性を安定化す
ることも可能なことは極めて容易に類推できるであろ
う。また、ＰＬＬ回路の引き込み周波数範囲、ジッタ伝
達特性等、その他の特性も同様の構成で補償できること
も容易に類推可能である。また、上記マイクロプロセッ
サ１５で行う各種処理を高速化するためにＤＳＰを使用
することももちろん可能である，また、この他にも、本
発明はその要旨を逸脱しない範囲で種々様々な変形が実
施可能なことは明らかである。
便宜上、ＰＬＬ回路の１つ１つの特性の個別の安定化に
関してのみ述べているが、同時に複数の特性を安定化す
ることも可能なことは極めて容易に類推できるであろ
う。また、ＰＬＬ回路の引き込み周波数範囲、ジッタ伝
達特性等、その他の特性も同様の構成で補償できること
も容易に類推可能である。また、上記マイクロプロセッ
サ１５で行う各種処理を高速化するためにＤＳＰを使用
することももちろん可能である，また、この他にも、本
発明はその要旨を逸脱しない範囲で種々様々な変形が実
施可能なことは明らかである。
【００３０】このように、本発明では、ＰＬＬ回路の定
常位相誤差の低減と、自走周波数、ループ利得、周波数
引き込み範囲、ジッタ伝達特性等の各種特性の安定化を
図ることができる優れた効果を有する。例えば自走周波
数の安定化のために本発明を使用すれば、ＰＬＬ回路自
走時においても正確なタイミングを出力できるため、通
信システム上でＰＬＬ回路の入力が断となった非常時で
も、データを従来より正確に伝送することが可能とな
り、ビット誤り率が低減され回線品質が向上するという
効果が期待できる。
常位相誤差の低減と、自走周波数、ループ利得、周波数
引き込み範囲、ジッタ伝達特性等の各種特性の安定化を
図ることができる優れた効果を有する。例えば自走周波
数の安定化のために本発明を使用すれば、ＰＬＬ回路自
走時においても正確なタイミングを出力できるため、通
信システム上でＰＬＬ回路の入力が断となった非常時で
も、データを従来より正確に伝送することが可能とな
り、ビット誤り率が低減され回線品質が向上するという
効果が期待できる。
【００３１】また、ＰＬＬ回路の各種特性の安定化は、
ＰＬＬ回路を構成する複数の内部素子の各々の温度特性
の相互作用で引き起こされるため、一般にそれらの特性
の温度補償は容易でないが、前記実施の形態に示すデジ
タル補償方式を採用すれば、メモリ１１に予め補償デー
タを記憶させておくだけで、広い温度範囲で高精度の補
償が極めて容易に得られることに加え、ＰＬＬ回路の調
整工数が激減するという優れた特徴を有している。ま
た、上記実施の形態のＰＬＬ回路では、位相比較器１、
電圧制御発振器３、分周回路４、温度補償出力発生手段
５、演算回路６，８、及び温度検出手段７をワンチップ
ＬＳ１に取り込むことが可能であるため、これらをＬＳ
Ｉ化することにより部品点数が削減できるうえ、従来回
路で同等な特性を得るため使用していた高安定かつ高精
度の各種高額部品を不要にできるため、調整工数の低減
と合わせて大幅なコストダウンが可能になる優れた効果
を有する。
ＰＬＬ回路を構成する複数の内部素子の各々の温度特性
の相互作用で引き起こされるため、一般にそれらの特性
の温度補償は容易でないが、前記実施の形態に示すデジ
タル補償方式を採用すれば、メモリ１１に予め補償デー
タを記憶させておくだけで、広い温度範囲で高精度の補
償が極めて容易に得られることに加え、ＰＬＬ回路の調
整工数が激減するという優れた特徴を有している。ま
た、上記実施の形態のＰＬＬ回路では、位相比較器１、
電圧制御発振器３、分周回路４、温度補償出力発生手段
５、演算回路６，８、及び温度検出手段７をワンチップ
ＬＳ１に取り込むことが可能であるため、これらをＬＳ
Ｉ化することにより部品点数が削減できるうえ、従来回
路で同等な特性を得るため使用していた高安定かつ高精
度の各種高額部品を不要にできるため、調整工数の低減
と合わせて大幅なコストダウンが可能になる優れた効果
を有する。
【００３２】
【発明の効果】以上説明したように本発明によれば、位
相比較器により入力信号と、電圧制御発振器の出力また
はその出力を分周回路に入力して得られる分周出力を比
較する位相比較器の出力をフィルタを通して電圧制御発
振器の制御入力とするようなＰＬＬ回路において、温度
補償データを出力する温度補償出力発生手段と、その出
力を位相比較器の出力またはフィルタの出力と演算する
第１の演算手段とを設け、第１の演算手段の出力を電圧
制御発振器の制御入力とするようにしたので、高安定か
つ高精度の各種高額部品を用いることなく、また特別な
調整を必要とせずに周囲温度変化に対して安定した回路
の特性を得ることができる。したがって温度変化による
回路特性の変動を抑制する際に回路のコスト上昇及び調
整工数の増加を抑えることができる。さらに、入出力位
相差もしくは電圧制御発振器の制御入力の動作点の変化
に対し安定した特性を得ることができる。また、温度検
出手段と、その出力を位相比較器の出力またはフィルタ
の出力と演算する第２の演算手段とを設け、第２の演算
手段の出力を電圧制御発振器の制御入力とするようにし
たので、同様に、温度変化による回路特性の変動を抑制
する際に回路のコスト上昇及び調整工数の増加を抑える
ことができる。また、位相比較器、電圧制御発振器、分
周回路、温度補償出力発生手段、第１及び第２の演算手
段、及び温度検出手段をワンチップＬＳ１に取り込むよ
うにしたので、回路の部品点数が削減でき、したがって
回路の大幅なコストダウンと調整工数の低減が可能にな
る。
相比較器により入力信号と、電圧制御発振器の出力また
はその出力を分周回路に入力して得られる分周出力を比
較する位相比較器の出力をフィルタを通して電圧制御発
振器の制御入力とするようなＰＬＬ回路において、温度
補償データを出力する温度補償出力発生手段と、その出
力を位相比較器の出力またはフィルタの出力と演算する
第１の演算手段とを設け、第１の演算手段の出力を電圧
制御発振器の制御入力とするようにしたので、高安定か
つ高精度の各種高額部品を用いることなく、また特別な
調整を必要とせずに周囲温度変化に対して安定した回路
の特性を得ることができる。したがって温度変化による
回路特性の変動を抑制する際に回路のコスト上昇及び調
整工数の増加を抑えることができる。さらに、入出力位
相差もしくは電圧制御発振器の制御入力の動作点の変化
に対し安定した特性を得ることができる。また、温度検
出手段と、その出力を位相比較器の出力またはフィルタ
の出力と演算する第２の演算手段とを設け、第２の演算
手段の出力を電圧制御発振器の制御入力とするようにし
たので、同様に、温度変化による回路特性の変動を抑制
する際に回路のコスト上昇及び調整工数の増加を抑える
ことができる。また、位相比較器、電圧制御発振器、分
周回路、温度補償出力発生手段、第１及び第２の演算手
段、及び温度検出手段をワンチップＬＳ１に取り込むよ
うにしたので、回路の部品点数が削減でき、したがって
回路の大幅なコストダウンと調整工数の低減が可能にな
る。
【図１】 本発明に係るＰＬＬ回路の第１の実施の形態
を示すブロック図である。
を示すブロック図である。
【図２】 上記ＰＬＬ回路の第２の実施の形態を示すブ
ロック図である。
ロック図である。
【図３】 ＰＬＬ回路の第３の実施の形態を示すブロッ
ク図である。
ク図である。
【図４】 図３に示すＰＬＬ回路と従来回路の定常位相
誤差の温度特性の一例を示す図である。
誤差の温度特性の一例を示す図である。
【図５】 図３に示すＰＬＬ回路と従来回路の自走周波
数の温度特性の一例を示す図である。
数の温度特性の一例を示す図である。
【図６】 ＰＬＬ回路の第４の実施の形態を示すブロッ
ク図である。
ク図である。
【図７】 図６に示すＰＬＬ回路をマイクロプロセッサ
により構成した場合の例を示すブロック図である。
により構成した場合の例を示すブロック図である。
【図８】 ＰＬＬ回路に用いられる電圧制御発振器の制
御入力電圧対出力周波数の特性の一例を示す図である。
御入力電圧対出力周波数の特性の一例を示す図である。
【図９】 図６に示すＰＬＬ回路をマイクロプロセッサ
により構成した場合の他の例を示すブロック図である。
により構成した場合の他の例を示すブロック図である。
【図１０】 従来のＰＬＬ回路の構成を示すブロック図
である。
である。
１…位相比較器、２…フィルタ、３…電圧制御発振器、
４…分周回路、５…温度補償出力発生手段、６，８…演
算手段、７…温度検出手段、９…温度センサ、１０…Ａ
／Ｄ変換器、１１…メモリ、１２…Ｄ／Ａ変換器、１３
…ローパスフィルタ、１４…演算増幅器、１５…マイク
ロプロセッサ、１６…カウンタ、１７…ラッチ回路、３
１…デジタルフィルタ、３２…デジタル演算処理部。
４…分周回路、５…温度補償出力発生手段、６，８…演
算手段、７…温度検出手段、９…温度センサ、１０…Ａ
／Ｄ変換器、１１…メモリ、１２…Ｄ／Ａ変換器、１３
…ローパスフィルタ、１４…演算増幅器、１５…マイク
ロプロセッサ、１６…カウンタ、１７…ラッチ回路、３
１…デジタルフィルタ、３２…デジタル演算処理部。
Claims (6)
- 【請求項１】 位相比較器と、電圧制御発振器と、分周
回路とからなり、入力信号の位相と、前記電圧制御発振
器の出力及び該電圧制御発振器の出力を分周する前記分
周回路の分周出力の何れか一方の位相とを比較する前記
位相比較器の出力をフィルタを介して該電圧制御発振器
へ制御入力として与えるフェーズロックドループ回路に
おいて、 温度補償データを出力する温度補償出力発生手段と、こ
の温度補償出力発生手段の出力を前記位相比較器の出力
及び前記フィルタの出力の何れか一方と演算する第１の
演算手段とを有し、前記第１の演算手段の演算出力を前
記電圧制御発振器の制御入力として与えることを特徴と
するフェーズロックドループ回路。 - 【請求項２】 請求項１において、 前記温度補償出力発生手段は、周囲温度を電圧値に変換
する温度センサと、温度センサの出力をデジタル信号に
変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器の出力をアドレ
スとしそのアドレスに対応して前記温度補償データを記
憶するメモリと、メモリの出力を電圧値に変換するＤ／
Ａ変換器と、Ｄ／Ａ変換器の出力の急峻な変化を平滑す
るローパスフィルタとからなることを特徴とするフェー
ズロックドループ回路。 - 【請求項３】 請求項１または請求項２において、 位相比較器と、分周回路と、電圧制御発振器と、温度補
償出力発生手段と、第１の演算手段とをワンチップＬＳ
Ｉ内に設けることを特徴とするフェーズロックドループ
回路。 - 【請求項４】 位相比較器と、電圧制御発振器と、分周
回路とからなり、入力信号の位相と、前記電圧制御発振
器の出力及び該電圧制御発振器の出力を分周する前記分
周回路の分周出力の何れか一方の位相とを比較する前記
位相比較器の出力をフィルタを介して該電圧制御発振器
へ制御入力として与えるフェーズロックドループ回路に
おいて、 周囲温度を検出して温度情報として出力する温度検出手
段と、温度検出手段の出力を入力して前記位相比較器の
出力及びフィルタの出力の何れか一方と演算する第２の
演算手段とを有し、前記第２の演算手段の演算出力を前
記電圧制御発振器の制御入力として与えることを特徴と
するフェーズロックドループ回路。 - 【請求項５】 請求項４において、 前記第２の演算手段は、予め補償データが記憶されるメ
モリと、前記温度検出手段の出力と位相比較器の出力と
をメモリに記憶されている補償データを用いて演算処理
しその演算結果をデジタルコードとして出力する制御部
と、制御部の出力を電圧値に変換するＤ／Ａ変換器と、
Ｄ／Ａ変換器の出力の急峻な変化を平滑化するローパス
フィルタとからなることを特徴とするフェーズロックド
ループ回路。 - 【請求項６】 請求項４または請求項５において、 位相比較器と、分周回路と、電圧制御発振器と、温度検
出手段と、第２の演算手段とをワンチップＬＳＩ内に設
けることを特徴とするフェーズロックドループ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9124070A JPH10322198A (ja) | 1997-05-14 | 1997-05-14 | フェーズロックドループ回路 |
| CA 2230162 CA2230162C (en) | 1997-05-14 | 1998-02-23 | Phase locked loop circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9124070A JPH10322198A (ja) | 1997-05-14 | 1997-05-14 | フェーズロックドループ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10322198A true JPH10322198A (ja) | 1998-12-04 |
Family
ID=14876205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9124070A Pending JPH10322198A (ja) | 1997-05-14 | 1997-05-14 | フェーズロックドループ回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH10322198A (ja) |
| CA (1) | CA2230162C (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003308133A (ja) * | 2002-02-18 | 2003-10-31 | Matsushita Electric Ind Co Ltd | 多相クロック伝送回路及び多相クロック伝送方法 |
| KR100861966B1 (ko) | 2007-02-02 | 2008-10-07 | 엘아이지넥스원 주식회사 | 위상고정루프의 이트륨발진기 안정화장치 |
| JP2011509047A (ja) * | 2008-01-04 | 2011-03-17 | クゥアルコム・インコーポレイテッド | 自己訂正する位相デジタル伝達関数を有する位相ロックループ |
| JP2011055035A (ja) * | 2009-08-31 | 2011-03-17 | Kyocera Kinseki Corp | 発振回路 |
| EP2711800A1 (en) * | 2012-09-24 | 2014-03-26 | ST-Ericsson SA | I/O cell calibration |
| JP2016152468A (ja) * | 2015-02-17 | 2016-08-22 | 古野電気株式会社 | 基準信号発生装置 |
| JP2016220157A (ja) * | 2015-05-26 | 2016-12-22 | セイコーエプソン株式会社 | 基準信号発生装置 |
-
1997
- 1997-05-14 JP JP9124070A patent/JPH10322198A/ja active Pending
-
1998
- 1998-02-23 CA CA 2230162 patent/CA2230162C/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003308133A (ja) * | 2002-02-18 | 2003-10-31 | Matsushita Electric Ind Co Ltd | 多相クロック伝送回路及び多相クロック伝送方法 |
| KR100861966B1 (ko) | 2007-02-02 | 2008-10-07 | 엘아이지넥스원 주식회사 | 위상고정루프의 이트륨발진기 안정화장치 |
| JP2011509047A (ja) * | 2008-01-04 | 2011-03-17 | クゥアルコム・インコーポレイテッド | 自己訂正する位相デジタル伝達関数を有する位相ロックループ |
| JP2011055035A (ja) * | 2009-08-31 | 2011-03-17 | Kyocera Kinseki Corp | 発振回路 |
| EP2711800A1 (en) * | 2012-09-24 | 2014-03-26 | ST-Ericsson SA | I/O cell calibration |
| WO2014044810A1 (en) * | 2012-09-24 | 2014-03-27 | St-Ericsson Sa | I/o cell calibration |
| JP2016152468A (ja) * | 2015-02-17 | 2016-08-22 | 古野電気株式会社 | 基準信号発生装置 |
| JP2016220157A (ja) * | 2015-05-26 | 2016-12-22 | セイコーエプソン株式会社 | 基準信号発生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2230162C (en) | 2000-11-28 |
| CA2230162A1 (en) | 1998-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380811B1 (en) | Signal generator, and method | |
| JP5566974B2 (ja) | 信号生成回路、発振装置、レーダー装置 | |
| US7937424B2 (en) | Frequency converter and methods of use thereof | |
| US8571161B2 (en) | Electronic device for generating a fractional frequency | |
| US5349310A (en) | Digitally controlled fractional frequency synthesizer | |
| JPS61245629A (ja) | Ｎ分数型周波数シンセサイザ | |
| US20090274255A1 (en) | Method and apparatus for stabilizing clock | |
| US8536911B1 (en) | PLL circuit, method of controlling PLL circuit, and digital circuit | |
| US20220170968A1 (en) | Circuit and method for determining the ratio between two frequencies | |
| JP6960955B2 (ja) | 位相同期ループを使用した高速整定ランプ生成 | |
| JPH10322198A (ja) | フェーズロックドループ回路 | |
| US6091281A (en) | High precision reference voltage generator | |
| US10505552B2 (en) | Locked loop circuit with reference signal provided by un-trimmed oscillator | |
| US6732286B1 (en) | High latency timing circuit | |
| JPH07143000A (ja) | 制御可能な発振器用の回路を使用する同期クロック生成方法 | |
| JP3895028B2 (ja) | 周波数シンセサイザ | |
| JPH05206732A (ja) | 周波数シンセサイザ | |
| JP2000315945A (ja) | デジタル位相ロックループ回路 | |
| JPH098551A (ja) | 高安定発振回路 | |
| JP2000278126A (ja) | Ｐｌｌ回路 | |
| JP2000241524A (ja) | デジタルプロセッシングｐｌｌ | |
| JP2963552B2 (ja) | 周波数シンセサイザ | |
| KR960002669B1 (ko) | 주파수 신서사이저 | |
| JP4681667B2 (ja) | Ｐｌｌ回路 | |
| US20010016024A1 (en) | Configuration and method for clock regeneration |