JP2016220157A - 基準信号発生装置 - Google Patents
基準信号発生装置 Download PDFInfo
- Publication number
- JP2016220157A JP2016220157A JP2015106171A JP2015106171A JP2016220157A JP 2016220157 A JP2016220157 A JP 2016220157A JP 2015106171 A JP2015106171 A JP 2015106171A JP 2015106171 A JP2015106171 A JP 2015106171A JP 2016220157 A JP2016220157 A JP 2016220157A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- reference signal
- temperature
- timing
- temperature correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【解決手段】本発明の基準信号発生装置1は、リファレンス信号を入力する受信部としてのGPS受信機10と、基準信号を発生する発振器30と、発振器30を含んでいてPLL処理を行うPLL回路と、発振器30の温度を検知する温度センサー50と、リファレンス信号に基準信号がロックしている状態において、発振器30の温度補正を制御する温度補正制御部25と、を備えている。
【選択図】図1
Description
特許文献1では、発振器に与える制御電圧信号への補正データを、温度と当該温度の時間変化状態、すなわち昇温過程か降温過程かで識別される温度遷移方向および温度の時間変化率に基づいて決定することで、ホールドオーバー状態になると、発振器の温度補正を行いより高精度なタイミング信号を発生させることができる基準信号発生装置が開示されている。
図1は、本発明の実施形態に係る基準信号発生装置の概略構成を示す図である。なお、以下の説明では、受信部としてGPS受信機10を用いてリファレンス信号を取得する例を示すが、外部装置からリファレンス信号を取得してもよい。
処理部20は、位相比較器21、ループフィルター22、ロック状態において位相調整用の制御電圧Vpllが記憶される記憶部24と接続されているPLL制御部23、加算器27、および温度補正用の制御電圧Vtempが記憶されている記憶部26と接続されている温度補正制御部25などを含み構成されている。
リファレンス信号と同期をとるためのPLL処理を行うPLL回路は、処理部20に含まれる位相比較器21およびループフィルター22と、発振器30と、分周器40と、により構成されている。
温度センサー50は、発振器30の周辺に配置され、発振器30の温度を検知している。
ループフィルター22は、ローパスフィルター等により構成され、高周波ノイズを除去した位相差信号を、処理部20を介してPLL制御部23へ出力する。
温度補正制御部25は、ロック状態およびホールドオーバー状態において、温度変化に伴い周波数が変化する発振器30の温度を常に温度センサー50で検知し、温度変化が生じた場合に、その温度変化に対応する温度補正用の制御電圧Vtempを記憶部26から抽出して加算器27へ出力する。
加算器27は、PLL制御部23から出力される位相調整用の制御電圧Vpllと、温度補正制御部25から出力された温度補正用の制御電圧Vtempと、を加算した制御電圧信号(制御電圧Vcont)を発振器30へ出力する。
分周器40は、発振器30が出力するクロック信号(周波数F)をF分周し、1Hzの分周クロック信号であるタイミング信号を位相比較器21へ出力する。
PLL制御部23では、自走を開始してからPLL処理を行うタイミングになると、記憶部24に記憶されているロック状態時の制御電圧Vpll値の中からホールドオーバー直前の制御電圧Vpll値を抽出し、一定値として加算器27へ出力する。
その後、加算器27では、一定値としての位相調整用の制御電圧Vpllと温度補正用の制御電圧Vtempとを加算した制御電圧信号(制御電圧Vcont)を発振器30に出力する。従って、ホールドオーバー中はPLL処理を行わず、温度変化に伴い変化する周波数の温度補正のみを行う。
先ず、PLL処理を行うタイミングと温度補正を行うタイミングとが同時である場合について、図2を参照して説明する。
図2は、温度変化に伴う基準信号発生装置の制御電圧の動作を説明する図であり、上段の図2(a)は時間と温度との関係を示し、下段の図2(b)は時間と制御電圧Vcontとの関係を示している。
温度がT1からT2へと変化すると、温度センサー50からの温度情報に伴い温度補正制御部25は記憶部26から温度補正用の制御電圧Vtempを抽出して加算器27へ出力する。また、PLL処理を行うためPLL制御部23から位相調整用の制御電圧Vpllを加算器27へ出力する。その後、加算器27において温度補正用の制御電圧Vtempと位相調整用の制御電圧Vpllとが加算され、制御電圧信号(制御電圧Vcont)として発振器30に入力される。そのため、発振器30からは温度補正と位相調整とを同時に調整した後に、基準信号となるクロック信号(周波数F)が出力される。
図3は、本発明の実施形態に係る基準信号発生装置の温度補正を説明する図であり、上段の図3(a)は時間と温度との関係を示し、下段の図3(b)は時間と温度補正用の制御電圧Vcontとの関係を示している。図4は、本発明の実施形態に係る基準信号発生装置のPLL処理を説明する図であり、上段の図4(a)は時間と温度との関係を示し、下段の図4(b)は時間と位相調整用の制御電圧Vcontとの関係を示している。
図5は、本発明の実施形態に係る基準信号発生装置の温度補正タイミングとPLL処理タイミングとの関係を説明する図であり、それぞれの直性上の丸印において温度補正又はPLL処理が行われる。
図5に示すように、温度補正を行うタイミングの間隔は、PLL処理を行うタイミングの間隔の1/5であり、つまり、PLL処理を1回行う間に温度補正を5回行うので、PLL処理を行う間に、急峻な温度変動が生じても、PLL処理を行うタイミングでは発振器30に入力する温度補正用の制御電圧Vtempと位相調整用の制御電圧Vpllが加算された制御電圧Vcontの値を小さくすることができる。
温度補正を行うタイミングの間隔を、PLL処理を行うタイミングの間隔の1/10より小さくすると、温度補正を行う処理回数が多くなり、つまり、発振器30への制御電圧Vcontの入力回数が多くなるため、発振器の短期安定度が劣化してしまう虞がある。また、温度補正を行うタイミングの間隔を、PLL処理を行うタイミングの間隔の1/5より大きくすると、発振器30の温度補正を行うタイミングが少なくなるため、温度補正する制御電圧Vtempの値が大きくなり、温度補正し安定するまでに時間を要し、補正精度が劣化してしまいタイミング信号の精度が劣化するという虞がある。従って、温度補正を行うタイミングの間隔を、PLL処理を行うタイミングの間隔の1/10以上1/5以下の範囲内とすることで、高精度のタイミング信号を発生させることができる。
温度補正を行うタイミングの間隔を1秒より小さくすると、温度補正を行う処理回数が多くなり、発振器30の短期安定度が劣化してしまう虞がある。また、PLL処理を行うタイミングの間隔を10秒より大きくすると、PLL処理を行う間隔が大きくなるため、PLL処理精度が劣化してしまいタイミング信号の精度が劣化するという虞がある。
図6は、発振器の温度と周波数変化量△f/fとの関係を示すグラフである。図7は、発振器の温度と制御電圧Vcontとの関係を示すグラフである。図8は、発振器の各温度における経過時間と制御電圧Vcontとの関係を示すグラフである。
Claims (7)
- リファレンス信号を入力する受信部と、
基準信号を発生する発振器と、
前記発振器を含んでいてPLL処理を行うPLL回路と、
前記発振器の温度を検知する温度センサーと、
前記リファレンス信号に前記基準信号がロックしている状態において、前記発振器の温度補正を制御する温度補正制御部と、
を備えていることを特徴とする基準信号発生装置。 - 前記温度補正を行うタイミングの間隔は、前記PLL処理を行うタイミングの間隔よりも小さいことを特徴とする請求項1に記載の基準信号発生装置。
- 前記温度補正を行うタイミングの間隔は、前記PLL処理を行うタイミングの間隔の1/10以上1/5以下の範囲内にあることを特徴とする請求項1又は請求項2に記載の基準信号発生装置。
- 前記温度補正を行うタイミングの間隔は1秒以上2秒以下の範囲内にあり、前記PLL処理を行うタイミングの間隔は2秒以上10秒以下の範囲内であることを特徴とする請求項1から請求項3までのいずれか一項に記載の基準信号発生装置。
- 前記受信部が、GPS受信機であることを特徴とする請求項1から請求項4までのいずれか一項に記載の基準信号発生装置。
- 前記発振器が、恒温槽付き水晶発振器であることを特徴とする請求項1から請求項5までのいずれか一項に記載の基準信号発生装置。
- 前記発振器が、原子発振器であることを特徴とする請求項1から請求項5までのいずれか一項に記載の基準信号発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015106171A JP2016220157A (ja) | 2015-05-26 | 2015-05-26 | 基準信号発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015106171A JP2016220157A (ja) | 2015-05-26 | 2015-05-26 | 基準信号発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016220157A true JP2016220157A (ja) | 2016-12-22 |
JP2016220157A5 JP2016220157A5 (ja) | 2018-05-31 |
Family
ID=57581812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015106171A Withdrawn JP2016220157A (ja) | 2015-05-26 | 2015-05-26 | 基準信号発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016220157A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08146166A (ja) * | 1994-11-24 | 1996-06-07 | Advantest Corp | 基準周波数発生装置 |
JPH10322198A (ja) * | 1997-05-14 | 1998-12-04 | Nec Corp | フェーズロックドループ回路 |
JPH11271476A (ja) * | 1998-01-22 | 1999-10-08 | Advantest Corp | 基準周波数発生装置 |
JP2006157302A (ja) * | 2004-11-26 | 2006-06-15 | Japan Radio Co Ltd | 発振方法および発振装置 |
JP2011155367A (ja) * | 2010-01-26 | 2011-08-11 | Furuno Electric Co Ltd | 基準周波数発生装置 |
-
2015
- 2015-05-26 JP JP2015106171A patent/JP2016220157A/ja not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08146166A (ja) * | 1994-11-24 | 1996-06-07 | Advantest Corp | 基準周波数発生装置 |
JPH10322198A (ja) * | 1997-05-14 | 1998-12-04 | Nec Corp | フェーズロックドループ回路 |
JPH11271476A (ja) * | 1998-01-22 | 1999-10-08 | Advantest Corp | 基準周波数発生装置 |
JP2006157302A (ja) * | 2004-11-26 | 2006-06-15 | Japan Radio Co Ltd | 発振方法および発振装置 |
JP2011155367A (ja) * | 2010-01-26 | 2011-08-11 | Furuno Electric Co Ltd | 基準周波数発生装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8736394B2 (en) | Reference frequency generating device | |
US10187074B2 (en) | Timing signal generation device, electronic device, and moving object | |
US8497717B2 (en) | Reference frequency generating device | |
CN107547161B (zh) | 一种时钟同步方法和装置 | |
US9762341B2 (en) | Time synchronization system | |
JP5688905B2 (ja) | 基準周波数発生装置 | |
KR101822222B1 (ko) | 내비게이션 신호 송신기, 및 내비게이션 신호 생성 방법 | |
JP2017118192A (ja) | タイミング信号生成装置、電子機器および移動体 | |
JP5072115B2 (ja) | 基準周波数発生器 | |
JP5556412B2 (ja) | タイミング同期装置、タイミング同期方法 | |
JP6276700B2 (ja) | 基準信号発生装置及び基準信号発生方法 | |
JP2016220157A (ja) | 基準信号発生装置 | |
WO2014045929A1 (ja) | 基準信号発生装置、gnssモジュール及び基準信号発生方法 | |
JP2014060682A (ja) | 発振器制御方法、基準信号発生装置、及び恒温槽付発振器 | |
JP4699250B2 (ja) | 無線装置 | |
US11088695B2 (en) | Phase-locked loop apparatus and method for clock synchronization | |
JP2018155665A (ja) | タイミング信号出力装置、電子機器および移動体 | |
JP2017153024A (ja) | 基準周波数発生装置 | |
JP2016063392A (ja) | 基準信号生成装置 | |
JP2012129879A (ja) | 同期信号生成装置および同期信号生成方法 | |
JP2014207534A (ja) | 基準信号発生装置及び基準信号発生方法 | |
JP6534200B2 (ja) | 基準信号発生装置 | |
JP2016119540A (ja) | 基準信号発生装置及び基準信号発生方法 | |
JP6681231B2 (ja) | 基準信号発生装置及び基準信号発生方法 | |
JP2022147906A (ja) | クロック信号生成装置、制御プログラム及び制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180413 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180413 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180905 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190122 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20190325 |