JPS60193082A - アナログ信号処理装置 - Google Patents
アナログ信号処理装置Info
- Publication number
- JPS60193082A JPS60193082A JP59048606A JP4860684A JPS60193082A JP S60193082 A JPS60193082 A JP S60193082A JP 59048606 A JP59048606 A JP 59048606A JP 4860684 A JP4860684 A JP 4860684A JP S60193082 A JPS60193082 A JP S60193082A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- analog
- digital signal
- analog signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06J—HYBRID COMPUTING ARRANGEMENTS
- G06J1/00—Hybrid computing arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/02—Reversible analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/165—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages in which two or more residues with respect to different reference levels in a stage are used as input signals for the next stage, i.e. multi-residue type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Mathematical Physics (AREA)
- Automation & Control Theory (AREA)
- Evolutionary Computation (AREA)
- Fuzzy Systems (AREA)
- Software Systems (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、アナログ信号を１度ディジタル信号に変換
して所定の処理を行ない、その後、再びアナログ信号に
変換するアナログ信号処理装置に関する。
して所定の処理を行ない、その後、再びアナログ信号に
変換するアナログ信号処理装置に関する。
最近、いわゆるディジタルテレビが開発、実用化されて
いる。これはビデオ信号、音声信号等のアナログ信号を
そのままアナログ処理するのではなく、１度ディジタル
化してから各種処理を行ない、処理後のディジタル信号
を再びアナログ変換してＲ，Ｇ、Ｂビデ第１δ号や音声
信号を得るものである。すなわち第１図に壓すように、
ビデオ信号、音声信号等のアナログ信号はＶＤ変換器１
に人力され、ここでディジタル信号に変換される。この
ディジタル信号はディジタル１Ｍ号処理系２に入力され
る。ディジタル信号処理系２はＹ信号処理、クロマ信号
分離、同期分離、音声信号識別等の処理を上記ディジタ
ル信号に対して施こす。上記各種処理が施こされたディ
ジタル信号は明へ変換器３に人力され、ここで再びアナ
ログ化されてビデオ信号や音声信号等のアナログ信号が
得られる。
いる。これはビデオ信号、音声信号等のアナログ信号を
そのままアナログ処理するのではなく、１度ディジタル
化してから各種処理を行ない、処理後のディジタル信号
を再びアナログ変換してＲ，Ｇ、Ｂビデ第１δ号や音声
信号を得るものである。すなわち第１図に壓すように、
ビデオ信号、音声信号等のアナログ信号はＶＤ変換器１
に人力され、ここでディジタル信号に変換される。この
ディジタル信号はディジタル１Ｍ号処理系２に入力され
る。ディジタル信号処理系２はＹ信号処理、クロマ信号
分離、同期分離、音声信号識別等の処理を上記ディジタ
ル信号に対して施こす。上記各種処理が施こされたディ
ジタル信号は明へ変換器３に人力され、ここで再びアナ
ログ化されてビデオ信号や音声信号等のアナログ信号が
得られる。
このようにアナログ信号の処理を行なう場合に、いった
んディジタル化してディジタル処理を行なうことによシ
、アナログ信号のまま処理するときと比べて、特性が安
定化する、部品点数が削減できる、調整工程の省力化が
図れる、ＩＣ化によシ信頼性が向上する、等の特長があ
る。
んディジタル化してディジタル処理を行なうことによシ
、アナログ信号のまま処理するときと比べて、特性が安
定化する、部品点数が削減できる、調整工程の省力化が
図れる、ＩＣ化によシ信頼性が向上する、等の特長があ
る。
ところで、第１図に示すようなアナログ信号処理装置を
構成するにめたシ、従来ではＡ／Ｄ変換器１、ディジタ
ル信号処理系２およびルヘ変換器３はそれぞれ独立して
個々の性能を高めるようにしているのが実情である。た
とえば、ＶＤ変換器１およびＤ／Ａ変換器３としてはそ
れぞれ高精度のものを用いるようにしておシ、ディジタ
ル信号処理系３はＡ／Ｄ変換器１から出力されるディジ
タル信号に誤差が含まれていないものとして処理を行な
う。
構成するにめたシ、従来ではＡ／Ｄ変換器１、ディジタ
ル信号処理系２およびルヘ変換器３はそれぞれ独立して
個々の性能を高めるようにしているのが実情である。た
とえば、ＶＤ変換器１およびＤ／Ａ変換器３としてはそ
れぞれ高精度のものを用いるようにしておシ、ディジタ
ル信号処理系３はＡ／Ｄ変換器１から出力されるディジ
タル信号に誤差が含まれていないものとして処理を行な
う。
従来のように高精度のＶＤ変換器１および明へ変換器３
を用いると、これらは極めて高価であるために装置全体
の価格が高価になってしまう。さらにＡＤＤ変換器１お
よびい変換器３では精度と変換速度とが両立しに〈＜、
精度を旨めた場合には速度が損なわれてしまう。
を用いると、これらは極めて高価であるために装置全体
の価格が高価になってしまう。さらにＡＤＤ変換器１お
よびい変換器３では精度と変換速度とが両立しに〈＜、
精度を旨めた場合には速度が損なわれてしまう。
また、個々の精度を高めたとしても、入力側のψ変換器
１で発生するの変換器１のオフセット、変換関数の非直
線性に基づく変換エラーや歪等を補正することができず
、これが誤差となって現われる。
１で発生するの変換器１のオフセット、変換関数の非直
線性に基づく変換エラーや歪等を補正することができず
、これが誤差となって現われる。
さらにまた、尚精度のめ変換器１およびＤ／Ａ変渓器３
ｔｌ−得る場合、現在の技術では当面バイポーラ技術が
優位であシ、ディジタル信号処理系２はＭＯ８技術が優
位であるため、装置全体を１チツノ化することが困禰で
ある。
ｔｌ−得る場合、現在の技術では当面バイポーラ技術が
優位であシ、ディジタル信号処理系２はＭＯ８技術が優
位であるため、装置全体を１チツノ化することが困禰で
ある。
この発明は上記のような事情を考慮してなされたもので
あ）、その目的は、安価に製造が可能であシ、入力側で
発生した変換誤差を補正することができ、高精度および
高速の１チツプ化が可能なアナログ信号処理装置を提供
することにある。
あ）、その目的は、安価に製造が可能であシ、入力側で
発生した変換誤差を補正することができ、高精度および
高速の１チツプ化が可能なアナログ信号処理装置を提供
することにある。
この発明によるアナログ信号処理装置は、アナログ信号
をディジタル信号に変換するＤ／Ａ変換器と、このディ
ジタル信号に対して所定の処理を施こすディジタル信号
処理系と、ここで処理されたディジタル信号を再びアナ
ログ信号に変換するＤ／Ａ変換器と全備えておシ、上記
め変換器における変換＋ＪＡ数をＡ／１）変換器のそれ
と等価にして、入力端で発生した笈換誤差を出力側で補
正するようにしている。このため、Ｄ／Ａ変換器および
Ａ／Ｄ変侯器のイ・３度全必要以上に嶋くしなくても良
いので、これらをディジタル信号処理系とともにＭＯ８
技術を用いてｌチップ化することができる。
をディジタル信号に変換するＤ／Ａ変換器と、このディ
ジタル信号に対して所定の処理を施こすディジタル信号
処理系と、ここで処理されたディジタル信号を再びアナ
ログ信号に変換するＤ／Ａ変換器と全備えておシ、上記
め変換器における変換＋ＪＡ数をＡ／１）変換器のそれ
と等価にして、入力端で発生した笈換誤差を出力側で補
正するようにしている。このため、Ｄ／Ａ変換器および
Ａ／Ｄ変侯器のイ・３度全必要以上に嶋くしなくても良
いので、これらをディジタル信号処理系とともにＭＯ８
技術を用いてｌチップ化することができる。
この発明の詳細な説明する前に、まず仁の発明の詳細な
説明する。この発明によるアナログ信号処理装置は、前
記第１図に示すような構成において、Ａ／Ｄ変換器１と
Ｄ／Ａ変換器３とで等価な関数の変換および逆変換を行
なうようにしたものである。すなわち、め変換器１では
Ｄｉ ＝ ｆ（ＡＩ）で表わされ第２図の特性図に示す
ようにオフセラ）Ｏ８ｉを有する変換関数で入力アナロ
グ信号をディノタル化し、ルへ変換器３では上記Ｄｉの
逆関数であるＡｊ ＝ ｆ”−（ＤＪ）で表わされ第３
図の特性図に示すように上記オフセットＯ８ｌと同じ唾
のオフセットＯ８ｊを有する変換関数でディジタル信号
処理系２から出力されるディジタル信号をアナログ化す
る。
説明する。この発明によるアナログ信号処理装置は、前
記第１図に示すような構成において、Ａ／Ｄ変換器１と
Ｄ／Ａ変換器３とで等価な関数の変換および逆変換を行
なうようにしたものである。すなわち、め変換器１では
Ｄｉ ＝ ｆ（ＡＩ）で表わされ第２図の特性図に示す
ようにオフセラ）Ｏ８ｉを有する変換関数で入力アナロ
グ信号をディノタル化し、ルへ変換器３では上記Ｄｉの
逆関数であるＡｊ ＝ ｆ”−（ＤＪ）で表わされ第３
図の特性図に示すように上記オフセットＯ８ｌと同じ唾
のオフセットＯ８ｊを有する変換関数でディジタル信号
処理系２から出力されるディジタル信号をアナログ化す
る。
このように〜小麦換器１と俵へ変換器３における変換関
数が等価であシ、もちろんオフセラ）Ｏ８ｉ、Ｏ８ｊも
同値であるため、め変換器１で生じた変換エラーや歪等
はＤ／Ａ変換器３によって逆変換される際に自ずからキ
ャンセルされる。
数が等価であシ、もちろんオフセラ）Ｏ８ｉ、Ｏ８ｊも
同値であるため、め変換器１で生じた変換エラーや歪等
はＤ／Ａ変換器３によって逆変換される際に自ずからキ
ャンセルされる。
このため、Ａ／Ｌ）変換器１およびＤ／Ａ変換器３とし
ては従来よシも精度の低いものを用いても誤差の発生を
従来と同程度もしくはそれ以下にすることができ、これ
によシ装置全体の価格を安価とすることができる。また
、Ｋ生変換器１およびＤ／Ａ変換器３の精度をあまシ高
くする必要がないので前述の理由によシ両変換器１．３
の変換速度をその分速くすることも容易となる。
ては従来よシも精度の低いものを用いても誤差の発生を
従来と同程度もしくはそれ以下にすることができ、これ
によシ装置全体の価格を安価とすることができる。また
、Ｋ生変換器１およびＤ／Ａ変換器３の精度をあまシ高
くする必要がないので前述の理由によシ両変換器１．３
の変換速度をその分速くすることも容易となる。
また、ＶＤ変換器１およびＤ／Ａ 変換器３の精度を高
くする必要がないので共にｌシＯ８技術によって実現す
ることが可能となり、これによシディジタル信号処理系
２を含めてＭＯ８技術によシ１チップ化することが容易
となる。
くする必要がないので共にｌシＯ８技術によって実現す
ることが可能となり、これによシディジタル信号処理系
２を含めてＭＯ８技術によシ１チップ化することが容易
となる。
第４図は上記原理を用いたこの発明の一実施例の構成を
示すブロック図である。この実施例によるアナログ信号
処理装置は、アナログ信号をディジタル信号に変換する
Ａ／Ｄ変換器１０、このＡ／Ｄ変換器１０によって変換
されたディジタル信号に対してたとえば前記したような
各種処理を施こすディジタル信号処理系２０、このディ
ジタル１に号処理系２０で処理されたディジタル信号を
アナログ信号に変換する色恋換器３０およびＶＤ変換器
１０の入力側とＤ／Ａ変換器３０の出力側に設けられた
増幅器４０．５０とから構成されている。そしてＡ／Ｄ
変換器１０とＤ／Ａ変換器３０は予め等価な変換関数を
持つように構成されている。
示すブロック図である。この実施例によるアナログ信号
処理装置は、アナログ信号をディジタル信号に変換する
Ａ／Ｄ変換器１０、このＡ／Ｄ変換器１０によって変換
されたディジタル信号に対してたとえば前記したような
各種処理を施こすディジタル信号処理系２０、このディ
ジタル１に号処理系２０で処理されたディジタル信号を
アナログ信号に変換する色恋換器３０およびＶＤ変換器
１０の入力側とＤ／Ａ変換器３０の出力側に設けられた
増幅器４０．５０とから構成されている。そしてＡ／Ｄ
変換器１０とＤ／Ａ変換器３０は予め等価な変換関数を
持つように構成されている。
上記の変換器１０は逐次比較型として良く知られたもの
であシ、ラッチ回路Ｊ Ｊ 、ｏ／Ａ変換部１２、アナ
ログ電圧比較部１３および制御部１４とから構成されて
いる。このＡ／Ｄ変換器１０では、ラッチ回路１１内に
設定されたディジタル信号がＤ／Ａ変換部１２でアナロ
グ信号に変換され、この変換アナログ信号がアナログ電
圧比較部１３で入力アナログ４ｇ号と比較される。
であシ、ラッチ回路Ｊ Ｊ 、ｏ／Ａ変換部１２、アナ
ログ電圧比較部１３および制御部１４とから構成されて
いる。このＡ／Ｄ変換器１０では、ラッチ回路１１内に
設定されたディジタル信号がＤ／Ａ変換部１２でアナロ
グ信号に変換され、この変換アナログ信号がアナログ電
圧比較部１３で入力アナログ４ｇ号と比較される。
このときの比奴結果に応じて制御部１４はラッチ回路１
１内のディジタル信号の設定を変える。
１内のディジタル信号の設定を変える。
このような動作が順次行なわれ、Ｄ／Ａ変換部１２の変
換アナログ信号が入力アナログ信号と一致したときのう
、子回路１１内の設定信号が入力アナログ信号に対応し
たディジタル信号としてディジタル信号処理系２０に出
力される。
換アナログ信号が入力アナログ信号と一致したときのう
、子回路１１内の設定信号が入力アナログ信号に対応し
たディジタル信号としてディジタル信号処理系２０に出
力される。
上記Ｄ／Ａ変換器３０はディジタル信号処理系２０から
出力されるディジタル信号をラッチするラッチ回路３１
と、このラッチ回路３１内のラッチ信号をアナログ信号
に変換するＤ／Ａ変換部３２とで構成されている。
出力されるディジタル信号をラッチするラッチ回路３１
と、このラッチ回路３１内のラッチ信号をアナログ信号
に変換するＤ／Ａ変換部３２とで構成されている。
ここで上記〜小麦換器１０とルへ変換器３０における変
換関゛゛数を等価にするため、ＡＤＤ変換器１０内のＤ
／Ａｉｍ部１２と色変換器３０内のルへ変換ｓ３２とは
同一回路構成のものが用いられている。たとえば両Ｄ／
Ａ ｆ換部１２゜３２としては第５図に示すように、Ｒ
，２Ｒのラダー抵抗ネットワークを有する周知のＤ／Ａ
変換回路が採用可能である。
換関゛゛数を等価にするため、ＡＤＤ変換器１０内のＤ
／Ａｉｍ部１２と色変換器３０内のルへ変換ｓ３２とは
同一回路構成のものが用いられている。たとえば両Ｄ／
Ａ ｆ換部１２゜３２としては第５図に示すように、Ｒ
，２Ｒのラダー抵抗ネットワークを有する周知のＤ／Ａ
変換回路が採用可能である。
このように上記両り／Ａ変換部１２．３２として同一回
路構成のものを採用することによって、〜小麦換器１０
とＤ／Ａ変換器３０の変換関数を等価にすることができ
る。しかも第４図の装置金１チッグにＩＣ化する際に両
り／Ａ変侠部１２゜３２の回路パターン全相似にするこ
とにより変換関数をよシ近ずけることができる。
路構成のものを採用することによって、〜小麦換器１０
とＤ／Ａ変換器３０の変換関数を等価にすることができ
る。しかも第４図の装置金１チッグにＩＣ化する際に両
り／Ａ変侠部１２゜３２の回路パターン全相似にするこ
とにより変換関数をよシ近ずけることができる。
第６図はこの発明の他の実施例の構成を示すブロック図
である。上記第４図の実施例装置ではい変換器とＤ／Ａ
変換器とを独立して設けているが、この代シにこの実施
例装置ではＡ／Ｄ変換機能およびＤ／Ａ変換機能を持つ
変換器６０を設けるようにしたものである。
である。上記第４図の実施例装置ではい変換器とＤ／Ａ
変換器とを独立して設けているが、この代シにこの実施
例装置ではＡ／Ｄ変換機能およびＤ／Ａ変換機能を持つ
変換器６０を設けるようにしたものである。
第７図は上記変換器６０の具体的な構成を示すブ０，７
り図である。この変換器６ｏを鞄変換器として動作させ
る場合には制御信号Ｃが′１”レベルに設定される。こ
れによシ、サンゾル・ホールド機能を有するアナログス
イッチ回路６１はｌ）／Ａ変挨部６２からのアナログ出
力１ｄ号をアナログ電圧比較部６３に供給するとともに
、ＡＮＤダート６４が開かれる。この状態でカウンタ・
レジスタ回路６５内のディジタル信号が初期値に設定さ
れると、このディジタル信号に応じたアナログ信号がＤ
／Ａ変換部６２から出力される。このアナログ信号はア
ナログスイッチ回路６１を介してアナログ電圧比較部６
３に入力される。このとき、このアナログ電圧比較部６
３にはアナログ入力信号が与えられておシ、ここでこの
アナログ入力信号と上記変換アナログ信号との大小比較
が行なわれる。そしてこの比較結果がＡＮＤＩ’−トロ
４ｔ−介してカウンタ・レジスタ回路６５に人力するこ
とによシ、この比較結果に応じてカウンタ・レジスタ回
路６５内のディジタル信号の設定が変更される。
り図である。この変換器６ｏを鞄変換器として動作させ
る場合には制御信号Ｃが′１”レベルに設定される。こ
れによシ、サンゾル・ホールド機能を有するアナログス
イッチ回路６１はｌ）／Ａ変挨部６２からのアナログ出
力１ｄ号をアナログ電圧比較部６３に供給するとともに
、ＡＮＤダート６４が開かれる。この状態でカウンタ・
レジスタ回路６５内のディジタル信号が初期値に設定さ
れると、このディジタル信号に応じたアナログ信号がＤ
／Ａ変換部６２から出力される。このアナログ信号はア
ナログスイッチ回路６１を介してアナログ電圧比較部６
３に入力される。このとき、このアナログ電圧比較部６
３にはアナログ入力信号が与えられておシ、ここでこの
アナログ入力信号と上記変換アナログ信号との大小比較
が行なわれる。そしてこの比較結果がＡＮＤＩ’−トロ
４ｔ−介してカウンタ・レジスタ回路６５に人力するこ
とによシ、この比較結果に応じてカウンタ・レジスタ回
路６５内のディジタル信号の設定が変更される。
以下このような逐次比較動作が繰り返し行なわれ、アナ
ログ電圧比較部６３で上記アナログ入力信号と変換アナ
ログ信号との一致が検出されたときのカウンタ・レジス
タ回路６５の内容がディジタル信号処理系２ｏに人力さ
れる。
ログ電圧比較部６３で上記アナログ入力信号と変換アナ
ログ信号との一致が検出されたときのカウンタ・レジス
タ回路６５の内容がディジタル信号処理系２ｏに人力さ
れる。
一方、この変換器６０をＤ／Ａ ｌ＆換器として動作さ
せる場合には制御イ８号Ｃが°ｔ ＯＢレベルに設定さ
れる。これによシ、アナログスイッチ回路６ Ｊ （ｒ
ｌ Ｄ／Ａ変換部６２からのアナログ出力信号を出力端
子６６に導びくとともに、ＡＮＤダート６４が閉じられ
る。この状態でカウンタ・レジスタ回路６５の内容がデ
ィジタル信号処理系２０からのディジタル信号によシ設
定されると、このディジタル信号に応じたアナログ信号
がＤ／Ａ変換部６２から出力され、このアナログ信号は
アナログスイッチ回路６Ｉｔ−介して出力端子６６に導
びかルる。
せる場合には制御イ８号Ｃが°ｔ ＯＢレベルに設定さ
れる。これによシ、アナログスイッチ回路６ Ｊ （ｒ
ｌ Ｄ／Ａ変換部６２からのアナログ出力信号を出力端
子６６に導びくとともに、ＡＮＤダート６４が閉じられ
る。この状態でカウンタ・レジスタ回路６５の内容がデ
ィジタル信号処理系２０からのディジタル信号によシ設
定されると、このディジタル信号に応じたアナログ信号
がＤ／Ａ変換部６２から出力され、このアナログ信号は
アナログスイッチ回路６Ｉｔ−介して出力端子６６に導
びかルる。
第８図は第７図中のアナログスイッチ回路６１の詳細な
回路図でおる。このスイッチ回路６１は２つのＣＭｏ５
トランスフアダート７）。
回路図でおる。このスイッチ回路６１は２つのＣＭｏ５
トランスフアダート７）。
７２、サンプル・ホールド用のコンデンサ７３゜７４お
よび信号Ｃを反転するインバータ７５とから構成されて
いる。
よび信号Ｃを反転するインバータ７５とから構成されて
いる。
この実施例装置によれば変換器６ｏにおいてＤ／Ａ変換
部６２がＡ／Ｄ変換とＤ／Ａ変換とで共有されているの
で、Ａ／Ｄ変換の際における変換関数とＤ／Ａ変換の際
の変換関数をほぼ一致させることができる。
部６２がＡ／Ｄ変換とＤ／Ａ変換とで共有されているの
で、Ａ／Ｄ変換の際における変換関数とＤ／Ａ変換の際
の変換関数をほぼ一致させることができる。
なお、この発明は上記実施例に限定されるものではなく
棟々の変形が可能であることはいうまでもない。たとえ
ば、上記第４図に示す実施例装置において〜生変換器ｉ
ｏは逐次比較型のものである場合について説明したが、
これはその他にＤ／Ａ変換部を用いた追従比較型のもの
を用するようにしてもよい。
棟々の変形が可能であることはいうまでもない。たとえ
ば、上記第４図に示す実施例装置において〜生変換器ｉ
ｏは逐次比較型のものである場合について説明したが、
これはその他にＤ／Ａ変換部を用いた追従比較型のもの
を用するようにしてもよい。
以上説明したようにこの発明によれば、アナログ信号を
ディジタル信号に変換する際の変換関数とディジタル信
号をアナログ信号に変換する際の変換関数とが等価とな
るようにしたので、安価に製造が可能であシ、入力側で
発生した変換誤差を補正することができ、高精度および
茜速の１チツプ化が可能なアナログ信号処理装置全提供
することができる。
ディジタル信号に変換する際の変換関数とディジタル信
号をアナログ信号に変換する際の変換関数とが等価とな
るようにしたので、安価に製造が可能であシ、入力側で
発生した変換誤差を補正することができ、高精度および
茜速の１チツプ化が可能なアナログ信号処理装置全提供
することができる。
第１図は一般的なアナログ信号処理装置のブロック図、
第２図および第３図はそれぞれこの発明の詳細な説明す
るだめの特性図、第４図はこの発明の一実施例の構成を
示すブロック図、第５図は第４図の一部分の具体的回路
図、第６図はこの発明の他の実施例の構成金示すブロッ
ク図、第７図は第６図の一部分の具体的なプロ、り図、
第８図は第７図の一部分の具体的回路図である。 １０・・・ＶＤ変換器、２０・・・ディジタル信号処理
系、３０・・・ルへ変換器、１２．３２・・・Ｄ／Ａ変
換部、６０・・・変換器、６２・・・色変換部。 出願人代理人 弁理士 鈴 江 武 彦第５図 第６図 第７図 篤８図
第２図および第３図はそれぞれこの発明の詳細な説明す
るだめの特性図、第４図はこの発明の一実施例の構成を
示すブロック図、第５図は第４図の一部分の具体的回路
図、第６図はこの発明の他の実施例の構成金示すブロッ
ク図、第７図は第６図の一部分の具体的なプロ、り図、
第８図は第７図の一部分の具体的回路図である。 １０・・・ＶＤ変換器、２０・・・ディジタル信号処理
系、３０・・・ルへ変換器、１２．３２・・・Ｄ／Ａ変
換部、６０・・・変換器、６２・・・色変換部。 出願人代理人 弁理士 鈴 江 武 彦第５図 第６図 第７図 篤８図
Claims (5)
- （１） アナログ信号をディジタル信号に変換する第１
の手段と、上記第１の手段で得られるディジタル信号に
対して所定の処理を施こす第２の手段と、上記第１の手
段と等価な変換関数を有し、上記第２の手段で処理され
たディジタル信号をアナログ信号に変換する第３の手段
と全具備し、第１の手段により生じた誤差を第３の手段
により補償するようにしたことを特徴とするアナログ信
号処理装置。 - （２） １４ｕ記第１の手段にはディジタル信号をアナ
ログ４６号に変換する第４の手段が設けられている特許
請求の範囲第１項に記載のアナログ４５号処理装置。 - （３） 前記第４の手段の回路構成が前記第３の手段の
それと同一にされていることによって、前記第１の手段
と第３の手段における変換関数が等価にされている特許
請求の範囲第２項に記載のアナログ信号処理装置。 - （４） 前記第４の手段の回路構成がｒ４ｆｆ記第３の
手段のそれと同一にされ、かつ集積化する際の回路パタ
ーンを相似させることによって、前記第１の手段と第３
の手段における変換関数が等価にされている特′ｆｆｆ
請求の範囲第２項に記載のアナログ１ｇ号処理装置。 - （５） 前記第４の手段と前記第３の手段の少なくとも
一部回路が共有されていることによって、前記第１の手
段と第３の手段における変換関数が等価にされている特
許請求の範囲第２項にム己載のアナログ信号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59048606A JPS60193082A (ja) | 1984-03-14 | 1984-03-14 | アナログ信号処理装置 |
| US06/711,382 US4692738A (en) | 1984-03-14 | 1985-03-13 | Analog signal processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59048606A JPS60193082A (ja) | 1984-03-14 | 1984-03-14 | アナログ信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60193082A true JPS60193082A (ja) | 1985-10-01 |
Family
ID=12808068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59048606A Pending JPS60193082A (ja) | 1984-03-14 | 1984-03-14 | アナログ信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4692738A (ja) |
| JP (1) | JPS60193082A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4794794A (en) * | 1986-10-30 | 1989-01-03 | Djorup Robert Sonny | Thermal anemometer |
| GB2199711B (en) * | 1987-01-08 | 1990-10-24 | Schlumberger Electronics | Converter calibration |
| DE3855927T2 (de) * | 1987-12-09 | 1997-11-06 | Texas Instruments Inc | Analogschnittstellensystem |
| US4903022A (en) * | 1987-12-09 | 1990-02-20 | Texas Instruments Incorporated | Increment/decrement sampling phase shifter |
| US4979188A (en) * | 1988-04-29 | 1990-12-18 | Motorola, Inc. | Spectrally efficient method for communicating an information signal |
| JPH0716163B2 (ja) * | 1988-12-02 | 1995-02-22 | 三菱電機株式会社 | 冗長２進ｄ／ａ変換器およびそれを用いた冗長２進信号処理装置 |
| US4959650A (en) * | 1989-07-03 | 1990-09-25 | Advanced Micro Devices, Inc. | Dual channel A/D and D/A converter with improved isolations |
| JPH05129959A (ja) * | 1990-07-03 | 1993-05-25 | Fujitsu Ltd | デジタル・アナログ変換器 |
| US5182558A (en) * | 1991-10-25 | 1993-01-26 | Halliburton Geophysical Services, Inc. | System for generating correction signals for use in forming low distortion analog signals |
| US5351048A (en) * | 1992-04-09 | 1994-09-27 | Yoshio Yamasaki | One bit high speed signal processing system utilizing controlled spectrum of quantization noise |
| US5489904A (en) * | 1993-09-28 | 1996-02-06 | The Regents Of The University Of California | Analog current mode analog/digital converter |
| FR2738426B1 (fr) * | 1995-08-29 | 1998-02-13 | Univ Neuchatel | Dispositif de traitement numerique d'un signal analogique devant etre restitue sous forme analogique |
| US6016114A (en) * | 1997-04-21 | 2000-01-18 | Lsi Logic Corporation | Apparatus and method of fabricating mixed signal interface in GSM wireless application |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50111961A (ja) * | 1974-02-12 | 1975-09-03 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3540037A (en) * | 1967-07-20 | 1970-11-10 | Ibm | Time shared bipolar analog-to-digital and digital - to - analog conversion apparatus |
| US3906488A (en) * | 1974-02-14 | 1975-09-16 | Univ California | Reversible analog/digital (digital/analog) converter |
| US3883864A (en) * | 1974-02-22 | 1975-05-13 | Gte Automatic Electric Lab Inc | Analog-to-digital and digital-to-analog converter apparatus |
| US4112427A (en) * | 1975-08-29 | 1978-09-05 | Siemens Aktiengesellschaft | Reversible analog-to-digital converter |
| JPS5332651A (en) * | 1976-09-07 | 1978-03-28 | Yokogawa Hokushin Electric Corp | Analog operation unit |
| US4348768A (en) * | 1977-09-06 | 1982-09-07 | International Telephone And Telegraph Corporation | PCM Codec using common D/A converter for encoding and decoding |
| US4425561A (en) * | 1978-06-01 | 1984-01-10 | The Bendix Corporation | Method and apparatus for conversion of signal information between analog and digital forms |
| US4219879A (en) * | 1978-09-07 | 1980-08-26 | Hewlett-Packard Company | Digital to analog conversion system |
| US4431987A (en) * | 1980-03-27 | 1984-02-14 | The Bendix Corporation | Analog-to-digital and digital-to-analog converters and methods of operation |
| US4373189A (en) * | 1980-08-28 | 1983-02-08 | Weant Charles M | Signal conversion device |
| US4532494A (en) * | 1981-01-09 | 1985-07-30 | Tokyo Shibaura Denki Kabushiki Kaisha | Adaptive delta codec which varies a delta signal in accordance with a characteristic of an input analog signal |
-
1984
- 1984-03-14 JP JP59048606A patent/JPS60193082A/ja active Pending
-
1985
- 1985-03-13 US US06/711,382 patent/US4692738A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50111961A (ja) * | 1974-02-12 | 1975-09-03 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4692738A (en) | 1987-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60193082A (ja) | アナログ信号処理装置 | |
| JPH04310072A (ja) | 映像信号クランプ回路 | |
| JPH10145231A (ja) | Ａ／ｄ変換装置及びｄ／ａ変換装置におけるデータ補正方法 | |
| CA1202420A (en) | Process and device for sampling a sine wave signal by a multiple frequency signal | |
| JPS63123228A (ja) | デジタルアナログ変換器 | |
| JP3230227B2 (ja) | Ａ／ｄコンバータ | |
| JPS6133040A (ja) | フレ−ム同期パタ−ン検出装置 | |
| JPS6367681A (ja) | 半導体装置 | |
| JPS5825713A (ja) | Ａ／ｄ変換方法 | |
| JPS6097727A (ja) | Ａ／ｄ変換器 | |
| JPS6166411A (ja) | Ａ／ｄ変換装置 | |
| JPH0241029A (ja) | アナログ・ディジタル変換回路 | |
| JPH01167677A (ja) | 電力検波器 | |
| JP3431760B2 (ja) | Ａｄ変換装置 | |
| JPS6319099A (ja) | Ｓ／ｄ変換方式 | |
| JPH0319429A (ja) | Ａ／ｄコンバータ | |
| JPH0786938A (ja) | Ａ／ｄコンバータ | |
| JPH0390930A (ja) | デジタル式コンパレータ | |
| JPH04254766A (ja) | エンベロープ検出回路 | |
| JPS60126922A (ja) | Ａ／ｄ変換装置 | |
| JPH0243813A (ja) | Ａ／ｄ変換器 | |
| JPH0685629A (ja) | 一致検出回路 | |
| JPH03215764A (ja) | 半導体集積回路 | |
| JPS5940327B2 (ja) | オフセツト補償方式 | |
| JPS6342240A (ja) | 位相比較回路 |