JPH01245618A - 発振器の周波数固定装置 - Google Patents

発振器の周波数固定装置

Info

Publication number
JPH01245618A
JPH01245618A JP1011781A JP1178189A JPH01245618A JP H01245618 A JPH01245618 A JP H01245618A JP 1011781 A JP1011781 A JP 1011781A JP 1178189 A JP1178189 A JP 1178189A JP H01245618 A JPH01245618 A JP H01245618A
Authority
JP
Japan
Prior art keywords
frequency
voltage
signal
circuit
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1011781A
Other languages
English (en)
Inventor
Gisele Auneau
ジゼル・オウノー
Alain Boulanger
アラン・ブーランジエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPH01245618A publication Critical patent/JPH01245618A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/02—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 九胛Δ１影 １、産業上の利用分野 本発明は発振器の周波数固定装置、より特定的には正確
な固定動作以前に周波数を−ｒ備調整するように構成さ
れた前記型の装置に係る。
２、従来技術の説明 異なる周波数の信号の発生器は、電圧により制御される
可変周波数発振器を使用することが多く、これらの発振
・器はより一般には■ＣＯ即ち電圧制御発振器として知
られている。この発振器に夫々所定の周波数に対応する
所定の値の電圧を加え、発振器の出力信号の周波数（場
合によってはその逓倍又は分割周波数）を石英発振器の
ような安定周波数の発振器により供給される標準周波数
と比較することにより、異なる周波数が得られる。この
比較はエラー信号を生成するために使用される位相検波
器により行われる。このエラー信号は、このエラー信号
を減少さぜるべく　’ｉＪ変周波数演算器の周波数を変
更するために使用される。
この型の周波数固定装置では、大部分の周波数偏移は構
成部品の特徴の変化、特に温度及び老化速度に従って現
れるものと理解される。この欠点を解消するためには、
正確に較正及び選別され、温度の影響をほとんと受けず
且つ所定の構成部品を温度変化から保護するために熱安
定チャンバを使用することが可能な構成部品を使用する
ことが必要になる。この方法をとると、装置は複雑且つ
高価になる。
従って、本発明の目的は特殊な構成部品又は熱安定チャ
ンバを使用せずに温度及び時間の経過に安定な周波数固
定装置を作成することである。
この目的を達成するために、本発明は周波数固定装置の
主要構成部品である周波数弁別器か自動１１交正できる
ようにする。
九訓しと災カー 本発明は周波数を電圧で制御する型の発振器の周波数固
定装置に係り、該装置は該発振器の出力信号の周波数Ｆ
＋）との間に所定の周波数関係を有する第１の周波数信
号Ｆｉが供給される周波数弁別器を備えており、該周波
数固定装置は更に、周波数Ｆｏを有する第２の信号を発
生する第１の発生器と、周波数Ｆ１を有する第３の信号
を発生ずる第２の発止器と、第２及び第３の信号、次い
で第１の信号を周波数弁別器に順次加えるための切替手
段と、まず最初に周波数偏移Ｆｏ−Ｆｌを表す第１の電
圧Ｖｏ、次に周波数偏移Ｆｉ−Ｆｏを表す第２の電圧Ｖ
を発生ずるＩ＼く周波数発生器の出力に接続された手段
と、第１の電圧Ｖｏを使用して、所定の周波数Ｆｐを得
るために該発振器に加えるべき制御電圧ｖｏを生成する
ための手段と、該手段の制御信号を生成するた序 めの順次回路とを備える。
本発明の他の特徴及び利点は添付図面に関する以下の具
体例の説明で明示される。
具体例 発振？：）１の周波数固定装置は、本発明によると周波
数弁別器２をイ＋’＋８えており、該周波数グー別器の
入力はＵノ替スイッチ３により発」辰器１の出力、又は
較正及び安定周波数Ｆｏ及びＦｌの信号の発生器４の出
力のいずれかに接続される。発振器１との接続は、発’
ｌｌ１Ｇ器の出力に配置された連結器５、及び分周器回
路６を介して行われる。発生器４との接続は第２のＩ′
Ｉ′Ｊ替スイッチ７を介して行われる。分周器回路の役
割は、周波数弁別器２の通過帯域内の周波数を有する信
号を得ることである。
周波数弁別器２の出力は、２つの出力端子に現れる２つ
の電圧偏差を生成するための回路８に接続されており、
該端子の一方は比較器９の第１の入力に直接接続されて
おり、他方の端子は予備調整回路１ｏを介して該比較器
９の第２の入力に接続されている。比較器９の出力は第
３の切替スイッチ２１及び予備調整電圧の置数回路１１
を介して発振器１の入力に接続されている。
第１、第２及び第３の切替スイッチ３．７及び２１、並
ひに回路８及び１］は夫々導線２９．２８．３１．３２
．３序 ３．３０及び３４を介して順次回路１２から制御信号を
受（゛）収る。シーケンスの開始は外部信号５ＥＸＴ又
は比較器９に加えられる信−弓を受ζ゛ノ取る閾値回路
１３により与えられる信号のいずれかにより命令される
。
発振器１は例えは可変周波数の電圧制御型、即ちｖＣＯ
である。電圧は置数回路１１により与えられる。
周波数Ｆｏ’及びＦｌの信号の発生器４は、経時的に安
定な周波数を有する２つの石英発振器、あるいは、例え
は周波数Ｆｏの単一の石英発振器とＦｏを参照周波数と
する制御ループで電圧制御される可変周波数Ｆ１の発振
器とにより形成され得る。
周波数弁別器２は既知のどのような型でもよいが、良好
な直線性を有するものてな（つればならない。該弁別器
は例えは論理型であり、即ち弁別器に加えられる信号か
論理型、即ち周波数Ｆｏ、Ｆｌ及びＦｌの方形又は矩形
信号形であるような型である。
周波数弁別器２は例えは、平均出力か該弁別器に加えら
れる信号の周波数と特に線形に変化する信号を発生ずる
。
電圧偏差を生成するための回路８は、２つのサンプリン
ク／ポールナ４フ２回路１４及び１５並ひに２つの比較
器１６及び１７を含んている。各ザンプリング／ホール
ディング回路１４又は１５は周波数弁別器外 ２の出力に接続されており、順次回路１２により供給さ
れる制御信号（回路１４にはＥ　ｃ　ｌ＋　１及び回路
１５にはＥｃｌ＋０）を受り取ると、夫ノ？加えられる
信号をサンブリンクする。サンプリンタ以外にこれらの
回路１４．１５はサンプル信号を記憶する。回路１５に
より記憶された信号ｖｏは２つの比較器１６及び１７に
加えられ、回路１４により記憶された信号ｖ１は比較器
ユ ］６の第ｔの入力のみに加えられる。更に、周波数弁別
器２の出力信号Ｖｉは比較器１７の第２の入力に直接加
えられる。比較器１６は偏差侶弓ｖｏ＝Ｖｏ−Ｖｌを発
生し、比較器１７は偏差信号ｖ　＝Ｖｉ−Ｖｏを発生す
る。
装置の動作の説明で下記に詳述するように、信号■１は
周波数Ｆ１の尺度であり、信号Ｖｏは周波数Ｆ。
の尺度であり、従って、これらの信号の差ｖｏは周波数
の差Ｆｏ−Ｆｌの尺度となる。−周波数Ｆｏ及びＦｌは
固定していると仮定されるのて、ｖｏの変化は周波数弁
別器２からくるもののみてあり得る。換言するなら、電
圧ｖｏは弁別器の偏移の尺度である。シこの電圧は予備
調整回路１０に加えられ、該回路の参照電圧として機能
し、こうして周波数弁別器２の特徴の関数として変化す
る予（ｎＨ調整電圧ｖｐが得られる。
更に、電圧シーＶｉ−Ｖｏは周波数偏移Ｆｉ−Ｆｏの尺
度となり、比較器９に供給され、ここで予備調整電圧■
ｐと比較され、信号ＶがＶｐよりも大きいか小さいかに
従って論理信号０又は１を得る。
予備調整回路１０は既知の型のどのようなものでもよく
、例えばディジタル／アナログ変換器１８及び導線群２
０上のコードによりアドレスされるプログラマブルメモ
リ１９を含んており、各コードは発振器１の出力で得よ
うとする周波数Ｆｐを規定する。
アドレシングコードは、電圧Ｖｐをディジタル形で規定
し且つディジタル／アナログ変換器１８を制御−Ｖｔに
依存する。
予備調整電圧の置数回路１１は、レジスタ２２、レジス
タ２２の出力に接続されたディジタル／アナ口り供給さ
れるクロック信号Ｈ１並びに比較器９により供給される
論理信号の制御下で漸近算を実施するように設計されて
いる。
閾値回路１３は、単位利得増幅器２４と２つの比較器２
５及び２６とを含んでおり、これらの比較器は第１の入
力で増幅器２４からの出力信号を受Ｃ−を取り、第２の
入力で比較器２５は正の参照電圧Ｓｐ、比較器２６は負
の参照電圧Ｓｎを受け取る。各比較器２５又は２６は、
電圧ｖ−ＶｐがＳｎ〜Ｓｐの範囲のときは論理信号ｏを
発生し、電圧ｖ−Ｖｐの絶対値がＳｎ又はｓｐよりも大
きくなると論理信号１を発生する。
発振器１の出力に周波数Ｆｐを得ようとする場合線群２
０中のメモリー９のアドレシングコーＦＣｐ及び分周器
回路６の出力の周波数Ｆｉである。第１図の固定装置は
、発振器１の出力に周波数Ｆｐを得るなめに該発振器に
加えるべき電圧Ｖを漸近算により計算するために使用さ
れる。
痔 このアドレシングコードｃｐはＪｌｌｉｍ回路１２に加
えイＡ られる開始信号Ｓ　Ｅ　Ｘ　１’に１随する。この回路
１２はまず切替スイッチ３．７及び２１を夫々位置１．
０及びＯに配置するようにこれらの切替スイッチを制御
するための信号を供給する。この結果、制御ループは２
つの場所、即ち分周器回路６の出力及び比較器９の回路
の出力で開く。周波数弁別器２に周波数Ｆ。
の信号か加えられると、該弁別器はＦｏに比例する電圧
Ｖｏを発生する。順樫回路１２か信号Ｅｃｈｏを発生す
ると、この電圧はサンプリング／ボールディングユニッ
ト１５によりサンプリング及び記憶される。
寿 サンプリングされた電圧は値Ｖｏを有する。順炎回路１
２は次に、弁別器２が周波数Ｆ１の信号を受け取るよう
にスイッチ７を位置１に配置する信号を発生唐 し、次に「１に比例する電圧ｖ１を発生する。順拠回路
１２により形成された信号Ｅｃｂｌはサンプリング／ホ
ールディングユニッ１〜１４中でこの値ｖ１のサンプリ
ング及び記憶を可能にする。比較器１６に加えられなこ
れらの２つの電圧Ｖｏ及び■１は周波数偏移Ｆ。
−Ｆｌに比例する電圧偏差ｖｏ＝Ｖｏ−Ｖｌを発生針る
。
こうして、弁別器２の特徴、特に第２図の曲線４０か変
化すると、値は異なるが依然として差Ｆｏ−Ｆｌに比例
している電圧ｖｏが得られる。この電圧偏差ｖｏはディ
ジタル／アナログ変換器１８の参照電圧として機能する
。
偏差ｖｏ＝Ｖｏ−Ｖｌにより表される周波数の変化を考
慮しなから制御電圧の関数として発振器１の周波数の曲
線か与えられた場合、アトレシンクコート輸〕を介して
メモリ１９中で読み出される数は、得ようとする周波数
Ｆｐを表す。換言するなら、Ｆか発振器１の出力におけ
る周波数の素変動分を示すならば、分周器回路６の出力
にはこれに対応する素変動分子か現れる。差Ｆｏ−Ｆｌ
は１０個の素変動分子を表し、即ぢＦｏ　　Ｆｌ＝ｍｆ
てあり、これは、発振器１の出力ではＦｓ　＝　Ｆｃ　
＋ｍＦとなるような１０個の素変動分Ｆを表す。従って
、周波数Ｆ：（−川・ｃ十ｍＦを得ようとするならば、
変換器１８の出力にν０に等しい電圧Ｖｍを得ることか
必要であり、即ち変換器の乗率を１に等しくずへきであ
ることか理解されよう。
弁別器２は直線応答を有するので、周波数Ｆｓ＝ＦＣ十
ＰＦを得るためには乗率１１　／　Ｉｌ＋をメモリ１１
に記録しなけれはならない。
参照電圧ｖｏ＝Ｖｏ−Ｖｌか得られたら、導線２９及び
３１を介して切替スイッチ３及び２１を夫々位置Ｏ及び
１に配置するように操作し、レジスタ２２を導線３ｏを
介して２分の１の値（中心周波数Ｆｃに対応）に設定す
ることにより、制御ループを閉しる次段階の動作を行う
。こうしてＦｏに近い周波数を有する信号か弁別器２に
加えられ、該弁別器は信号νｏを発生し、セロに近い信
号ｖ＝Ｖｉ−Ｖｏが比較器９の一方の入力に加えられ、
他方の入力は得ようとする周波数かＦｓ　＝　Ｆｃ　＋
ｐＦの場合、信号Ｖｐ＝ｐ／＋ｎＶｅを受け収る。Ｖは
Ｖｐよりも小さいので、ＦｃはＦｓよりも小さく、従っ
て、制御電圧の関数としての発振器の応答曲線か第３図
に示すような曲線であると仮定するなら、周波数を増加
させるためには発振器１の制御電圧を増加さぜることが
必要である。
ちなみに、レジスタ２２が１２個の位置を有するならは
、その初期値は２進数。
０１１１１↑１１１１１１　（１） である。ＶかＶｌ］よりも小さいならは、導線３４上の
クロック信号ＩＩに従ってレジスタ２２により表示され
る２進数は、 １０１１１１１．１１１１１　　　　（２＞となり、即
ち、数（１）に最上位の重みの２分の１に等しい値を加
算した値となる。逆にｖ　１））Ｖ　ｐよりも大きか−
）たならは、レジスタ２２により表示される２進数は、 ００１．１１１１１１．１１１　（３）となり、即ぢ数
（１）がら最上位の重みの２分の１に等しい値を引いた
値となった筈である。
２進数（２）は変換器２３及び電圧シフ１〜回路２７の
作用を通して発振器１の制御電圧を増加し、該発振器の
周波数は増加し、こうしてＦｓ及びＦｉ、従ってνの新
しい値か与えられる。Ｖのこの新しい値がＶｐが小さい
ならば、クロック信号１１に従ってレジスタ２２により
表示される２進数は １１．０１．１１］、１１１１１．　（４）−１６〜 となり、即ち数（２）に最」１位の重みの４分の１に等
しい値を加算した値となる。もしそうてないならば、数
（３）から最」１位の重みの４分の１に等しい値を差し
引いた値： ０００１１．１１１１１１１　（５） となる。
レジスタ２２のこれらの加算又は減算は、最下位の重み
か得られるまで、即ちこの２進数が１２桁の場合は１２
個のタロツクパルスが発生されるまで、比較器９中の連
続比較の結果の関数としてクロック信号＋１に従って実
施される。順次比較及び漸近３０：のこのザイクルの終
わりでは、電圧ｖ＝Ｖｏ−Ｖｉる」電圧ｖｐに近似し、
その誤差は最大でも最下イカの重みの値である。こうし
てＦｓ　＝　Ｆｃ　−１−ＩＮＦが得られ、導線３１上
の信号を介してスイッチ２］を開くことにより周波数制
御ループか開く。
自明のことなから、この予備ＩＡＩ　Ｊｌｉ　″リーイ
クルは周波数に変化か現れるとその都度実施されるへき
てあるが、順恢回路１２を一定の間隔て１〜リカするこ
とにより２つの変化の間で規則的にこのザイクルを行う
ようにしてもよい。こうして所与の周波数Ｆｓの場合に
は、周波数Ｆｓに顕著な変化か検出される毎にこの型の
ザイクルを繰り返すことか可能である。この型の制御は
、電圧ν及びＶｐを受け収り、その差を閾値Ｓｎ及びＳ
ｐと比較し、ｖ−Ｖｐの差が閾値Ｓｎ及びＳｌ）よりも
大きいために周波数Ｆｓに変化が序 検出されるや否や順氷回路１２をトリカする閾値回路１
３により得られる。こうして、発振器１の周波数固定が
得られ、各構成部品の特徴、特に周波数弁別器２及び発
振器１の特徴の偏移を考慮することが可能になる。
以上に説明した周波数固定装置は、周波数弁別器の特徴
の変化のみならず、ディジクル／アナワク変換器１８及
び２３、電圧シン１−回路２７、更にはサンプリング−
ホールティングユニット１４及び１５、並ひに比軸器１
６及び１７のような装置の他の構成部品の’Ｋ　ｍの変
化にも対処することかできる。
本発明の固定装置は、信号の周波数を同相の制御ループ
の検出用ゾーンに導くために位相固定システムで使用さ
れ得る。
【図面の簡単な説明】
第１図は本発明の周波数固定装置の機能的ブロック線図
、第２図は周波数弁別器の電圧／周波数応答曲線を示す
グラフ、及び第３図は可変周波数発振器の周波数／電圧
応答曲線を示すグラフである。 １・　・発振器、２・　周波数弁別器、３，７・・・切
替スイッチ、４・・信号発生器、５・・・　連結器、６
・・分周器回路、９．１６．］、７，２５．２６・・・
・比較器、１０・合 ・・予（１ｉ調整回路、１２・　順゛海回路、１４．１
５・・・・・・サンブリンクーホールデインク回路、１
８．２３　　・・・テ゛イシタル／アナロク変換器、１
９・−・・プロクラマブルメモリ、２２−・　レジスタ
、２４・・増幅器、２８，２９゜手続補正書 特許庁長官　古　Ｅｆｌ　　文　毅　殿１、事件の表示
　　平成１年特許願第１１７８１号２、発明の名称　　
発振器の周波数固定袋「ｔ３、補正をする老 事件との関係　特許出願人 名　称　　　トムソンーヒエスエフ

Claims (9)

    【特許請求の範囲】
  1. （１）周波数を電圧で制御する型の発振器用の周波数固
    定装置であって、該装置は該発振器の出力信号の周波数
    Ｆｐとの間に所定の周波数関係を有する第１の周波数信
    号Ｆｉが供給される周波数弁別器を備えており、該周波
    数固定装置は更に、周波数Ｆｏを有する第２の信号を発
    生する第１の発生器と、周波数Ｆ１を有する第３の信号
    を発生する第２の発生器と、第２及び第３の信号、次い
    で第１の信号を周波数弁別器に順次供給するための切替
    手段と、まず最初に周波数偏移Ｆｏ−Ｆ１を表す第１の
    電圧Ｖｏ、次に周波数偏移Ｆｉ−Ｆｏを表す第２の電圧
    Ｖを発生するための手段と、第１の電圧Ｖｏを使用して
    、所定の周波数Ｆｐを得るために該発振器に加えるべき
    制御電圧ｖｏを生成するための手段と、該手段の制御信
    号を生成するための順序回路とを備える前記周波数固定
    装置。
  2. （２）第１の電圧ｖｏを使用して発振器の周波数を制御
    するための電圧を生成するための手段が、まず最初に得
    ようとする周波数Ｆｐを表すコードＣｐを受け取り、次
    に電圧ｖｏを受け取り、該周波数弁別器の周波数の関数
    としての電圧曲線の傾きに依存する該制御電圧を表す電
    圧ｖｐを発生する予備調整回路と、該電圧ｖｐを電圧ｖ
    と比較し、比較の結果に従って論理信号を発生する比較
    器と、比較器により供給される論理信号に従つて漸近算
    により発振器の制御電圧Ｖｐを生成するための回路とを
    備える請求項１に記載の周波数固定装置。
  3. （３）更に電圧差ｖ−Ｖｐを表す電圧偏差を発生する閾
    値回路を備えており、該電圧偏差は、電圧偏差が予め決
    定された閾値を越えるや否や順序回路をトリガするため
    の信号を発生するべく、該予め決定された閾値と比較さ
    れる請求項２に記載の周波数固定装置。
  4. （４）所定の時間間隔で順序回路をトリガするための手
    段を備えている請求項１に記載の周波数固定装置。
  5. （５）予備調整回路がディジタル／アナログ変換器と、
    コードＣｐによりアドレスされると、参照電圧ｖｏから
    電圧Ｖｐを得るべく該変換器を制御するための２進数を
    発生するメモリとを備えている請求項２に記載の周波数
    固定装置。
  6. （６）制御電圧Ｖｐを生成するための回路が、ディジタ
    ル／アナログ変換器、漸近レジスタ、及び変換器の出力
    電圧の置数回路とを備えており、該レジスタは、１又は
    ２個の双安定回路が比較器の出力論理信号の値に依存し
    て状態変化するように比較器の該論理信号により制御さ
    れる請求項２に記載の周波数固定装置。
  7. （７）第１及び第２の電圧を発生する手段が、周波数Ｆ
    ｏに比例する信号Ｖｏを発生する回路及び周波数Ｆ１に
    比例する信号Ｖ１を発生する回路の２つのサンプリング
    −ホールティング回路と、電圧ｖｏ＝Ｖｏ−Ｖ１を発生
    する比較器及び電圧ｖ＝Ｖｉ−Ｖｏを発生する比較器の
    ２つの比較器とを備えている請求項１に記載の周波数固
    定装置。
  8. （８）第１及び第２の発生器が夫々石英発振器から構成
    されている請求項１に記載の周波数固定装置。
  9. （９）第１及び第２の発生器が単一の石英発振器により
    形成されている請求項１に記載の周波数固定装置。
JP1011781A 1988-01-22 1989-01-20 発振器の周波数固定装置 Pending JPH01245618A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8800680 1988-01-22
FR8800680A FR2626420B1 (fr) 1988-01-22 1988-01-22 Dispositif d'asservissement en frequence d'un oscillateur

Publications (1)

Publication Number Publication Date
JPH01245618A true JPH01245618A (ja) 1989-09-29

Family

ID=9362510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1011781A Pending JPH01245618A (ja) 1988-01-22 1989-01-20 発振器の周波数固定装置

Country Status (5)

Country Link
US (1) US4881048A (ja)
EP (1) EP0326466A1 (ja)
JP (1) JPH01245618A (ja)
CA (1) CA1305537C (ja)
FR (1) FR2626420B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610560A (en) * 1993-04-20 1997-03-11 Rca Thomson Licensing Corporation Oscillator with switched reactive elements
US5614870A (en) * 1993-04-20 1997-03-25 Rca Thomson Licensing Corporation Phase lock loop with idle mode of operation during vertical blanking
US5574407A (en) * 1993-04-20 1996-11-12 Rca Thomson Licensing Corporation Phase lock loop with error consistency detector
US5574406A (en) * 1993-04-20 1996-11-12 Rca Thomson Licensing Corporation Phase lock loop with error measurement and correction in alternate periods
FI98575C (fi) * 1995-07-20 1997-07-10 Nokia Mobile Phones Ltd Viritettävä jänniteohjattu oskillaattori

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1324563A (fr) * 1961-05-11 1963-04-19 Int Standard Electric Corp Perfectionnement aux circuits de contrôle pour ondes modulées en fréquence
US3297965A (en) * 1963-10-09 1967-01-10 Collins Radio Co Frequency control system having phase controlled sampling means
US3274511A (en) * 1963-12-30 1966-09-20 Bell Telephone Labor Inc Frequency stabilized sweep frequency generator
DE2233724C3 (de) * 1972-07-08 1975-11-27 Loewe Opta Gmbh, 1000 Berlin Schaltungsanordnung zum Einstellen der Frequenz in spannungsabhängigen Oszillatoren
FR2439406A1 (fr) * 1978-10-16 1980-05-16 Licentia Gmbh Montage delivrant un signal en fonction de frequences
FR2483704A1 (fr) * 1980-06-03 1981-12-04 Thomson Csf Dispositif de prepositionnement de frequence pour synthetiseur indirect de frequence et synthetiseur comportant un tel dispositif

Also Published As

Publication number Publication date
CA1305537C (fr) 1992-07-21
FR2626420A1 (fr) 1989-07-28
US4881048A (en) 1989-11-14
FR2626420B1 (fr) 1990-05-11
EP0326466A1 (fr) 1989-08-02

Similar Documents

Publication Publication Date Title
US4414638A (en) Sampling network analyzer with stored correction of gain errors
US5182528A (en) Frequency synthesizer having microcomputer supplying analog and digital control signals to VCO
KR100201709B1 (ko) 타이밍 신호 발생 회로
US6970046B2 (en) Digital phase-locked loop
KR100326907B1 (ko) 2개의 귀환루프를 갖는 클럭 승산기
US4873491A (en) Phase shift circuit utilizing a variable time delay line
CA2125443C (en) Digitally controlled fractional frequency synthesizer
US4309674A (en) Frequency modulators with compensation for variations in modulation sensitivity
US4297657A (en) Closed loop temperature compensated frequency reference
US4434407A (en) Presetting circuit for the voltage-controlled oscillator of a phase lock loop
US4458214A (en) Fast sampling phase locked loop frequency synthesizer
US4296407A (en) Digital frequency synthesizer with frequency divider programmable in response to stored digital control signal
US4684897A (en) Frequency correction apparatus
US4130808A (en) Phase lock stabilized swept frequency signal source
JPH01245618A (ja) 発振器の周波数固定装置
US4414639A (en) Sampling network analyzer with sampling synchronization by means of phase-locked loop
EP0378190A2 (en) Digital phase locked loop
US4670776A (en) Chrominance signal processing system
JPH1093406A (ja) タイミング発生装置
KR19990025509A (ko) 필터의 튜닝 회로
RU2119717C1 (ru) Устройство фазовой синхронизации
JPH07106962A (ja) 高速アナログｐｌｌ回路および高速アナログｐｌｌ回路におけるプリセット値の温度補償方法
JP2780613B2 (ja) 圧電振動子の周波数調整方法
SU995337A1 (ru) Генератор
JPS5831643A (ja) 標準信号発生装置