KR100201709B1 - 타이밍 신호 발생 회로 - Google Patents

타이밍 신호 발생 회로 Download PDF

Info

Publication number
KR100201709B1
KR100201709B1 KR1019960022227A KR19960022227A KR100201709B1 KR 100201709 B1 KR100201709 B1 KR 100201709B1 KR 1019960022227 A KR1019960022227 A KR 1019960022227A KR 19960022227 A KR19960022227 A KR 19960022227A KR 100201709 B1 KR100201709 B1 KR 100201709B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
timing signal
delay
variable delay
Prior art date
Application number
KR1019960022227A
Other languages
English (en)
Other versions
KR970004334A (ko
Inventor
신이치 요코타
도시유키 오카야스
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오우라 히로시
Publication of KR970004334A publication Critical patent/KR970004334A/ko
Application granted granted Critical
Publication of KR100201709B1 publication Critical patent/KR100201709B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/06—Apparatus for measuring unknown time intervals by electric means by measuring phase
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

복수의 미소 가변 지연 회로로 이루어지는 가변 지연 회로를 위상 비교기에 따른 귀환 제어에 의해 안정화한 타이밍 신호 발생 회로의 지연 시간 측정을 루프 발진법으로 행하고, 고정밀도의 데이타를 단시간에 얻는다. 이 때문에, 타이밍 신호 발생 회로의 귀환 제어루프에 트랙·홀드 회로(170)를 설치하여, 통상의 타이밍 신호 발생 동작 시는 트랙·홀드 회로(170)의 트랙 동작에 의해 귀환 제어 기능을 작동시켜서 가변 지연 회로(120)의 지연 시간을 안정화하는 지연 시간 측정을 위한 루프 발진 동작시에는 트랙·홀드 회로(170)의 홀드 동작에 의해 귀환 제어 기능을 정지하고, 가변 지연 회로(120)의 지연 시간을 고정하여 루프 발진법에 의해 지연 시간의 측정을 행한다.

Description

타이밍 신호 발생 회로
제1도는 본 발명의 타이밍 신호 발생 회로의 일실시예를 도시하는 블록도.
제2도는 트랙·홀드 회로의 기능을 도시하는 타임차트.
제3도는 부귀환 루프 발진법의 원리를 도시하는 블록도.
제4도는 종래의 타이밍 신호 발생 회로의 일실시예를 도시하는 블록도.
제5도는 루프 발진법의 원리를 도시하는 블록도.
* 도면의 주요부분에 대한 부호의 설명
100 : 위상 동기 루프 회로 110 : 동기형 지연 회로
120 : 가변 지연 회로 130 : 셀렉터 회로
150 : 귀환 회로 170 : 트랙·홀드 회로
200 : 타이밍 신호 선택 회로부 500 : 피측정 지연 회로
본 발명은 예컨대, IC 테스터와 같은 전자 기기에 사용되는 고분해능의 타이밍 신호 발생 회로의 지연 시간을 루프 발진법에 의해 고정밀도로 측정할 수 있는 타이밍 신호 발생 회로에 관한 것으로, 본 출원인이 이전에 개시한 이론국 특허 출원 1994-143950 타이밍 신호 발생 회로에 있어서 루프 발진법으로 지연 시간을 측정할 수 있는 개량 발명이다.
고분해능의 타이밍 신호 발생 회로로서, 일본국 특허 출원 1994-143950 「타이밍 신호 발생 회로」에 기술한 고안정도의 클록 신호를 기준으로 하여, 위상 동기 루프 회로에 따른 귀환 제어에 의해 안정화된 가변 지연 회로를 사용하여 타이밍 신호를 발생하는 타이밍 신호 발생 회로가 있다.
이 타이밍 신호 발생 회로의 블록도를 제4도에 도시한다.
이 타이밍 신호 발생 회로는 크게 나누어 위상 동기 루프 회로부(100)와 타이밍 신호 선택 회로부(200)로 나누어진다. 각각의 회로부에 대해서 설명한다.
제1부분은 클록 신호를 입력하는 m개의 가변 지연 소자를 연속하여 접속한 가변 지연 회로(120)와, 이 가변 지연 회로(120)의 출력 신호와 클록 신호의 위상을 비교하여 위상 비교기(140)와, 이 위상 비교기(140)의 출력 신호로부터 가변 지연 회로(120)의 지연 시간을 제어하기 위해서 가변 지연 회로(120)로 귀환되는 지연 제어 신호를 발생하는 귀환 회로(150)로 구성되는 위상 동기 루프 회로부(100)이다.
이 위상 동기 루프 회로부(100)에서는 위상 비교기(140)에 의해 클록 신호와 가변 지연 회로(120)를 통과하여 지연한 신호를 비교하며, 그들의 위상이 일치하도록 가변 지연 회로(120)를 제어하고 있으므로, 가변 지연 회로(120)의 지연 시간을 클록 신호의 1주기와 같아지고, 가변 지연 회로(120)내의 m개의 각 가변 지연 소자로부터는 클록 1주기를 m 등분한 지연 시간차를 가지는 신호를 얻을 수 있다.
제2부분은 타이밍 신호 발생 회로의 출력 타이밍을 지정하는 지연 데이타를 받는 동기형 지연 회로(110) 및 디코더(160)와, 가변 지연 회로(120)의 m개의 가변 지연 소자로부터의 신호중 하나의 신호를 선택하는 셀렉터 회로(130)로 구성되는 타이밍 신호 선택 회로부(200)이다.
이 타이밍 신호 선택 회로부(200)에서는 동기형 지연 회로(110)가 타이밍 신호 발생 회로의 출력 타이밍을 지정하는 지연 데이타의 상위 자릿수를 바탕으로 클록 신호 주기의 정수배의 지연 시간을 가지는 출력 신호를 발생하고, 디코더(160)가 상기 지연 데이타의 하위 자릿수를 바탕으로 가변 지연 회로(120)의 출력중 소정의 단수의 신호를 선택하는 선택 신호를 발생하며, 셀렉터 회로(130)가 동기형 지연 회로(110)의 출력 신호와 디코더(160)로부터의 선택 신호와 가변 지연 회로(120)의 출력을 받아서 지연 시간이 (클록 신호 주기의 정수배의 지연 시간)＋(클록 신호 주기의 1/m의 정수배의 지연 시간)인 타이밍 신호를 발생하고 있다.
지연 회로의 지연 시간의 고정밀도 고속의 측정법으로서 제5도에 도시된 루프 발진법이 사용되고 있다. 이 루프 발진법에서는 전환 스위치 A 및 B를 상측에 접속하고, 피측정 지연 회로(500)와 펄스 주입 귀환 회로(300)를 루프형으로 접속한 루프 발진기를 구성하며, 그 발진 주파수 F1을 주파수 카운터로 측정하고 이어서, 전환 스위치 A 및 B를 아래측에 접속하여 펄스 주입 귀환 회로(300)만으로 루프 발진기를 구성했을 때의 발진 주파수 F2를 주파수 카운터로 측정하고, 피측정 지연 회로(500)의 지연 시간 DT를 DT=(1/F1)-(1/F2)에 의해 구할 수 있다.
상기한 타이밍 신호 발생 회로는 클록 신호의 주파수를 기준으로 하여, 가변 지연 회로(120)의 지연 시간을 위상 동기 루프 회로에 의한 귀환 제어에 의해 제어하고 있으므로, 클록 신호의 주파수가 변화하면 가변 지연 회로의 지연 시간이 변하게 된다.
루프 발진법을 이 타이밍 신호 발생 회로의 지연 시간 측정에 사용하는데 있어서, 타이밍 신호 발생 회로의 가변 지연 회로(120)의 지연 시간을 클록 신호의 주파수와는 다른 루프 발진기 전체의 지연 시간에 의해 결정되는 루프 발진 주파수를 기준으로 하여 제어하게 되고, 가변 지연 회로(120)는 본래의 콜록 신호를 기준으로 하여 동작하고 있을 때와는 다른 지연 시간에 의해 제어되어 버리기 때문에, 루프 발진법을 사용하여 이 타이밍 신호 발생 회로의 지연 시간을 측정하는 것은 불가능 하였다.
본 발명의 과제는 이 타이밍 신호 발생 회로의 지연 회로의 지연 시간 측정에, 종래는 사용 불가능했던 고정밀도 고속의 루프 발진법을 사용 가능하게 함으로써, 고정밀도의 데이타를 단시간에 얻는 것이다.
본 발명에서는 클록 신호를 기준으로 하여, 위상 동기 루프 회로에 따른 귀환 제어에 의해 안정화된 가변 지연 회로를 사용하여 타이밍 신호를 발생하는 타이밍 신호 발생 회로에 있어서, 가변 지연 회로(120)를 제어하는 지연 제어 신호가 귀환 회로(150)의 출력을 추종하고 위상 비교기(140)의 비교 결과에 의해 가변 지연 회로(120)가 제어되는 트래킹 동작과, 가변 지연 회로(120)를 제어하는 지연 제어 신호가 귀환 회로(150)의 출력을 추종하지 않으며 위상 비교기(140)의 비교 결과와 관계없이 직전의 트래킹 동작의 최후의 지연 제어 신호의 상태를 유지하는 홀드 동작을 행하는 트랙·홀드 회로(170)를 설치하고 있다.
또, 타이밍 신호 발생 회로와 조합하여 루프 발진기를 구성하기 위한 펄스 주입 귀환 회로(300)와 타이밍 신호 선택 회로부(200)의 입력 신호를 기준 클록 신호 혹은 루프 발진을 위한 펄스 귀환 신호중 어느 하나로 전환하기 위한 입력 셀렉터 회로(400)를 설치하고 있다.
제1도에 본 발명의 일실시예를 도시하고, 제2도를 참조하여 동작을 설명한다. 동작은 위상 동기 루프 회로의 귀환 기능을 유효하게 하는 제1상태와 위상 동기 루프 회로의 귀환 기능을 정지하는 제2상태가 있다. 각각에 대해서 설명 한다.
우선 제1상태는 클록 신호가 타이밍 신호 선택 회로부(200)에 입력되는 상태로 입력 셀렉터 회로(400)를 제어한다. 그리고, 지연 제어 신호가 귀환 회로(150)의출력에 추종하여, 위상 비교기(140)의 비교 결과에 의해 가변 지연 회로(120)가 제어되는 트래킹 동작 상태로 트랙·홀드 회로(170)를 제어 한다.
이 상태에서는 일본국 특허 출원 1994-143950에 기술한 바와같이, 가변 지연 회로(120)는 위상 동기 루프 회로에 따른 귀환 제어에 의해 제어되고, 전원 변동이나 온도 변화에 의한 가변 지연 회로(120)의 지연 시간의 변화 요인을 보정하기 위한 지연 제어 신호가 생성되며, 가변 지연 회로(120)의 지연 시간은 클록 신호를 기준으로 안정화된다.
다음에 제2상태에서는 상기 제1상태로 가변 지연 회로(120)의 지연 시간이 안정화된 후, 트랙·홀드 회로(170)를 트랙·홀드 제어 신호에 의해 제어하고 제2도에 도시된 바와 같이, 지연 제어 신호는, 귀환 회로(150)의 출력을 추종하지 않고 위상 비교기(140)의 비교 결과에 관계없이 직전의 트래킹 동작의 최후의 지연 제어 신호의 상태를 유지하는 홀드 동작으로 제어한다.
이 제2상태에서는 위상 동기 루프 회로에 의한 귀환 제어는 기능을 정지하고, 가변 지연 회로(120)는 트랙·홀드 회로(170)에 의해 유지된 일정한 지연 제어 신호에 의해 제어되며, 가변 지연 회로(120)의 지연 시간은 일정하게 유지된다. 그러나, 전원 변동이나 온도 변화에 의한 가변 지연 회로(120)의 지연 시간의 변화 용인에 의해 가변 지연 회로(120)의 지연 시간은 약간 변동하지만, 다음에 진술하는 루프 발진법에 의해 가변 지연 회로(120)의 지연 시간을 측정하기 위한 약 1밀리초 내지 약 100밀리초의 시간 사이에서는 실용상 무시할 수 있다.
또, 이 제2상태에서, 트랙·홀드 회로(170)가 가변 지연 회로(120)의 지연 제어 신호를 유지한 채로 입력 셀렉터 회로(400)를 펄스 귀환 신호가 타이밍 신호 선택 회로부(200)에 입력되는 상태로 입력 셀렉터 회로(400)를 입력 셀렉터 제어 신호에 의해 제어하며, 입력 셀렉터 회로(400), 가변 지연 회로(120), 타이밍 신호 선택 회로부(200) 및 펄스 주입 귀환 회로(300)에 의해 루프 회로를 구성한다.
이 루프 회로에, 펄스 주입 귀환 회로(300)내의 개시 펄스 발생 회로(310)로부터 단일의 협펄스폭, 예컨대, 약 10나노초 내지 약 100나노초 정도의 펄스폭의 펄스 신호를 주입하면, 이 펄스는 입력 셀렉터 회로(400)를 경유하여 가변 지연 회로(120)에 입력되고, 가변 지연 회로(120)내에서, 트랙·홀드 회로(170)에 의해 직전의 트래킹 동작의 최후의 지연 제어 신호의 상태로 유지된 지연 제어 신호에 의해 결정되는 지연 시간만큼만 지연한다.
그리고, 가변 지연 회로(120)를 구성하는 복수의 가변 지연 소자의 각 1b, 2b, 3b...,mb로부터 출력되는 각 단의 신호의 내에서 측정 대상이 되는 가변 지연 회로(120) 단수의 위치 신호를 선택하는 선택 신호에 의해 셀렉터 회로(130)로 선택된 가변 지연 회로(120)의 출력 신호가 타이밍 신호 선택 회로부(200)의 출력인 타이밍 신호로서 출력되며, 펄스 주입 귀환 회로(300)로 되돌아 가서 다시 입력 셀렉터 회로(400)로 출력된다.
이후, 같은 동작을 반복하여 이 루프 회로내를 펄스 신호가 순회하는 루프 발진기가 구성되고, 이 루프 회로내를 펄스 신호가 한바퀴 순회하는 시간을 D라고 하면, 타이밍 신호 선택 회로부(200)의 출력인 타이밍 신호는 F=1/D로 결정되는 반복 주파수의 펄스열 신호가 된다.
이때, 가변 지연 회로(120)는 홀드 동작으로 제어된 트랙·홀드 회로(170)에 의해, 직전의 트래킹 동작의 최후의 지연 제어 신호의 상태를 유지한 지연 제어 신호로 일정하게 제어되어 있으므로, 기준 클록 신호와는 다른 주파수의 신호를 발진하는 루프 발진기의 발진 주파수에 영향을 미치지 않고, 제1상태와 동일한 지연 시간을 유지하므로, 루프 발진법으로 클록 신호를 기준으로 하여 위상 동기 루프 회로에 따른 귀환 제어에 의해 안정화된 가변 지연 회로에 의해 타이밍 신호를 발생하는 타이밍 신호 발생 회로의 지연 시간을 측정할 수 있다.
이상의 설명은 루프 발진기를 정귀환의 루프로 구성하여, 개시 펄스 발생 회로(310)로부터 단일의 협펄스 신호를 주입하는 예를 이용하였지만, 제3도에 도시된 바와 같이, 루프 발진기를 부귀환의 루프로 구성하여, 개시 펄스 발생 회로(310)로부터 단일의 스텝 신호를 주입하여 루프 발진기의 발진 주파수(F)는 루프 회로내를 신호가 한바퀴 순회하는 시간을 D로 할 때, F=1/(2×D)가 되는 루프 발진기를 사용해도 좋다.
본 발명은 고분해능의 타이밍 신호를 발생하기 위한, 클록 신호를 기준으로 하여 위상 동기 루프 회로에 따른 귀환 제어에 의해 안정화된 가변 지연 회로에 의해 타이밍 신호를 발생 회로의 지연 시간의 측정법으로서, 고정밀도 고속의 측정법인 루프 발진법을 사용 가능하게 되며, 고정밀도의 데이타를 단시간에 얻는 효과가 있다.

Claims (2)

  1. 전자 기기에 사용하는 클록 신호를 기준으로 하여 타이밍 신호를 발생하는 타이밍 신호 발생 회로로서, 클록 신호를 입력하여 m등분으로 지연한 지연 신호를 출력하는 가변 지연 회로(120)와 이 가변 지연 회로의 출력 신호와 상기 클록 신호를 비교하여 상기 가변 지연 회로의 지연 시간을 제어하기 위한 지연 제어 신호를 발생하는 귀환 회로(150)로 구성되는 위상 동기 루프 회로부(100)와; 클록 신호 주기의 정수배의 지연 시간을 갖는 동기형 지연 회로(110)와, 상기 가변 지연 회로의 출력중 소정의 단수의 신호를 선택하기 위한 선택 신호를 발생하는 디코더(160)와, 상기 동기형 지연 회로, 상기 디코더 및 상기 가변 지연 회로의 출력 신호를 수신하여 소정의 지연 시간을 갖는 타이밍 신호를 발생하는 셀렉터 회로(130)로 구성되는 타이밍 신호 선택 회로부(200)를 구비하는 타이밍 신호 발생 회로에 있어서, 상기 위상 동기 루프 회로부(100) 내의 귀환 회로(150)의 출력단에 접속되고, 상기 가변 지연 회로(120)가 상기 귀환 회로(150)의 출력에 추종하거나 추종하지 않는 지연 제어 신호를 출력하는 트랙·홀드 회로(170)를 구비한 것을 특징으로 하는 타이밍 신호 발생 회로.
  2. 전자 기기에 사용하는 클록 신호를 기준으로 하여 타이밍 신호를 발생하는 타이밍 신호 발생 회로로서, 클록 신호를 입력하여 m 등분으로 지연한 지연 신호를 출력하는 가변 지연 회로(120)와 이 가변 지연 회로의 출력 신호와 상기 클록 신호를 비교하여 상기 가변 지연 회로의 지연 시간을 제어하기 위한 지연 제어 신호를 발생하는 귀환 회로(150)로 구성되는 위상 동기 루프 회로부(100)와; 클록 신호의 주기의 정수배의 지연 시간을 갖는 동기형 지연 회로(110)와, 상기 가변 지연 회로의 출력중 소정의 단수의 신호를 선택하기 위한 선택 신호를 발생하는 디코더(160)와, 상기 동기형 지연 회로, 상기 디코더 및 상기 가변 지연 회로의 출력 신호를 수신하여 소정의 지연 시간을 갖는 타이밍 신호를 발생하는 셀렉터 회로(130)로 구성되는 타이밍 신호 선택 회로부(200)를 구비하는 타이밍 신호 발생 회로에 있어서, 상기 위상 동기 루프 회로부(100) 내의 귀환 회로(150)의 출력단에 접속되고, 상기 가변 지연 회로(120)가 상기 귀환 회로(150)의 출력에 추종하거나 추종하지 않는 지연 제어 신호를 출력하는 트랙·홀드 회로(170)와, 상기 셀렉터 회로(130)의 출력 타이밍 신호를 수신하여 펄스 귀환 신호를 출력하는 펄스 주입 귀환 회로(300)와, 상기 클록 신호와 상기 펄스 귀환 신호중 하나의 신호를 선택하여 상기 위상 동기 루프 회로부(100) 및 상기 타이밍 신호 선택 회로부(200)의 입력 클록으로서 출력하는 입력 셀렉터 회로(400)를 구비하는 것을 특징으로 하는 타이밍 신호 발생 회로.
KR1019960022227A 1995-06-22 1996-06-19 타이밍 신호 발생 회로 KR100201709B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17946295A JP3499051B2 (ja) 1995-06-22 1995-06-22 タイミング信号発生回路
JP95-179462 1995-06-22

Publications (2)

Publication Number Publication Date
KR970004334A KR970004334A (ko) 1997-01-29
KR100201709B1 true KR100201709B1 (ko) 1999-06-15

Family

ID=16066280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960022227A KR100201709B1 (ko) 1995-06-22 1996-06-19 타이밍 신호 발생 회로

Country Status (5)

Country Link
US (1) US5712582A (ko)
JP (1) JP3499051B2 (ko)
KR (1) KR100201709B1 (ko)
DE (1) DE19625225C2 (ko)
TW (2) TW350956B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945861A (en) * 1995-12-18 1999-08-31 Lg Semicon., Co. Ltd. Clock signal modeling circuit with negative delay
KR100237567B1 (ko) * 1997-05-07 2000-01-15 김영환 지연잠금 회로
US6073259A (en) * 1997-08-05 2000-06-06 Teradyne, Inc. Low cost CMOS tester with high channel density
JP2970845B2 (ja) * 1997-09-03 1999-11-02 日本電気株式会社 ディジタルｄｌｌ回路
US5994938A (en) * 1998-01-30 1999-11-30 Credence Systems Corporation Self-calibrating programmable phase shifter
US6268753B1 (en) * 1998-04-15 2001-07-31 Texas Instruments Incorporated Delay element that has a variable wide-range delay capability
TW440767B (en) * 1998-06-02 2001-06-16 Fujitsu Ltd Method of and apparatus for correctly transmitting signals at high speed without waveform distortion
JP4138163B2 (ja) * 1999-07-07 2008-08-20 株式会社ルネサステクノロジ Ｌｓｉ試験装置およびそのタイミングキャリブレーション方法
WO2001013136A1 (fr) * 1999-08-16 2001-02-22 Advantest Corporation Procede de correcteur de synchronisation pour testeur de circuit integre et testeur de circuit integre a fonctions correctrices utilisant ledit procede
US6246737B1 (en) * 1999-10-26 2001-06-12 Credence Systems Corporation Apparatus for measuring intervals between signal edges
US6566903B1 (en) * 1999-12-28 2003-05-20 Intel Corporation Method and apparatus for dynamically controlling the performance of buffers under different performance conditions
JP3467446B2 (ja) * 2000-03-30 2003-11-17 Ｎｅｃエレクトロニクス株式会社 デジタル位相制御回路
KR100506952B1 (ko) * 2000-04-27 2005-08-09 엔이씨 일렉트로닉스 가부시키가이샤 클럭 제어회로 및 방법
GB2368473A (en) * 2000-10-24 2002-05-01 Advanced Risc Mach Ltd Modified clock signal generator
KR100423012B1 (ko) * 2001-09-28 2004-03-16 주식회사 버카나와이어리스코리아 오(誤)동기 방지 기능을 가진 지연 동기 루프 회로
JP3869699B2 (ja) * 2001-10-24 2007-01-17 株式会社アドバンテスト タイミング発生器、半導体試験装置、及びタイミング発生方法
JP2004015088A (ja) 2002-06-03 2004-01-15 Mitsubishi Electric Corp 小数点分周方式ｐｌｌ周波数シンセサイザ
DE10249886B4 (de) * 2002-10-25 2005-02-10 Sp3D Chip Design Gmbh Verfahren und Vorrichtung zum Erzeugen eines Taktsignals mit vorbestimmten Taktsingaleigenschaften
US6863453B2 (en) * 2003-01-28 2005-03-08 Emcore Corporation Method and apparatus for parallel optical transceiver module assembly
US7312668B2 (en) * 2003-06-11 2007-12-25 Koninklijke Philips Electronics N.V. High resolution PWM generator or digitally controlled oscillator
JP4729251B2 (ja) * 2003-11-28 2011-07-20 株式会社アドバンテスト 高周波遅延回路、及び試験装置
US6943599B2 (en) * 2003-12-10 2005-09-13 International Business Machines Corporation Methods and arrangements for a low power phase-locked loop
US20050168260A1 (en) * 2004-01-29 2005-08-04 Tomerlin Andrew T. Configurable delay line circuit
US7109766B2 (en) * 2004-04-22 2006-09-19 Motorola, Inc. Adjustable frequency delay-locked loop
JP4846215B2 (ja) * 2004-08-27 2011-12-28 株式会社アドバンテスト パルス発生器、タイミング発生器、及びパルス幅調整方法
US7620133B2 (en) * 2004-11-08 2009-11-17 Motorola, Inc. Method and apparatus for a digital-to-phase converter
US7119596B2 (en) * 2004-12-22 2006-10-10 Lsi Logic Corporation Wide-range programmable delay line
JP2006189336A (ja) * 2005-01-06 2006-07-20 Advantest Corp 半導体デバイス、試験装置、及び測定方法
US7254505B2 (en) * 2005-06-29 2007-08-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for calibrating delay lines
US7183821B1 (en) * 2005-10-24 2007-02-27 Silicon Integrated Systems Corp. Apparatus and method of controlling clock phase alignment with dual loop of hybrid phase and time domain for clock source synchronization
JP4725418B2 (ja) 2006-05-31 2011-07-13 株式会社デンソー 時間計測回路
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
JP5158764B2 (ja) * 2007-09-27 2013-03-06 川崎マイクロエレクトロニクス株式会社 位相シフト方法および回路
WO2009084396A1 (ja) * 2007-12-28 2009-07-09 Nec Corporation 遅延モニタ回路および遅延モニタ方法
CN102165692A (zh) * 2008-09-24 2011-08-24 株式会社爱德万测试 延迟电路和使用其的定时发生器以及测试装置
KR101038470B1 (ko) * 2008-10-30 2011-06-03 포항공과대학교 산학협력단 동작영역이 넓은 디지털제어발진기
US8559251B2 (en) * 2012-01-20 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and method of writing datum to memory circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680621A (en) * 1985-09-16 1987-07-14 Tektronix, Inc. Method and apparatus for variable phasing of periodic signals
US4908841A (en) * 1987-10-30 1990-03-13 Digital Equipment Corporation Data decoding circuit including phase-locked loop timing
US4868514A (en) * 1987-11-17 1989-09-19 International Business Machines Corporation Apparatus and method for digital compensation of oscillator drift
JPH02296410A (ja) * 1989-05-11 1990-12-07 Mitsubishi Electric Corp 遅延回路
US5223755A (en) * 1990-12-26 1993-06-29 Xerox Corporation Extended frequency range variable delay locked loop for clock synchronization
FR2674336B1 (fr) * 1991-03-22 1994-07-29 Thomson Csf Dispositif comparateur de phase a grande dynamique.
US5287025A (en) * 1991-04-23 1994-02-15 Matsushita Electric Industrial Co., Ltd. Timing control circuit
DE69406477T2 (de) * 1993-03-01 1998-03-19 Nippon Telegraph & Telephone Phasenregelkreis mit Abtast- und Halteschaltung
US5491673A (en) * 1994-06-02 1996-02-13 Advantest Corporation Timing signal generation circuit

Also Published As

Publication number Publication date
DE19625225C2 (de) 1999-10-14
TW319925B (ko) 1997-11-11
JPH095408A (ja) 1997-01-10
DE19625225A1 (de) 1997-01-02
TW350956B (en) 1999-01-21
KR970004334A (ko) 1997-01-29
US5712582A (en) 1998-01-27
JP3499051B2 (ja) 2004-02-23

Similar Documents

Publication Publication Date Title
KR100201709B1 (ko) 타이밍 신호 발생 회로
KR960016506B1 (ko) 주파수가 안정된 상태에서 클럭 전환을 행하는 클럭 발생 장치
KR100320050B1 (ko) 지연 회로, 클럭 생성 회로 및 위상 동기 회로
JP3406439B2 (ja) 可変遅延回路の遅延時間測定装置
US6956395B2 (en) Tester for testing an electronic device using oscillator and frequency divider
US5182528A (en) Frequency synthesizer having microcomputer supplying analog and digital control signals to VCO
US5095262A (en) Electro-optic sampling system clock and stimulus pattern generator
US6275057B1 (en) Semiconductor test system having high frequency and low jitter clock generator
KR100235386B1 (ko) 지연시간 측정방법 및 그것에 사용되는 랜덤 펄스열 발생회로
US5552733A (en) Precise and agile timing signal generator based on a retriggered oscillator
KR100389608B1 (ko) 높은데이타속도로동작하는자동테스트장치용타이밍발생기
US4849714A (en) Signal generating apparatus
US4947382A (en) Direct digital locked loop
CA1216032A (en) Variable digital frequency generator with value storage
JP3483437B2 (ja) 半導体装置及びその試験方法
JP2002016492A (ja) ディジタルｐｌｌパルス発生装置
US4982387A (en) Digital time base with differential period delay
JPH0690148A (ja) デジタル・パルス発生装置
DE59009188D1 (de) Verfahren und Schaltungsanordnung für einen Phasenkomparator.
JP2965049B2 (ja) タイミング発生装置
JPH1070457A (ja) Ｐｌｌ回路
US4001726A (en) High accuracy sweep oscillator system
US3319181A (en) High stability phase locked oscillator
KR950001436B1 (ko) 기준펄스 발생회로
JPH05264659A (ja) 遅延時間発生制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100310

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee