TW319925B - - Google Patents

Download PDF

Info

Publication number
TW319925B
TW319925B TW085107009A TW85107009A TW319925B TW 319925 B TW319925 B TW 319925B TW 085107009 A TW085107009 A TW 085107009A TW 85107009 A TW85107009 A TW 85107009A TW 319925 B TW319925 B TW 319925B
Authority
TW
Taiwan
Prior art keywords
circuit
signal
delay
road
feedback
Prior art date
Application number
TW085107009A
Other languages
English (en)
Original Assignee
Zenshin Test Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zenshin Test Co filed Critical Zenshin Test Co
Application granted granted Critical
Publication of TW319925B publication Critical patent/TW319925B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/06—Apparatus for measuring unknown time intervals by electric means by measuring phase
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

經濟部中央標準局貝工消費合作社印装 319925 A7 B7 五、發明説明（1 ) 本發明係鼷於利用環路振盪法*可高精度測定使用於 如1C测試路器之霣子櫬器之高分辨力的正時信號產生«路 的延《時間之正時信號產生«路；在本申請人先前所揭示 之日本國發明專利申請第1994-1439 50號「正時信號產生 霣路J中•利用環路振遍法•可测定延«時間之改良發明 Ο 就高分辨力的正時信號產生電路而言•已有Μ日本國 發明專利申請第1994-143950號「正時信諕產生電路」所 述之高安定度的脈街信號為基準*使用因相位同步環形電 路之回授控制而安定化之可變延«霣路，以產生正時信號 產生霄路。 該正時信號產生電路的方塊麵，示於第4園。 該正時信號產生電路可分為：相位同步環形轚路100 ;及，正時信號a擇轚路2〇〇。玆分別說明各«路。 第1部份係相位同步環形霄路部100,由：將输入脈 衝信號之m個可變延遲元件順序的連接之可變延遲霣路120 ;比較該可變延遲電路120的输出信號和脈«信號的相位 之比較器140 ;及*為控制可變延埋霣路12Q的延缠時間， 從該相位比較器140之_出信號，產生回授至可變延理霣 路120之回授霣路150所構成。 在該相位同步環形«路100*利用相位比較器140比較 脈街信號和通過可變延埋霣路120而延理之信號•為使該 等信號之一致而控制可變延埋霣路120 ·因此可赛延遲霣 路12 0的延遲時間與脈衡信號的1周期相等，從可變延理 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
經濟部中央揉準局貝工消費合作社印製 A7 _B7_.一 五、發明説明（2 ) 霣路12Q內的m個的各個可變延遲元件，可得到具有將脈衝 信號的1周期m等分之延遲時間差之信號。 第2部份是正時信號選擇電路部200 ,由；接受指定 正時信號產生«路的輸出正時之延遲資料的同步型延埋轚 路110及解碼器160;及，從可變延遲電路120的m個可樊延 埋元件的信號中•選擇一個信號之遵擇電路130所構成。 在該正時信號選擇電路200 ,同步型延遲霣路110* K 指定正時信號產生電路所輸出的正時之延埋資料的上位位 數為基準，產生具有脈衝信號之周期的整數倍的延理時間 之输出信號；解碼器160,以上述延遲資料的下位位數為 基準•產生可從可變延邐電路120的輸出中，選擇所定段 數的信號之理[擇信號；理擇電路130接受：同步型延埋電 路110的輸出信號、解碼器160所输出文理擇信號、及可變 延蠼霣路120的输出，並產生延遲時間為：（脈街信號的周 期之整倍數的延遲時間）+ (脈衡信號的周期之1/n之整數倍 之延埋時間）之正時信號。 就延理電路的延理時間的高精度高速之拥定法而言， 目前使用第5»所示之環路振播法。在該環路振盪法，切 換開翮A及B於上側連接，被測定延遲電路500及誠衡注入 回授電路300連接成環狀之環路振盪器，使用計頻器测定 該振盪頻率F1，然後，將切換開關A及B連接於下側，僅由 脈衝注入回授轚路300構成環路振盪器時之振通頻率F2 · 利用計頻器测定，被测定延埋電路50Q的延邇時間DT，利 用 DT=(1/F1)-(1/F2)求得。 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 319925 經濟部中央揉準局負工消费合作社印裝 A7 B7 五、發明説明（3 ) 因前述正時信號產生霣路Μ脈街信號的頻率為基準· 使用相位同步環形電路之回授控制來控制可變延埋霣路120 的延遲時間，故脈衝信號的頻率變化，即會成為可變延遲 霣路的延遲時間的變化。 在該正時信號產生電路的延埋時間湎定使用環路振播 法是由，與脈衡信號的頻率不同的環路振邇器全體的延遲 時間所決定之瓌路振盪頻率為基準•來控制正時信號產生 電路的可變延遲電路12Q的延遘時間；且可變延理由路120 被與Μ原來的脈衝信號為基準而動作時不同延理時間所控 制，因此使用環路振通法*無法測定該正時信號產生電路 的延遲時間。 本發明的課題為，在該正時信號產生霣路的延邐霣路 的延遲時間的测定，將習知不能使用之高精度高速的瓖路 振播法，成為可使用，鞴此•能在短時間得到高精度的資 料。 本發明，係於Μ脈街信號為基準，使用因相位同步環 形霣路之回授控制而安定化之可變延遲霣路•產生正時信 號之正時信號產生轚路，設置跟踪保持霣路170,該跟踪 保持電路170可執行Μ下之動作，即控制可變延遲霄路120 之延«控制信號，追隨回授霣路150的_出，依相位比較 器140的比較结果，控制可變延理霣路120之踉踪動作；及 ，控制可變延遲霣路120之延埋控制信號，不追隨回授轚 路150的输出，且與相位比較器140的比較结果寒闞，保持 最近的跟踪動作的最後延邐控制信號的狀態之保持動作。 本紙浪尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 經濟部中央標準局員工消费合作社印製 A7 B7 五、發明説明（4 ) 另外* «設有：與正時信號產生霣路組合Μ構成環路 振盪器之脈衡注入回授霣路300;及，將正時信虢遘擇霣 路20Q的輸入信號切換成基準哌衡信號，或用以環路振盪 之脈街回授信號之輸入遘擇電路400。 圔式的簡單說明 第1圖係表示本發明的正時信號產生霣路的一實施例 之方塊圓。 第2圃係表示跟踪保持電路之功能的時序圈。 第3_係表示負回授環路振通法的原理之方塊園。 第4圈係表示習知的正時信號產生霣路的一實施例之 方塊画。 第5鼷係表示瑭路振盪法的原理之方塊圔。 第1圃所示為本發明的一實施例•與第2園一齊說明 動作。有；使用位同步環形電路的回授功能有效之第一狀 態；及，使相位同步環形霣路的回授功能停止之第二狀態 。分別說明如下。 首先，第一狀態為在脈®信號被输入至正時信號遵擇 電路2QQ之狀態時•控制输入遘擇霣路40 0。然後，延遲控 制信號追釀回授霣路150的输出，依相位比較器140的比較 结果，在控制可變延遲鼋路120之跟踪動作狀態時*控制 跟踪保持電路170。 在此狀態，如日本國發明專利申誚第1994- 143950號 所述，可變延理«路120利用相位同步環形®路之回授控 制所控制，Μ產生用Κ補償受霣源變動或溫度變化所產生 本紙張尺度適用中國國家梯準（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁)
經濟部中央揉準局員工消費合作社印製 A7 B7 五、發明説明（5 ) 之可變延邇霣路120的延理時間的變化因素之延遲信號， 可變延纒電路120的延遲時間，Μ脈街信虢為基準而被安 定化。 其次在第二狀態•在前述第一狀態可變延遅電路120 的延遲時間被安定化後，使用跟踪保持控制信號控制跟踪 保持電路170,如第2園所示，延邇控制信號不追随回授 霣路150的输出，且與相位比較器140的比較结果無藺•控 制在保持最近的跟踪動作的最後的延遲控制信號的狀態。 在該第二狀態•相位同步環形電路之回授控制係停止 功能，可變延埋電路120由跟踪保持電路170所保捋之一定 的延埋控制信虢所控制·可赛延遲電路120的延遲時間可 保持一定。但因受電源變動或溫度變化所產生之可變延埋 霣路12 0的延理時間的變化因素，可變延遲電路12Q的延理 時間雖有少量的變動但在利用後述之環路振盪器测定可變 延遲電路120的延遵時間之約lm秒到10Qm秒的時間之間， 實用上可不予理會。 另外，在第二狀®，當跟踪保持《路170保持可變延 埋電路120的延邇控制信號下，输入邇擇電路4QQ將脈街 回授信號輸入至正時信號選擇霣路200之狀態下，利用_ 入埋擇控制信號控制输入理擇霣路400,由输入遘擇霣路 400、可變延埋霣路120、正時信號埋擇霣路200、及脈衝 注入回授電路300構成環形罨路。 從脈銜注入回授電路300内的開始脈衡產生霣路310對 環形電路输入單一的狹脈衝寬，例如，約10η秒到約100η 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
-8 - 經济部中央揉準局另工消費合作社印裝 319925 A7 B7 五、發明説明（6 ) 秒程度的脈衝寬之脈衡信號的話，則該脈衝經由输入選擇 霣路400输入至可變延遲電路120·在可變延遲電路120内 *僅延邇利用由跟踪保持電路170所保持於最近的跟踪動 作的最後的延遅控制信號的狀態之延埋之延埋控制信號所 決定的延理時間。 而且，從構成可變延遲霉路120之複數個可變延遲元 件的lb，2b，3b----mb所输出之各段的信號内，依用Μ埋 擇成為測定對象之可變延遲電路120的段數的位置的信號 之選擇信號，在選擇電路130理擇之可變延遲電路120的_ 出信號，被當成正時信號理擇霣路200的输出，即正時信 號而被輸出•回到脈衝注入回授霣路300 ·再度_出至输 入埋擇電路400。 Μ後，重覆同樣的動作，即構成脈街信虢巡回於該環 形霣路内之環路振盪器，在該環形霣路内赈衡信號巡回一 次之時間若定為D，則正時信號理擇霣路200的输出•即正 時信號，即成為由F=l/D所決定之重覆頻率的脈衡列的信 號。 此時，可變延埋之電路120，利用被控制於保持動作 之跟踪保持霣路170*利用保捋最近的跟踪動作的最後的 延遅控制信號的狀態之延遲控制信號而被控制為一定*因 此不受振邋與基準脈衝信號不同頻率的信號之環路振邇器 的振盪頻率影響，保持與第一狀態相同之延遲相同之延遅 時間，因此，使用環路振盪法·以脈衝信號為基準•而可 測定利用因相位同步環形電路之回授控制而安定化之可變 本紙張尺度適用中國國家橾準（CNS ) A4規格（210><297公釐） (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局貝工消費合作社印製 Α7 Β7 五、發明説明（7 ) 延遲霣路，產生正時信號之正時信號產生霣路的延邇時間 0 Μ上的說明，係使用由正回授的環路構成環路振邇器 •且從開始脈街產生轚路310注入單一的狹脈衝信號之例 ，但亦可使用如第3圃所示，由負回授的環路構成環路振 «器，從開始暇街產生電路310注入軍一的步位信號環路 振邇器之振邊頻率F，當環形霣路内信號巡埋一次之時間 為D時· F = 1/(2X D)之環路振邇器。 本發明為產生高分辨力之正時信號，Μ脈衡信號為基 準，利用因相位同步環形霣路之回授控制而安定之可變延 遲霣路，產生正時信號之正時信號產生霣路的延埋時間測 定法，可使高精度高速的测定法之環路振邇法，而有在短 時間內能得到高精度賁料之效果。 本紙張尺度適用中國國家標準（CNS )六私見格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁)
-10 -

Claims (1)

  1. 經濟部中央標準局系工消费合作社印装 A8 B8 C8 D8 、申請專利範圍 1. 一種正時信號產生《路，係使用於霣子機器，以脈衡 信號為基準，使用因相位同步環形電路之回授控制而 安定化之可變延««路· Μ產生正時信號*具備有跟 踪保持電路（170)，其係於相位同步環形電路内，接 受回授電路（150)之输出，受跟踪保持控制信號控制 ，輸出延遲控制信號至Ρ變延遲霣路（120)。 2. —種正時信號產生S路，Μ脈銜信號為基準，使用因 相位同步環形電路（100)之回授控制而安定化之可變 延《電路（120)·以產生正時信號，且，包含：該可 赛延遲電路（120);及，脈衡注入回授電路（ 300 )，而 形成環形霣路，用以测定延遲時間，其特徽在於：設 有跟踪保持轚路（17Q) ♦其係於相位同步環形霣路内 •接受回授霣路（150)之輸出，利用跟踪保持控制信 號做保持控制，输出延理控制信虢至可變延埋霣路 (120)，且固定可變延纒霣路之延遵量*可拥定環形 霉路之延遲時間。 本紙張尺度適用中國國象標準（CNS ) Α4規格（210Χ297公釐） (請先閔讀背面之注意事項再填寫本頁)
    -11 -
TW085107009A 1995-06-22 1996-06-11 TW319925B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17946295A JP3499051B2 (ja) 1995-06-22 1995-06-22 タイミング信号発生回路

Publications (1)

Publication Number Publication Date
TW319925B true TW319925B (zh) 1997-11-11

Family

ID=16066280

Family Applications (2)

Application Number Title Priority Date Filing Date
TW085106961A TW350956B (en) 1995-06-22 1996-06-10 Semiconductor memory testing device
TW085107009A TW319925B (zh) 1995-06-22 1996-06-11

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW085106961A TW350956B (en) 1995-06-22 1996-06-10 Semiconductor memory testing device

Country Status (5)

Country Link
US (1) US5712582A (zh)
JP (1) JP3499051B2 (zh)
KR (1) KR100201709B1 (zh)
DE (1) DE19625225C2 (zh)
TW (2) TW350956B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945861A (en) * 1995-12-18 1999-08-31 Lg Semicon., Co. Ltd. Clock signal modeling circuit with negative delay
KR100237567B1 (ko) * 1997-05-07 2000-01-15 김영환 지연잠금 회로
US6073259A (en) * 1997-08-05 2000-06-06 Teradyne, Inc. Low cost CMOS tester with high channel density
JP2970845B2 (ja) * 1997-09-03 1999-11-02 日本電気株式会社 ディジタルｄｌｌ回路
US5994938A (en) * 1998-01-30 1999-11-30 Credence Systems Corporation Self-calibrating programmable phase shifter
US6268753B1 (en) * 1998-04-15 2001-07-31 Texas Instruments Incorporated Delay element that has a variable wide-range delay capability
TW440767B (en) * 1998-06-02 2001-06-16 Fujitsu Ltd Method of and apparatus for correctly transmitting signals at high speed without waveform distortion
JP4138163B2 (ja) * 1999-07-07 2008-08-20 株式会社ルネサステクノロジ Ｌｓｉ試験装置およびそのタイミングキャリブレーション方法
JP3453133B2 (ja) * 1999-08-16 2003-10-06 株式会社アドバンテスト Ｉｃ試験装置のタイミング校正方法及びその校正方法を用いた校正機能を有するｉｃ試験装置
US6246737B1 (en) * 1999-10-26 2001-06-12 Credence Systems Corporation Apparatus for measuring intervals between signal edges
US6566903B1 (en) * 1999-12-28 2003-05-20 Intel Corporation Method and apparatus for dynamically controlling the performance of buffers under different performance conditions
JP3467446B2 (ja) * 2000-03-30 2003-11-17 Ｎｅｃエレクトロニクス株式会社 デジタル位相制御回路
KR100506952B1 (ko) * 2000-04-27 2005-08-09 엔이씨 일렉트로닉스 가부시키가이샤 클럭 제어회로 및 방법
GB2368473A (en) * 2000-10-24 2002-05-01 Advanced Risc Mach Ltd Modified clock signal generator
KR100423012B1 (ko) * 2001-09-28 2004-03-16 주식회사 버카나와이어리스코리아 오(誤)동기 방지 기능을 가진 지연 동기 루프 회로
JP3869699B2 (ja) * 2001-10-24 2007-01-17 株式会社アドバンテスト タイミング発生器、半導体試験装置、及びタイミング発生方法
JP2004015088A (ja) 2002-06-03 2004-01-15 Mitsubishi Electric Corp 小数点分周方式ｐｌｌ周波数シンセサイザ
DE10249886B4 (de) * 2002-10-25 2005-02-10 Sp3D Chip Design Gmbh Verfahren und Vorrichtung zum Erzeugen eines Taktsignals mit vorbestimmten Taktsingaleigenschaften
US6863453B2 (en) * 2003-01-28 2005-03-08 Emcore Corporation Method and apparatus for parallel optical transceiver module assembly
US7312668B2 (en) * 2003-06-11 2007-12-25 Koninklijke Philips Electronics N.V. High resolution PWM generator or digitally controlled oscillator
JP4729251B2 (ja) * 2003-11-28 2011-07-20 株式会社アドバンテスト 高周波遅延回路、及び試験装置
US6943599B2 (en) * 2003-12-10 2005-09-13 International Business Machines Corporation Methods and arrangements for a low power phase-locked loop
US20050168260A1 (en) * 2004-01-29 2005-08-04 Tomerlin Andrew T. Configurable delay line circuit
US7109766B2 (en) * 2004-04-22 2006-09-19 Motorola, Inc. Adjustable frequency delay-locked loop
JP4846215B2 (ja) 2004-08-27 2011-12-28 株式会社アドバンテスト パルス発生器、タイミング発生器、及びパルス幅調整方法
US7620133B2 (en) * 2004-11-08 2009-11-17 Motorola, Inc. Method and apparatus for a digital-to-phase converter
US7119596B2 (en) * 2004-12-22 2006-10-10 Lsi Logic Corporation Wide-range programmable delay line
JP2006189336A (ja) * 2005-01-06 2006-07-20 Advantest Corp 半導体デバイス、試験装置、及び測定方法
US7254505B2 (en) * 2005-06-29 2007-08-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for calibrating delay lines
US7183821B1 (en) * 2005-10-24 2007-02-27 Silicon Integrated Systems Corp. Apparatus and method of controlling clock phase alignment with dual loop of hybrid phase and time domain for clock source synchronization
JP4725418B2 (ja) 2006-05-31 2011-07-13 株式会社デンソー 時間計測回路
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
JP5158764B2 (ja) * 2007-09-27 2013-03-06 川崎マイクロエレクトロニクス株式会社 位相シフト方法および回路
JPWO2009084396A1 (ja) * 2007-12-28 2011-05-19 日本電気株式会社 遅延モニタ回路および遅延モニタ方法
WO2010035309A1 (ja) * 2008-09-24 2010-04-01 株式会社アドバンテスト 遅延回路およびそれを用いたタイミング発生器および試験装置
KR101038470B1 (ko) * 2008-10-30 2011-06-03 포항공과대학교 산학협력단 동작영역이 넓은 디지털제어발진기
US8559251B2 (en) * 2012-01-20 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and method of writing datum to memory circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680621A (en) * 1985-09-16 1987-07-14 Tektronix, Inc. Method and apparatus for variable phasing of periodic signals
US4908841A (en) * 1987-10-30 1990-03-13 Digital Equipment Corporation Data decoding circuit including phase-locked loop timing
US4868514A (en) * 1987-11-17 1989-09-19 International Business Machines Corporation Apparatus and method for digital compensation of oscillator drift
JPH02296410A (ja) * 1989-05-11 1990-12-07 Mitsubishi Electric Corp 遅延回路
US5223755A (en) * 1990-12-26 1993-06-29 Xerox Corporation Extended frequency range variable delay locked loop for clock synchronization
FR2674336B1 (fr) * 1991-03-22 1994-07-29 Thomson Csf Dispositif comparateur de phase a grande dynamique.
US5287025A (en) * 1991-04-23 1994-02-15 Matsushita Electric Industrial Co., Ltd. Timing control circuit
EP0614283B1 (en) * 1993-03-01 1997-10-29 Nippon Telegraph And Telephone Corporation Phase lock loop circuit using a sample and hold switch circuit
US5491673A (en) * 1994-06-02 1996-02-13 Advantest Corporation Timing signal generation circuit

Also Published As

Publication number Publication date
TW350956B (en) 1999-01-21
KR100201709B1 (ko) 1999-06-15
DE19625225C2 (de) 1999-10-14
DE19625225A1 (de) 1997-01-02
KR970004334A (ko) 1997-01-29
JP3499051B2 (ja) 2004-02-23
JPH095408A (ja) 1997-01-10
US5712582A (en) 1998-01-27

Similar Documents

Publication Publication Date Title
TW319925B (zh)
JP2017167142A (ja) 電磁誘導式アブソリュート型エンコーダ
KR890003084A (ko) 병렬식 ac전력 시스템에서의 전원을 동기시키기 위한 회로 및 방법
US4214154A (en) Light beam scanning apparatus
US4541288A (en) Operating circuit for magnetoelastic force/pressure sensors
DE69521356D1 (de) Temperaturerfassungsschaltung zum Generieren eines Ausgangssignals in Abhängigkeit von dieser Temperatur
JP2007071654A (ja) 振動ジャイロ
KR980007488A (ko) 엠펙-2(mpeg-2) 트랜스포트 스트림 패킷 검출장치 및 그 방법
JP2764310B2 (ja) 高周波発振器の特性値を測定するための方法と回路装置
JPH0121452B2 (zh)
JPH0424667B2 (zh)
JP4067840B2 (ja) 電磁駆動式アクチュエーターの駆動装置
JP2683819B2 (ja) コードレスタブレット
JP2655165B2 (ja) 同期インバータの同期方法、同期信号発生回路および同期インバータ装置
JP2595523B2 (ja) 位相同期発振器の伝達特性測定装置
RU1536957C (ru) Вибрационный кориолисовый расходомер
SU404024A1 (ru) СПОСОБ ФОРМИРОВАНИЯ ИМПУЛЬСОВ дл ИЗМЕРЕНИЯ РАЗНОСТИ ФАЗ ГАРМОНИЧЕСКИХ КОЛЕБАНИЙ
JPH03128677A (ja) パルス幅変調インバータ制御装置
US3870973A (en) Input magnetic field sensing system with utilization of a hysteresis phenomenon
SU817931A1 (ru) Способ автоподстройки частоты источ-НиКА пиТАНи РЕзОНАНСНОй КОлЕбАТЕль-НОй СиСТЕМы
SU879548A1 (ru) Узел регулировани концентрации тонера в электрографической машине
SU790198A2 (ru) Устройство дл расширени временных интервалов
SE9703317L (sv) Förfarande och anordning i en digital oscillator
JPH04109734A (ja) 非同期信号サンプリングクロック生成方式
SU964453A2 (ru) Электромагнитный расходомер

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees