JP3499051B2 - タイミング信号発生回路 - Google Patents

タイミング信号発生回路

Info

Publication number
JP3499051B2
JP3499051B2 JP17946295A JP17946295A JP3499051B2 JP 3499051 B2 JP3499051 B2 JP 3499051B2 JP 17946295 A JP17946295 A JP 17946295A JP 17946295 A JP17946295 A JP 17946295A JP 3499051 B2 JP3499051 B2 JP 3499051B2
Authority
JP
Japan
Prior art keywords
circuit
signal
delay
timing signal
variable delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17946295A
Other languages
English (en)
Other versions
JPH095408A (ja
Inventor
真一 横田
俊幸 岡安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP17946295A priority Critical patent/JP3499051B2/ja
Priority to TW085106961A priority patent/TW350956B/zh
Priority to TW085107009A priority patent/TW319925B/zh
Priority to KR1019960022227A priority patent/KR100201709B1/ko
Priority to US08/667,399 priority patent/US5712582A/en
Priority to DE19625225A priority patent/DE19625225C2/de
Publication of JPH095408A publication Critical patent/JPH095408A/ja
Application granted granted Critical
Publication of JP3499051B2 publication Critical patent/JP3499051B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/06—Apparatus for measuring unknown time intervals by electric means by measuring phase
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】この発明は、例えば、ＩＣテスタ
ーのような電子機器に使用する高分解能のタイミング信
号発生回路の遅延時間を、ループ発振法で高精度に測定
可能にしたタイミング信号発生回路に関するものであ
り、本出願人が先に開示した特願平６−１４３９５０
「タイミング信号発生回路」において、ループ発振法で
遅延時間を測定可能にする改良発明である。 【０００２】 【従来の技術】高分解能のタイミング信号発生回路とし
て、特願平６−１４３９５０「タイミング信号発生回
路」に述べた高安定度のクロック信号を基準とし、位相
同期ループ回路による帰還制御により安定化された可変
遅延回路を使って、タイミング信号を発生するタイミン
グ信号発生回路がある。 【０００３】このタイミング信号発生回路のブロック図
を、図４に示す。このタイミング信号発生回路は大別し
て、位相同期ループ回路部１００と、タイミング信号選
択回路部２００に別れる。それぞれの回路部について説
明する。 【０００４】第一の部分は、クロック信号を入力するｍ
個の可変遅延素子を従続に接続した可変遅延回路１２０
と、この可変遅延回路１２０の出力信号とクロック信号
の位相を比較する位相比較器１４０と、この位相比較器
１４０の出力信号から可変遅延回路１２０の遅延時間を
制御するために可変遅延回路１２０に帰還される遅延制
御信号を発生する帰還回路１５０と、より構成される位
相同期ループ回路部１００である。 【０００５】この位相同期ループ回路部１００では、位
相比較器１４０により、クロック信号と可変遅延回路１
２０を通過し遅延した信号とを比較して、それらの位相
が一致するように可変遅延回路１２０を制御しているの
で、可変遅延回路１２０の遅延時間はクロック信号の１
周期と等しくなり、可変遅延回路１２０内のｍ個の可変
遅延素子の各々からは、クロック信号の１周期をｍ等分
した遅延時間差を持つ信号が得られる。 【０００６】第二の部分は、タイミング信号発生回路の
出力のタイミングを指定する遅延データを受ける同期型
遅延回路１１０およびデコーダー１６０と、可変遅延回
路１２０のｍ個の可変遅延素子からの信号のうち一つを
選択するセレクタ回路１３０と、より構成されるタイミ
ング信号選択回路部２００である。 【０００７】このタイミング信号選択回路部２００で
は、同期型遅延回路１１０が、タイミング信号発生回路
の出力のタイミングを指定する遅延データの上位桁をも
とにクロック信号の周期の整数倍の遅延時間を持つ出力
信号を発生し、デコーダー１６０が、上記遅延データの
下位桁をもとに可変遅延回路１２０の出力のうち所定の
段数の信号を選択する選択信号を発生し、セレクタ回路
１３０が、同期型遅延回路１１０の出力信号と、デコー
ダー１６０からの選択信号と、可変遅延回路１２０の出
力とを受けて、遅延時間が（クロック信号の周期の整数
倍の遅延時間）＋（クロック信号の周期の１／ｍの整数
倍の遅延時間）であるタイミング信号を発生している。 【０００８】遅延回路の遅延時間の高精度高速の測定法
として図５に示すループ発振法が使われている。このル
ープ発振法では、切り替えスイッチＡおよびＢを上側に
接続し、被測定遅延回路５００とパルス注入帰還回路３
００とをループ状に接続したループ発振器を構成し、そ
の発振周波数Ｆ１を周波数カウンタで測定し、つぎに、
切り替えスイッチＡおよびＢを下側に接続し、パルス注
入帰還回路３００のみでループ発振器を構成したときの
発振周波数Ｆ２を周波数カウンタで測定し、被測定遅延
回路５００の遅延時間ＤＴを ＤＴ＝（１／Ｆ１）−
（１／Ｆ２）により求めている。 【０００９】前記のタイミング信号発生回路はクロック
信号の周波数を基準にし、可変遅延回路１２０の遅延時
間を、位相同期ループ回路による帰還制御により制御し
ているので、クロック信号の周波数が変わることは、可
変遅延回路の遅延時間の変化と成る。 【００１０】ループ発振法をこのタイミング信号発生回
路の遅延時間測定に使用することは、クロック信号の周
波数とは異なるループ発振器全体の遅延時間により決ま
るループ発振周波数を基準にしてタイミング信号発生回
路の可変遅延回路１２０の遅延時間を制御することにな
り、可変遅延回路１２０は、本来のクロック信号を基準
にして動作しているときとは異なる遅延時間に制御され
てしまうことに成るため、ループ発振法を使用してこの
タイミング信号発生回路の遅延時間を測定することは出
来なかった。 【００１１】 【発明が解決しようとする課題】この発明の課題は、こ
のタイミング信号発生回路の遅延回路の遅延時間の測定
に、従来は使用不可能であった高精度高速のループ発振
法を、使用可能にすることにより、高精度のデーターを
短時間に得ることである。 【００１２】 【課題を解決するための手段】この発明では、クロック
信号を基準とし、位相同期ループ回路による帰還制御に
より安定化された可変遅延回路を使ってタイミング信号
を発生するタイミング信号発生回路に、可変遅延回路１
２０を制御する遅延制御信号が、帰還回路１５０の出力
を追従し、位相比較器１４０の比較結果により可変遅延
回路１２０が制御されるトラッキング動作と、可変遅延
回路１２０を制御する遅延制御信号が、帰還回路１５０
の出力を追従せず、位相比較器１４０の比較結果と関係
なく、直前のトラッキング動作の最後の遅延制御信号の
状態を保持するホールド動作と、を行うトラック・ホー
ルド回路１７０を設けている。 【００１３】さらに、タイミング信号発生回路と組み合
わせてループ発振器を構成するためのパルス注入帰還回
路３００と、タイミング信号選択回路部２００の入力信
号を、基準クロック信号、あるいは、ループ発振のため
のパルス帰還信号のいずれかに切り替えるための入力セ
レクタ回路４００を設けている。 【００１４】 【実施例】図１に、この発明の一実施例を示し、図２と
共に動作を説明する。動作は、位相同期ループ回路の帰
還機能を有効にする第一の状態と、位相同期ループ回路
の帰還機能を停止する第二の状態がある。それぞれにつ
いて説明する。 【００１５】まず第一の状態は、クロック信号がタイミ
ング信号選択回路部２００に入力される状態に入力セレ
クタ回路４００を制御し、遅延制御信号が、帰還回路１
５０の出力を追従し、位相比較器１４０の比較結果によ
り可変遅延回路１２０が制御されるトラッキング動作状
態にトラック・ホールド回路１７０を制御する。 【００１６】この状態では、特願平６−１４３９５０に
述べた通り、可変遅延回路１２０は、位相同期ループ回
路による帰還制御により制御され、電源変動や温度変化
による可変遅延回路１２０の遅延時間の変化要因を補正
するための遅延制御信号が生成され、可変遅延回路１２
０の遅延時間は、クロック信号を基準として安定化され
る。 【００１７】次に第二の状態では、前記の第一の状態で
可変遅延回路１２０の遅延時間が安定化された後、トラ
ック・ホールド回路１７０を、トラック・ホールド制御
信号により制御し、図２に示すように、遅延制御信号
が、帰還回路１５０の出力を追従せず、位相比較器１４
０の比較結果と関係なく、直前のトラッキング動作の最
後の遅延制御信号の状態を保持するホールド動作に制御
する。 【００１８】この第二の状態では、位相同期ループ回路
による帰還制御は機能を停止し、可変遅延回路１２０は
トラック・ホールド回路１７０により保持された一定の
遅延制御信号により制御され、可変遅延回路１２０の遅
延時間は一定に保たれる。しかし、電源変動や温度変化
による可変遅延回路１２０の遅延時間の変化要因によ
り、可変遅延回路１２０の遅延時間はわずかに変動する
が、次に述べるループ発振法により可変遅延回路１２０
の遅延時間を測定するための約１ミリ秒から約１００ミ
リ秒の時間の間では、実用上無視出来る。 【００１９】さらに、この第二の状態で、トラック・ホ
ールド回路１７０が可変遅延回路１２０の遅延制御信号
を保持したまま、入力セレクタ回路４００をパルス帰還
信号がタイミング信号選択回路部２００に入力される状
態に入力セレクタ回路４００を入力セレクタ制御信号に
より制御し、入力セレクタ回路４００、可変遅延回路１
２０、タイミング信号選択回路部２００、および、パル
ス注入帰還回路３００により、ループ回路を構成する。 【００２０】このループ回路に、パルス注入帰還回路３
００内のスタートパルス発生回路３１０より単一の狭パ
ルス幅、例えば、約１０ナノ秒から約１００ナノ秒程度
のパルス幅のパルス信号を注入すると、このパルスは、
入力セレクタ回路４００を経由して可変遅延回路１２０
に入力され、可変遅延回路１２０内で、トラック・ホー
ルド回路１７０により直前のトラッキング動作の最後の
遅延制御信号の状態に保持された遅延制御信号により決
まる遅延時間の分だけ遅延する。 【００２１】そして、可変遅延回路１２０を構成する複
数の可変遅延素子の各々１ｂ、２ｂ、３ｂ・・・ｍｂよ
り出力される各段の信号の内、測定対照となる可変遅延
回路１２０の段数の位置の信号を選択する選択信号によ
りセレクタ回路１３０で選択された可変遅延回路１２０
の出力信号が、タイミング信号選択回路部２００の出力
であるタイミング信号として出力され、パルス注入帰還
回路３００に戻り、再度、入力セレクタ回路４００へ出
力さる。 【００２２】以降、同様の動作をくり返し、このループ
回路内をパルス信号が巡回するループ発振器が構成さ
れ、このループ回路内をパルス信号が一巡回する時間を
Ｄとすれば、タイミング信号選択回路部２００の出力で
あるタイミング信号は、Ｆ＝１／Ｄで決まるくり返し周
波数のパルス列の信号となる。 【００２３】このとき、可変遅延回路１２０は、ホール
ド動作に制御されたトラック・ホールド回路１７０によ
り、直前のトラッキング動作の最後の遅延制御信号の状
態を保持した遅延制御信号で一定に制御されているの
で、基準クロック信号とは異なる周波数の信号を発振す
るループ発振器の発振周波数に影響されず、第一の状態
と同一の遅延時間を保てるので、ループ発振法で、クロ
ック信号を基準とし、位相同期ループ回路による帰還制
御により安定化された可変遅延回路によりタイミング信
号を発生するタイミング信号発生回路の遅延時間を測定
可能である。 【００２４】以上の説明は、ループ発振器を正帰還のル
ープで構成し、スタートパルス発生回路３１０より単一
の狭パルス信号を注入する例を用いたが、図３に示すよ
うに、ループ発振器を負帰還のループで構成し、スター
トパルス発生回路３１０より単一のステップ信号を注入
しループ発振器の発振周波数Ｆが、ループ回路内を信号
が一巡回する時間をＤとするとき、Ｆ＝１／（２＊Ｄ）
となるループ発振器を使用してもよい。 【００２５】 【発明の効果】この発明は、高分解能のタイミング信号
を発生するための、クロック信号を基準とし、位相同期
ループ回路による帰還制御により安定化された可変遅延
回路によりタイミング信号を発生するタイミング信号発
生回路の遅延時間の測定法として、高精度高速の測定法
であるループ発振法を使用可能とし、高精度のデーター
を短時間に得る効果がある。
【図面の簡単な説明】 【図１】本発明のタイミング信号発生回路の一実施例を
示すブロック図である。 【図２】トラック・ホールド回路の機能を示すタイムチ
ャートである。 【図３】負帰還のループ発振法の原理を示すブロック図
である。 【図４】従来のタイミング信号発生回路の一実施例を示
すブロック図である。 【図５】ループ発振法の原理を示すブロック図である。 【符号の説明】 １００ 位相同期ループ回路 １１０ 同期型遅延回路 １２０ 可変遅延回路 １３０ セレクタ回路 １３１ 遅延回路 １４０ 位相比較器 １５０ 帰還回路 １６０ デコーダー １７０ トラック・ホールド回路 ２００ タイミング信号選択回路部 ３００ パルス注入帰還回路 ３１０ スタートパルス発生回路 ４００ 入力セレクタ回路 ５００ 被測定遅延回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/3183 G01R 31/319 H03L 7/00 H03L 7/08

Claims (1)

  1. (57)【特許請求の範囲】 【請求項１】 トラッキング動作時にクロック信号を、
    ホールド動作時にタイミング信号を選択してそれぞれを
    出力する入力セレクタ回路と、 上記入力セレクタ回路からの入力信号をｍ等分した遅延
    時間差信号を、トラック・ホールド回路から入力された
    遅延制御信号に制御されて出力する可変遅延回路と、 上記トラッキング動作時に上記クロック信号と上記可変
    遅延回路からの出力信号との位相差に基づく遅延制御信
    号を上記可変遅延回路に出力し、上記ホールド動作時に
    直前のトラック動作時の遅延制御信号をホールドしてこ
    れを上記可変遅延回路に出力する上記トラック・ホール
    ド回路と、 上記可変遅延回路から出力される遅延時間差信号のいず
    れかの信号を選択し、これを上記タイミング信号として
    出力するセレクタ回路とを具備し、 上記ホールド動作時に上記タイミング信号の周波数を測
    定してタイミング信号発生回路の遅延時間を求めること
    を特徴とするタイミング信号発生回路。
JP17946295A 1995-06-22 1995-06-22 タイミング信号発生回路 Expired - Fee Related JP3499051B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP17946295A JP3499051B2 (ja) 1995-06-22 1995-06-22 タイミング信号発生回路
TW085106961A TW350956B (en) 1995-06-22 1996-06-10 Semiconductor memory testing device
TW085107009A TW319925B (ja) 1995-06-22 1996-06-11
KR1019960022227A KR100201709B1 (ko) 1995-06-22 1996-06-19 타이밍 신호 발생 회로
US08/667,399 US5712582A (en) 1995-06-22 1996-06-21 Test signal generator having timing calibration circuit
DE19625225A DE19625225C2 (de) 1995-06-22 1996-06-24 Zeitgeber

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17946295A JP3499051B2 (ja) 1995-06-22 1995-06-22 タイミング信号発生回路

Publications (2)

Publication Number Publication Date
JPH095408A JPH095408A (ja) 1997-01-10
JP3499051B2 true JP3499051B2 (ja) 2004-02-23

Family

ID=16066280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17946295A Expired - Fee Related JP3499051B2 (ja) 1995-06-22 1995-06-22 タイミング信号発生回路

Country Status (5)

Country Link
US (1) US5712582A (ja)
JP (1) JP3499051B2 (ja)
KR (1) KR100201709B1 (ja)
DE (1) DE19625225C2 (ja)
TW (2) TW350956B (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945861A (en) * 1995-12-18 1999-08-31 Lg Semicon., Co. Ltd. Clock signal modeling circuit with negative delay
KR100237567B1 (ko) * 1997-05-07 2000-01-15 김영환 지연잠금 회로
US6073259A (en) * 1997-08-05 2000-06-06 Teradyne, Inc. Low cost CMOS tester with high channel density
JP2970845B2 (ja) * 1997-09-03 1999-11-02 日本電気株式会社 ディジタルｄｌｌ回路
US5994938A (en) * 1998-01-30 1999-11-30 Credence Systems Corporation Self-calibrating programmable phase shifter
US6268753B1 (en) * 1998-04-15 2001-07-31 Texas Instruments Incorporated Delay element that has a variable wide-range delay capability
TW440767B (en) * 1998-06-02 2001-06-16 Fujitsu Ltd Method of and apparatus for correctly transmitting signals at high speed without waveform distortion
JP4138163B2 (ja) * 1999-07-07 2008-08-20 株式会社ルネサステクノロジ Ｌｓｉ試験装置およびそのタイミングキャリブレーション方法
DE10082751C2 (de) * 1999-08-16 2003-10-30 Advantest Corp Zeitkalibrierverfahren für IC-Tester und das Kalibrierverfahren verwendender IC-Tester mit Kalibrierfunktion
US6246737B1 (en) * 1999-10-26 2001-06-12 Credence Systems Corporation Apparatus for measuring intervals between signal edges
US6566903B1 (en) * 1999-12-28 2003-05-20 Intel Corporation Method and apparatus for dynamically controlling the performance of buffers under different performance conditions
JP3467446B2 (ja) * 2000-03-30 2003-11-17 Ｎｅｃエレクトロニクス株式会社 デジタル位相制御回路
KR100506952B1 (ko) * 2000-04-27 2005-08-09 엔이씨 일렉트로닉스 가부시키가이샤 클럭 제어회로 및 방법
GB2368473A (en) * 2000-10-24 2002-05-01 Advanced Risc Mach Ltd Modified clock signal generator
KR100423012B1 (ko) * 2001-09-28 2004-03-16 주식회사 버카나와이어리스코리아 오(誤)동기 방지 기능을 가진 지연 동기 루프 회로
JP3869699B2 (ja) * 2001-10-24 2007-01-17 株式会社アドバンテスト タイミング発生器、半導体試験装置、及びタイミング発生方法
JP2004015088A (ja) 2002-06-03 2004-01-15 Mitsubishi Electric Corp 小数点分周方式ｐｌｌ周波数シンセサイザ
DE10249886B4 (de) * 2002-10-25 2005-02-10 Sp3D Chip Design Gmbh Verfahren und Vorrichtung zum Erzeugen eines Taktsignals mit vorbestimmten Taktsingaleigenschaften
US6863453B2 (en) * 2003-01-28 2005-03-08 Emcore Corporation Method and apparatus for parallel optical transceiver module assembly
US7312668B2 (en) * 2003-06-11 2007-12-25 Koninklijke Philips Electronics N.V. High resolution PWM generator or digitally controlled oscillator
JP4729251B2 (ja) * 2003-11-28 2011-07-20 株式会社アドバンテスト 高周波遅延回路、及び試験装置
US6943599B2 (en) * 2003-12-10 2005-09-13 International Business Machines Corporation Methods and arrangements for a low power phase-locked loop
US20050168260A1 (en) * 2004-01-29 2005-08-04 Tomerlin Andrew T. Configurable delay line circuit
US7109766B2 (en) * 2004-04-22 2006-09-19 Motorola, Inc. Adjustable frequency delay-locked loop
JP4846215B2 (ja) 2004-08-27 2011-12-28 株式会社アドバンテスト パルス発生器、タイミング発生器、及びパルス幅調整方法
US7620133B2 (en) * 2004-11-08 2009-11-17 Motorola, Inc. Method and apparatus for a digital-to-phase converter
US7119596B2 (en) * 2004-12-22 2006-10-10 Lsi Logic Corporation Wide-range programmable delay line
JP2006189336A (ja) * 2005-01-06 2006-07-20 Advantest Corp 半導体デバイス、試験装置、及び測定方法
US7254505B2 (en) * 2005-06-29 2007-08-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for calibrating delay lines
US7183821B1 (en) * 2005-10-24 2007-02-27 Silicon Integrated Systems Corp. Apparatus and method of controlling clock phase alignment with dual loop of hybrid phase and time domain for clock source synchronization
JP4725418B2 (ja) 2006-05-31 2011-07-13 株式会社デンソー 時間計測回路
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
JP5158764B2 (ja) * 2007-09-27 2013-03-06 川崎マイクロエレクトロニクス株式会社 位相シフト方法および回路
JPWO2009084396A1 (ja) * 2007-12-28 2011-05-19 日本電気株式会社 遅延モニタ回路および遅延モニタ方法
US20110169501A1 (en) * 2008-09-24 2011-07-14 Advantest Corporation Delay circuit
KR101038470B1 (ko) * 2008-10-30 2011-06-03 포항공과대학교 산학협력단 동작영역이 넓은 디지털제어발진기
US8559251B2 (en) * 2012-01-20 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and method of writing datum to memory circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680621A (en) * 1985-09-16 1987-07-14 Tektronix, Inc. Method and apparatus for variable phasing of periodic signals
US4908841A (en) * 1987-10-30 1990-03-13 Digital Equipment Corporation Data decoding circuit including phase-locked loop timing
US4868514A (en) * 1987-11-17 1989-09-19 International Business Machines Corporation Apparatus and method for digital compensation of oscillator drift
JPH02296410A (ja) * 1989-05-11 1990-12-07 Mitsubishi Electric Corp 遅延回路
US5223755A (en) * 1990-12-26 1993-06-29 Xerox Corporation Extended frequency range variable delay locked loop for clock synchronization
FR2674336B1 (fr) * 1991-03-22 1994-07-29 Thomson Csf Dispositif comparateur de phase a grande dynamique.
US5287025A (en) * 1991-04-23 1994-02-15 Matsushita Electric Industrial Co., Ltd. Timing control circuit
EP0614283B1 (en) * 1993-03-01 1997-10-29 Nippon Telegraph And Telephone Corporation Phase lock loop circuit using a sample and hold switch circuit
US5491673A (en) * 1994-06-02 1996-02-13 Advantest Corporation Timing signal generation circuit

Also Published As

Publication number Publication date
TW350956B (en) 1999-01-21
JPH095408A (ja) 1997-01-10
KR970004334A (ko) 1997-01-29
DE19625225C2 (de) 1999-10-14
US5712582A (en) 1998-01-27
DE19625225A1 (de) 1997-01-02
TW319925B (ja) 1997-11-11
KR100201709B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
JP3499051B2 (ja) タイミング信号発生回路
US6956395B2 (en) Tester for testing an electronic device using oscillator and frequency divider
US4845390A (en) Delay control circuit
JP3406439B2 (ja) 可変遅延回路の遅延時間測定装置
US5942902A (en) Method of measuring delay time and random pulse train generating circuit used in such method
US6275057B1 (en) Semiconductor test system having high frequency and low jitter clock generator
JPS5814622A (ja) 遅延回路
JPH0463345B2 (ja)
KR100389608B1 (ko) 높은데이타속도로동작하는자동테스트장치용타이밍발생기
JPH0399519A (ja) ディジタル・タイム・ベース発性回路および２つの出力信号間の遅延時間調整方法
US5552733A (en) Precise and agile timing signal generator based on a retriggered oscillator
US4754163A (en) Pulse generator with adjustable pulse frequency, pulse width and pulse delay
KR100313255B1 (ko) 디지털주파수체배기용조합지연회로
JPS63503412A (ja) 可変周波数のシステムクロックと同相の定周波数クロックソ−スのための方法及び装置
US6650162B2 (en) Digital clock generator circuit with built-in frequency and duty cycle control
US5329240A (en) Apparatus for measuring clock pulse delay in one or more circuits
US4982387A (en) Digital time base with differential period delay
JP3431053B2 (ja) タイミング発生装置
JP3483437B2 (ja) 半導体装置及びその試験方法
JP2965049B2 (ja) タイミング発生装置
JPH0424667B2 (ja)
JPH1114714A (ja) 半導体試験装置
JPH06188700A (ja) 可変遅延回路の校正方式
JPH05264659A (ja) 遅延時間発生制御回路
JP3126436B2 (ja) タイミング校正方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031104

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees