JPS63503412A - 可変周波数のシステムクロックと同相の定周波数クロックソ−スのための方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 可変周波数のシステムクロックと同相の定周波数クロックソースのための方法及 び装置 発明の背景 １、発明の分野 本発明は一般に、データ処理システムにおいてタイミング信号を発生させる装置 に、より詳しくは、可変周波数のシステムクロックを有していて、間隔タイマー 及び関連装置の作動を制御するために定周波数クロックソースを必要とするデー タ処理システムに関する。

２、関連技術の説明 データ処理システムは、一般に、デジタル信号群の処理において共働すべき複数 のコンポーネントを備えている。この種のデータ処理システムは、第１図に図示 されている。このデータ処理システムにおいて、少くとも１つの中央処理ユニッ ト１０（又は１１）、少くとも１つの入／出カニニット１３（又は１４）及びメ モリユニット１５は、システムバス１９により結合されている。コンソールユニ ット１２は、中央処理ユニット（１個以上）に結合することができる。中央処理 ユニットは、命令を表わす論理信号群の形の制御信号に従って、データ情報を表 わす論理信号群を操作する。これらの命令は一般にソフトウェア又はファームウ ェアのプログラムのコンポ−ネントである。メモリユニットは、中央処理ユニッ ト（１個以上）によって操作されるべきプログラム信号群及びデータ信号群を記 憶するための主要機構を供与する。

コンソールユニットは、データ処理システムを初期設定し、データ処理システム の作動中は、端末として作用することができる。コンソールユニットは、データ 処理システムのための診断手順を制御するために屡々用いられる。入／出カニニ ット１３は、データ処理システムとマスメモリ記憶ユニット、端末装置、通信装 置並びに中央処理ユニット（１個以上）との相互作用を必要とする他の周辺装置 との間の信号群の交換のインターフェースを供与する。

データ処理システムのこれらのコンポーネントは首尾一貫した作動を与えるよう に連係化されねばならない。

この連係化は、通常は、タイミング又はクロッキング機構によって行なわれる。

非同期のデータ処理システムの場合、データ処理システムの個別のコンポーネン トは、関連したタロツク機構をもっことができる。非同期データ処理システムの 場合、個別のコンポーネントの間の信号群の交換の間にデータ信号群の完全さを 保証するために、インターフェースユニットが必要とされる。同期式データ処理 システムの場合には、全データ処理システムは、単一のシステムクロックを有し てもよく、この手段によると、全データ処理システムを通じてデータ信号群の流 れを連係化することができる。

可変周波数を有する信号を供与しうるシステムクロックを供与することが時には 望まれる。可変周波数信号は、システムクロックの周波数の増大と共に論理信号 群の処理速度を増大させ、またシステムクロックの周波数の減少と共に該処理速 度を減少させることを可能とする。この機能は、システムの故障の検出において 時には非常に有利となる。それは、特別の機能の詳細な分析を可能とする速度で システムを作動させうるためである。この機能は、システムの周波数を制限する コンポーネント又はユニットを、増大周波数において作動させうる改良されたコ ンポーネント又はユニットに代えうろことによって、全データ処理システムの能 力を増大させるためにも使用しうる。

データ処理システムは、システムクロックのほかに通常は間隔タイマーを備えて いる。間隔タイマーの機能は、周波数が固定されていることによって、カレンダ ーを保持したり、プロジェクト実行時間を測定したり、料金請求情報その他を供 与したりする目的のために実時間測定を供与するために使用可能な、タイミング 情報を供与することである。間隔タイマーは、システムクロックが可変周波数を 有しうるとしても、一定、の周波数のクロックソースによって駆動されなければ ならない。

また、間隔クロックによって使用されるタイミング信号は、システムクロックの 信号と位相同期に保たねばならない。２個の基準周波数の発振器を供与すること は関連技術において知られている。第１発振器の出力信号は、一定の周波数の信 号源を供与するために所定の仕方で処理でき、第２発振器の出力信号は、可変周 波数信号を供与するように制御可能な仕方で処理することができる。

この技術の欠点は、２組の信号を同期させて同相とすることの困難さにある。

そのため、制御可能な周波数を有するシステムクロッキングの目的に使用される 信号を供与すると共に、システムクロック信号と同相のシステム間隔タイマー及 び関連装置のための一定の周波数の信号を供与しうるクロッキング装置の必要が 感じられていた。

発明の概、要 本発明の一目的は、改良されたデータ処理システムを提供することにある。

本発明の別の目的は、制御可能な周波数を有するシステムクロッキング装置を提 供することにある。

本発明の更に別の目的は、データ処理システムの間隔タイマー及び関連装置と共 に使用される一定の周波数を有するクロック信号を提供することにある。

本発明の更に別の目的は、データ処理システム用の周波数が可制御のシステムク ロック信号を提供すると共に、間隔タイマー又は関連装置と共に使用されるシス テムクロック信号と同相の一定の周波数の信号を提供することにある。

本発明のより特定的な目的は、周波数可変のシステムクロック信号を供与するた めに、フィードバック径路中に可制御分周回路を用いて、位相ロックドループ回 路を提供することにある。

本発明の別の特定的な目的は、一般的に一定の時間隔を規定する一連の信号を供 与するために、可制御分周回路からのカウント信号に結合される複数の比較回路 を利用することにある。

前記の目的並びに他の目的は、本発明によれば、位相ロックドループ回路を駆動 する定周波数信号を供与するために基準発振器を使用することによって達成され る。

可変周波数信号は、位相ロックドループユニットの位相比較ユニットにフィード バック信号を供給する前に電圧制御発振器の出力信号を可制御分周回路において 分周することによって発生させる。可制御分周器への入力信号は、システムクロ ック信号のための基礎として使用される信号である。位相比較ユニットへの入力 信号は、基準発振器からの信号と同一周波数にある。比較回路は、システムクロ ック周波数を表わす記憶された整数の計算された分数値と、可制御分周回路中の カウントとを比較する。比較回路中のシステムクロック周波数のこれらの計算さ れた分数値のうちのどれか１つが可制御分周回路からのカウントに等しい場合に 生ずる出力信号は、一定の周波数の信号を供給し、この周波数は、基準周波数の 倍数である。この一定の周波数の信号は、間隔タイマー又は関連装置を制御する ために使用しうる。可制御周波数信号と定周波数信号とがデータ処理システムの 各ユニットに供給されるシステムクロック信号と同相であることを確実にするた めに、システムクロック信号の分配遅延を標準化する分配ネットワークは、位相 ロックドループのフィールドバック部分中に配置されており、それによって、２ 組の信号が同相となることを保証する。

本発明のこれらの目的及び他の目的は、図面を参照しそ以下の説明を読むことに よって理解されよう。

図面の簡単な説明 第１図は、典型的なデータ処理システムのブロック図である。

第２図は、典型的なデータ処理システムのブロック図であり、システムの作動を 同期化するためのシステムクロックの使用を示す。

第３図は、データ処理ユニット又はシステムの作動を制御することができ、しか も定周波数信号を供与しうる可変周波数のシステムクロック信号の発生装置のブ ロック図である。

第４図は、位相ロックドループ回路を用いるデータ処理システムにおいて使用す る可変周波数信号及び定周波数信号の発生装置のブロック図である。

第５図は、データ処理ユニットの作動を同期化するための可制御周波数信号を供 与すると共に可制御周波数のシステムクロック信号と同相の定周波数信号を供与 するクロッキング装置のブロック図である。

好適な実施例の説明 １、各図の詳細な説明 第１図は、関連技術との関係において既に説明した通りである。

第２図を次に参照すると、典型的なデータ処理システムが図示され、システムク ロック２０が特定的に図示されている。システムクロックの通常の位置は、中央 処理ユニットのうちの１つに関連されているが、システムクロックは、データ処 理ユニットのどの部分にも物理的に位置させることができる。システムクロック からの信号は、データ処理システムのいろいろのコンポーネントに分配される。

しかし、システムクロックの接続用ケーブルの長さが可変なため、遅延が起こり 、それによって信号処理に誤りを生ずることがある。データ処理システムの全ユ ニットの作動を確実に同期化させるために、システムクロックがおかれたユニッ トのコンポーネントの径路を含めて、各々の信号径路中に、信号分配ネットワー ク２１を配置し、一定の遅延が各々のユニットに見出されるようにする。システ ムクロックから信号が走行する距離がデータ処理システムの各々のユニットにつ いて異なりうることと、システムクロック信号を受けるインターフェーシング回 路が各々のユニットについて異なりうろことによって、各々の分配ネットワーク ２１（ＸＸ）は、データ処理システムの各々の物理的に分離されたユニット（Ｘ 　Ｘ）においてシステムクロック信号が確実に同期化されるように構成されなけ ればならない。

第３図には、本発明のクロック信号装置の機能的な構成が図示されている。基準 発振器は、固定周波数信号を送出する。基準発振器３１からの信号は、可制御周 波数ユニット３３に供給される。可制御周波数ユニット３３は、ユニット３３の 出力信号の周波数を定めるために使用される制御信号も受ける。可制御周波数ユ ニット３３からの出力信号は、分配ネットワーク２１　（ｘｘ）及び定周波数ク ロックソース３２に供給される。定周波数クロックソース３２は、データ処理シ ステム及び関連装置の間隔タイマー回路の駆動に必要な信号を供給し、分配ネッ トワーク２１への信号は、データ処理システムの各コンポーネントユニットの作 動を連係化するクロッキング信号を供与する。

第４図には、周波数制御ネットワーク３３の詳細なブロック図が示されている。

周波数制御ネットワークは、位相ロックドループ回路を備えている。基準発振器 ３１からの出力信号は、位相比較ユニット４１の第１入力端子に供給される。位 相比較ユニット４１の出力信号は、位相比較ユニットに供給された２つの入力信 号の位相差によって定まる電圧レベルを有する。この出力信号は、電圧制御発振 器４２の入力端子に供給される。この入力信号の振幅は、電圧制御発振器４２の 出力端子の信号の周波数を定める。電圧制御発振器４２の出力信号は、この発振 器の出力信号の周波数を成る一定量において分周する分周回路４３に供給される 。分周回路４３の出力信号は可制御分周回路４４に供給される。可制御分周回路 ４４は、制御信号を受信し、これらの制御信号は、可制御分周回路の入力端子と 出力端子との間の信号の周波数の減少量を定める。可制御分周回路は、ダウンカ ウンタ−によって形成し、入力周波数を除算する数は、数、（ｎ　−１）によっ て定められ（ここにｎは除数である）、ダウンカウンタ−（可制御割算回路４４ ）に入力される。

可制御除算回路の出力信号は、位相比較ユニット４１の第２入力端子に供給され る。明らかなように、電圧制御発振器の出力信号は、除算回路４３の除数を掛算 した基準発振器の周波数に等しい周波数をもち、この値は次に可制御除算回路４ ４の除数によって掛算される。除算回路４３の出力信号は、データ処理ユニット のコンポーネント及び定周波数ユニットに分配されるように、分配ネットワーク ２１（ｘｘ）に供給される。次に第５図を参照すると、定周波数クロックソース ３２の各コンポーネントと共に、周波数制御ネットワーク３３が図示されている 。この実施例によれば、除算回路４３の出力信号は、分配ネットワークユニット ２１　（ｘｘ）に供給される。

分配ネットワークユニット２１（ｘｘ）のうちの１つからの出力信号は、可制御 除算回路４４への入力信号として用いられる。可制御除算回路中のカウントを表 わすカウント信号は、Ｋ除算ユニット５２の入力端子と、Ｋ／（Ｋ−２）除算ユ ニット５３の入力端子とに／（Ｋ−１）除算ユニット５４の入力端子及び図示し ない中間の除算ユニットに供給される。除算ユニット５１の出力端子は、比較器 ５６の第１入力端子に結合され、除算ユニット５２の出力端子は、比較器５７の 第１入力端子に結合され、除算ユニット５３の出力端子は、比較器５８の第１入 力端子に結合され、除算ユニット５４の出力端子は、比較回路５９の第１端子に 結合される。比較器５６、比較器５７、比較器５８及び比較器５９の第２入力端 子は、可制御除算回路４４の現在のカウントを示す端子に結合される。比較器５ ６、比較器５７、比較器５８及び比較器５９の出力端子は、論理ＯＲゲート５５ の入力端子に各々結合される。

２、好適な実施例の作用 好適な実施例の作用は次のように理解できよう。基準周波数は、既知の一定の周 波数の信号を送出する。例えば基準発振器は、周波数２５０ｋＨｚを有しうる。

可制御除算回路４４が入力周波数をｎ−８０によって除算するように構成されて いれば、システムクロック信号は、周波数２０　ｍＨｚに設定されよう。しかし 可制御除算回路４４が値ｎ−８１をもつように構成されていれば、システムクロ ック信号は、２０．２５ｍＨｚの周波数において供給されよう。

このよ′うに、可制御カウンターの形態の制御によって、即ち、ダウンカウンタ −に入れられたカウントの制御によって、システムクロック信号の周波数を変更 できる。

値は、除算器５２−５４にも入力される。各々の除算ユニットにおいて、ｎの値 は、除算ユニットの数Ｋによって定まる値によって除算され、その結果としてＫ は近似的に間隔に等しくなる（近似的に等しい間隔は、値（ｎ−１）がＫによっ て正確に除算できない場合に結果する）。Ｋの値は、基準発振器からの信号の周 波数を掛算する値を定め、定周波数源からの信号の周波数を表示する。例えば、 Ｋの値が４、ｎ−８０ならば、除算回路５２の出力は２０となり、この値は、比 較回路５７に入力される。可制御除算回路４４のカウントが２０に到達すると、 比較器５７は、論理“ＯＲ”ゲート５５に出力信号を送出し、この信号は、論理 “ＯＲ”ゲートの出力端子に供給される。同様に比較器５８は、可制御除算回路 のカウントが４０に到達した時に、論理“ＯＲ”に信号を供給し、比較回路５９ はカウントが６０に到達した時に論理“ＯＲ″ゲート５５に信号を供給する。比 較回路５６はもちろん可制御除算回路４４のカウントが０（８０）に到達した時 に信号を供給する。従って、明らかなように、論理ＯＲゲート５５の出力端子に は、基準発振器３１の周波数のに倍の信号が供給される。例えば、基準発振器の 周波数が２５０ｋＨｚであり、Ｋ−４であると、定周波数クロックソースの周波 数は、Ｉ　ＩＩＨｚとなる。前記のように、システムクロック周波数がＫによっ て正確に除算可能でない場合、個別の間隔はわずかに変化しうる。しかしに番目 の間隔の終了時にはこの間隔は同期される。即ち可制御除算回路４４の再循環と 共に累積誤差が結果することはない。それは、比較回路５６が可制御除算回路と 同一の値即ち０を有するためである。分配ネットワークの位置決めとそれに関係 した時間遅延とは、定周波数クロックソースとシステムクロック信号との間の同 期を保つために必要である。クロック装置のコンポーネントの間に適切なインタ ーフェーシングを得るために必要となりつる成る波形整形回路は、明示されてい ないが、はっきりと指示されるコンポーネントが選択された場合に、当業者によ って容易に特定化されよう。

当業者には明らかなように、位相ロックドループの記述は完全ではなく、低域フ ィルターのような他の素子をループ中に合体させることは可能である。同様に明 らかなように、除算回路４３は、本発明の作用にとって必要ではなく、タイミン グ回路の作成の都合上組込むことができる。

以上の説明は、好適な実施例の作用を説明するためのもので、本発明の範囲を制 限するためのものではない。

本発明の範囲は、下記の請求の範囲のみによって制限される。以上の説明から、 多くの変更が当業者にとってなされうろことは明らかであり、これらの変更は、 本発明の精神及び範囲内に包含されよう。

ＦＩＧ　２ 補正書の翻訳文提出書（特許法第１８４条の８）昭和６３年７　＃９　日

Claims (20)

【特許請求の範囲】
1. １．基準発振器と、 該基準発振器に応答して、可制御周波数をもったシステムクロック信号を供給す るための、クロック手段と、該クロック信号と同相の定周波数信号を供給するた めに該クロック手段に結合された定周波数手段とを有する、データ処理ユニット において使用するためのタイミング装置。
2. ２．該クロック手段が位相ロックドループ回路を含む請求の範囲第１項のタイミ ング装置。
3. ３．システムクロック信号が分配ネットワークを介してデータ処理ユニットに供 給され、該分配ネットワークのうちの１つは該位相ロックドループに結合される 請求の範囲第２項のタイミング装置。
4. ４．該定周波数手段が、整数Ｋと該基準周波数の周波数の積にほぼ等しい周波数 の間隔を供与する除算手段を含む請求の範囲第３項のタイミング装置。
5. ５．該除算手段が、該間隔を定めるための複数の除算回路及び関連比較回路を含 み、Ｋは前記比較回路の数である請求の範囲第３項のタイミング装置。
6. ６．論理“ＯＲ”ゲートを更に含み、前記比較回路の出力端子は該論理“ＯＲ” ゲートの入力端子に結合された請求の範囲第５項のタイミング装置。
7. ７．前記クロック手段が、ダウンカウンターを含み、該ダウンカウンターは、制 御信号に応答して、該ダウンカウンター中に初期値を記憶する請求の範囲第６項 のタイミング装置。
8. ８．データ処理システムにおいて、可変周波数のシステムクロック信号を供与し 且つ間隔タイマー又は関連装置に定周波数信号を供与する方法において、基準周 波数を供与し、 位相ロックドループを該基準発振器に結合し、該位相ロックドループ中に除算回 路を結合し、該除算回路の除数は、制御信号によって定め、該除算回路からの選 定されたカウントによって定まる少くとも近似的に相等しい相互間の時間隔をも った一連の信号を発生させる 各工程から成る供与方法。
9. ９．前記データ処理システムの各々のコンポーネントに組合された分配回路にク ロック信号を結合することを更に含む請求の範囲第８項のクロッキング信号及び 定周波数信号の供与方法。
10. １０．前記分配ネットワークのうちの１つを前記位相ロックドループに結合する 工程を更に含む請求の範囲第８項のシステムクロック信号及び定周波数信号の供 与方法。
11. １１．前記発生工程が、所定値を内部に記憶した比較回路に前記除算回路のカウ ント信号を供給する供給工程を更に含む請求の範囲第１０項のシステムクロック 信号及び定周波数信号の供与方法。
12. １２．該供給工程が 該制御信号を複数の除算ネットワークに該制御信号を供給し、 複数の前記除算回路の各々からの関係する比較回路に信号を供給する 各工程を含む、請求の範囲第１１項記載のシステムクロック信号及び定周波数信 号の供与方法。
13. １３．前記発生工程が、前記相等しい信号間隔が該基準周波数によって定まる間 隔の倍数に等しいようにする工程を含む請求の範囲第１２項記載のシステムクロ ック信号及び定周波数信号の供与方法。
14. １４．可制御周波数を有するシステムクロック信号を供与し、間隔タイマー又は 関連装置に使用するための一定の周波数の信号を供与するためのデータ処理シス テムに使用するためのタイミング装置であって、一定の基準周波数の出力信号を 供与する発振器と、位相ロックドループ回路とを有し、 該位相ロックドループ回路は、該一定の周波数の出力信号を第１入力端子に受け る位相比較ユニットと、該位相比較ユニットに結合された電圧制御発振器と、該 電圧制御発振器に結合された可制御除算回路とを含み、該可制御除算回路は制御 信号に応答し、該制御信号は、該可制御除算回路の除数を定め、該可制御除算回 路の出力信号は、該位相比較ユニットの第２入力端子に結合され、更に、 該可制御除算回路からカウント信号を受ける複数の比較ユニットを有し、 各々の該比較ユニットは、該発振器の基準周波数によって定まる周期の所定の分 数値である出力信号を供与し、前記可制御除算回路への該入力信号がシステムク ロック信号を供与する ようにして成るタイミング装置。
15. １５．該データ処理システムの各々の部分に該システムクロック信号を結合する 分配ネットワークを更に有し、該分配ネットワークは、各々の該部分に予選定さ れた遅延を生ずるようにした請求の範囲第１４項のタイミング装置。
16. １６．該分配ネットワークのうちの１つを該電圧制御発振器と該可制御除算回路 との間に結合した請求の範囲第１５項のタイミング装置。
17. １７．各々の該比較ユニットが、除算ユニットを有し、該除算ユニットが該制御 信号を受ける請求の範囲第１６項のタイミング装置。
18. １８．該除算ユニットと該制御信号とが該定周波数値を定める請求の範囲第１７ 項のタイミング装置。
19. １９．該可制御除算回路がダウンカウンターを含み、前記制御信号が該ダウンカ ウンターに初期値を入力する請求の範囲第１５項のタイミングユニット。
20. ２０．該比較ユニットの出力端子が論理“ＯＲ”素子に結合され、該論理“ＯＲ ”素子の出力端子が該間隔タイマーのための基準信号を供与する請求の範囲第１ ８項記載のタイミングユニット。