KR100193806B1 - 교환시스템의 클럭 발생회로 및 방법 - Google Patents

교환시스템의 클럭 발생회로 및 방법 Download PDF

Info

Publication number
KR100193806B1
KR100193806B1 KR1019950035344A KR19950035344A KR100193806B1 KR 100193806 B1 KR100193806 B1 KR 100193806B1 KR 1019950035344 A KR1019950035344 A KR 1019950035344A KR 19950035344 A KR19950035344 A KR 19950035344A KR 100193806 B1 KR100193806 B1 KR 100193806B1
Authority
KR
South Korea
Prior art keywords
clock
signal
module
frame
clock generation
Prior art date
Application number
KR1019950035344A
Other languages
English (en)
Other versions
KR970025226A (ko
Inventor
이범석
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950035344A priority Critical patent/KR100193806B1/ko
Priority to CN96121934A priority patent/CN1078027C/zh
Priority to US08/730,053 priority patent/US5881113A/en
Publication of KR970025226A publication Critical patent/KR970025226A/ko
Application granted granted Critical
Publication of KR100193806B1 publication Critical patent/KR100193806B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/30—Signalling arrangements; Manipulation of signalling currents
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

[청구범위에 기재된 발명이 속한 기술분야]
교환시스템의 클럭 발생회로
[발명이 해결하려고 하는 기술적 과제]
이중화된 클럭발생회로를 사용하는 교환시스템에서 단일의 신호로 이중화된 클럭발생회로를 초기화시켜 이중화 모듈 간의 동기를 구현한다.
[발명의 해결 방법의 요지]
이중화 모듈로 구성된 교환시스템의 클럭 발생회로가, 외부의 망동기기준신호를 위상동기시켜 시스템의 최상위 클럭을 발생하는 PLL수단과, 최상위클럭을 분주하여 각각 다른 주파수의 시스템 클럭들을 발생하는 동시에 프레임펄스를 발생하는 클럭발생수단과, 프레임펄스 및 상대 모듈의 프레임펄스를 동기시킨 후 지연 및 논리조합하여 이중화동기신호를 발생하는 이중화동기수단을 구비하여, 이중화동기신호를 상대 모듈의 클럭발생수단의 초기화신호로 공급하므로서, 단일의 신호로 시스템 최상위클럭에서 최하위클럭까지 일관된 이중화동기를 유지한다.
[발명의 중요한 용도]
교환시스템에서 이중화된 클럭모듈을 단일의 신호로 동기시키므로서, 시스템 클럭의 순차적인 타이밍을 효과적으로 수행할 수 있다.

Description

교환시스템의 클럭발생회로 및 방법
제1도는 종래의 교환기 클럭톤 모듈의 이중화 동기장치의 구성을 도시하는 도면.
제2도는 본 발명의 동작을 나타내는 타이밍도.
제3도는 본 발명에 따른 교환기의 클럭 발생장치의 개념을 도시하는 도면.
제4도는 제3도의 클럭발생기의 상세 구성을 도시하는 도면.
제5도는 제3도의 이중화동기부의 상세 구성을 도시하는 도면.
본 발명은 교환기의 클럭발생회로 및 방법에 관한 것으로, 특히 최상위 클럭에서 최하위 클럭 까지 일관된 타이밍을 가지며 이중화 동기를 유지하도록 하는 클럭 발생회로 및 방법에 관한 것이다.
교환기에서 클럭을 공급하는 장치는 교환기 내에서 처리되는 음성 및 데이타의 깨짐을 방지하기 위해 이중화되는 것이 일반적이다. 상기 이중화 클럭장치는 PLL(Phase Lock Loop)에서 출력되는 시스템의 최상위클럭을 소정의 분주 주기를 갖는 카운터가 분주하여 하위 클럭들을 발생하게 된다. 또한 이중화 절체시 시스템 클럭의 타이밍을 유지하기 위해서는 이중화 모듈 간에 적절한 신호를 주고받아 이중화 모듈 간에 동기를 유지할 수 있어야 한다.
종래의 교환기에서 이중화 클럭공급장치는 이중화 모듈 간에 2개의 신호를 주고 받아 이중화간 동기를 유지한다. 제1도는 (출원인은 제3자임) 선출원된 1993년 특허 제28396호(교환기 클럭톤 모듈의 이중화 동기장치)의 구성이다.
상기와 같은 종래 기술의 클럭발생 동작을 살펴보면, 제1a분주기22 및 제1b분주기52에서 입력 클럭의 16주기 마다 발생하는 rco출력을 이중화 모듈 간에 주고 받아 상위 주파수 대역의 시스템 클럭을 동기시킨다. 그리고 하위주파수 카운터인 제3a분주기26 및 제3b분주기56에서 발생하는 FSX신호를 이중화 모듈 간에 주고 받아 하위주파수 대역의 시스템 클럭을 이중화 모듈 상호간에 동기시킨다.
그러나 상기와 같은 종래의 클럭발생회로는 이중화모듈 간에 동기를 위해 상위 주파수대역의 시스템 클럭과 하위주파수 대역의 시스템 클럭의 동기를 별도로 수행하게 된다. 이런 방식으로 이중화 모듈에서 발생하는 시스템 클럭의 동기를 수행하는 경우, 최상위 시스템 클럭에서 최하위 시스템 클럭 까지 일관된 타이밍으로 이중화 모듈에서 발생되는 클럭들을 동기시킬 수 없는 문제점이 있었다.
따라서 본 발명의 목적은 이중화된 클럭모듈을 사용하는 교환기에서 이중화된 클럭모듈들이 하나의 신호를 주고 받아 상호동기되고 시스템의 최상위 클럭에서 최하위 클럭 까지 일관된 타이밍을 유지하는 클럭들을 발생할 수 있는 회로 및 방법을 제공함에 있다.
이러한 본 발명의 목적들을 달성하기 위하여 이중화 모듈로 구성된 교환시스템의 클럭 발생회로가, 외부의 망동기기준신호를 위상동기시켜 시스템의 최상위 클럭을 발생하는 PLL수단과, 상기 최상위클럭을 분주하여 각각 다른 주파수의 시스템 클럭들을 발생하는 동시에 프레임펄스를 발생하는 클럭발생수단과, 상기 프레임펄스 및 상대 모듈의 프레임펄스를 동기시킨 후 지연 및 논리조합하여 이중화동기신호를 발생하는 이중화동기수단을 구비하여, 상기 이중화동기신호를 상대 모듈의 클럭발생수단의 초기화신호로 공급하므로서, 단일의 신호로 시스템 최상위클럭에서 최하위클럭 까지 일관된 이중화동기를 유지할 수 있는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다. 도면들중 동일한 부품들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
제3도는 본 발명에 따른 교환기의 클럭발생회로의 개념을 도시하는 도면이다. 제1PLL101은 망동기기준신호와 연결되며, 상기 망동기기준신호에 동기되는 시스템의 최상위클럭을 발생한다. 제1클럭발생기201은 상기 제1PLL101에 연결되며, 상기 최상위클럭을 분주하여 시스템의 최상위 클럭에서 최하위 클럭들을 발생시킨다. 제1이중화동기부301은 상기 제1클럭발생기201에 연결되며, 상기 제1클럭발생기201에서 프레임펄스/fp 및 상대 모듈의 프레임펄스/fp를 입력하여 이중화동기신호/cclr을 발생하며, 상기 이중화동기신호/cclr을 상기 제1클럭발생기201의 초기화신호로 공급한다. 상기와 같은 구성을 제1클럭공급모듈이라 가정한다.
또한 제2PLL102은 망동기기준신호와 연결되며, 상기 망동기기준신호에 동기되는 시스템의 최상위클럭을 발생한다. 제2클럭발생기202은 상기 제2PLL102에 연결되며, 상기 최상위클럭을 분주하여 시스템의 최상위 클럭에서 최하위 클럭들을 발생한다. 제2이중화동기부302은 상기 제2클럭발생기202에 연결되며, 상기 제2클럭발생기202에서 출력되는 프레임펄스/fp 및 상대 모듈의 제1클럭발생기201에서 출력되는 프레임펄스/fp를 입력하여 이중화동기신호/cclr을 발생하며, 상기 이중화동기신호/cclr을 상기 제2클럭발생기202의 초기화신호로 공급한다. 상기와 같은 구성을 제2클럭공급모듈이라 가정한다.
여기서 상기 제1클럭공급모듈 및 제2클럭공급모듈 중 한 클럭공급모듈은 동작 클럭공급모듈이 되고 나머지 클럭공급모듈은 대기 클럭공급모듈이 된다. 상기와 같이 교환기의 클럭공급장치는 이중화하는 것이 일반적이고 외부의 망동기신호에 동기된 타이밍을 교환기에 공급하기 위한 PLL 로직( Phase Lock Loop logic)들을 구비한다. 또한 클럭발생기201 및 202는 카운터들을 구비하며, 상기 PLL101-102에서 출력하는 최상위 클럭을 분주하여 시스템에서 사용하기 위한 최상위 클럭에서 최하위 클럭 까지 순차적으로 발생한다. 그리고 이중화동기부301 및 302는 이중화 절체시 클럭의 동기를 유지하기 위해 동작 및 대기 상태의 클럭공급모듈들의 이중화 동기신호를 발생한다.
제4도는 제3도에서 제1클럭발생기201 및 제2클럭발생기202의 구성을 도시하고 있다. 제1카운터212는 인버터211에서 반전되는 16m신호를 클럭으로 수신하며, 이중화동기신호/cclr을 클리어신호로 입력한다. 상기 제1카운터212는 상기 16m신호를 분주하여 8m, 4m, 2m의 클럭들을 발생한다. 제2카운터214는 인버터213에서 반전되는 2m를 클럭으로 입력하며, 상기 이중화동기신호/cclr을 클리어신호로 입력한다. 상기 제2카운터214는 상기 2m의 클럭을 분주하여 1m, 512k, 256k, 128k의 클럭을 발생한다. 제3카운터215는 상기 제2카운터214의 RCO신호를 인에이블신호로 입력하고 상기 인버터213에서 반전되는 2m를 클럭으로 입력하며, 상기 이중화동기신호/cclr을 클리어신호로 입력한다. 상기 제3카운터215는 상기 제2카운터214의 RCO신호에 의해 인에이블되며 인버터 213에서 반전되는 2m 클럭을 분주하여 64k, 32k, 16k, 8k의 클럭을 발생한다. 여기서 상기 제3카운터215에서 출력되는 RCO신호는 8㎑의 신호로서 프레임주기신호FSX가 된다. 제4카운터216은 상기 제3카운터215에서 출력하는 RCO신호를 인에이블신호로 입력하고, 인버터213에서 반전되는 2m를 클럭으로 입력하여, 상기 이중화동기신호/cclr을 클리어신호로 입력한다. 상기 제4카운터216은 상기 제3카운터215의 RCO신호에 의해 인에이블되며 인버터 213에서 반전되는 2m 클럭을 분주하여 4k, 2k, 1k, 512㎐의 클럭을 발생한다.
또한 낸드게이트217은 2m 클럭 및 프레임주기신호FSX를 부논리곱하여 출력한다. 플립플롭218은 상기 낸드게이트217의 출력을 데이타로 입력하고 상기 4m신호를 클럭으로 입력하여 프레임펄스/fp를 발생한다.
제5도는 상기 제3도의 제1이중화동기부301 및 제2이중화동기부302의 구성을 도시하는 도면이다. 게이트311은 상기 프레임펄스/fp 의 반전신호 및 모듈활성화신호/act의 반전신호를 논리곱하여 출력한다. 게이트312는 상기 모듈활성화신호/act 및 반전된 상대모듈프레임펄스/pfp를 논리곱하여 출력한다. 노아게이트313은 상기 게이트311 및 게이트312의 출력을 부논리합하여 출력한다. 플립플롭314는 상기 노아게이트313의 출력을 데이타로 입력하고 16m를 클럭으로 입력한다. 플립플롭315는 상기 플립플롭314의 출력을 데이타로 입력하고 상기 16m를 클럭으로 입력한다. 플립플롭316은 상기 플립플롭315의 출력을 데이타로 입력하고 상기 16m를 클럭으로 입력한다. 낸드게이트317은 상기 플립플롭315의 반전 출력과 플립플롭316의 출력을 부논리곱하여 이중화동기신호/cclr로 출력한다.
제2도는 상기 제4도 및 제5도에서 각각 발생하는 시스템 클럭들 및 이중화동기신호/cclr의 발생과정을 도시하는 파형도이다.
상기 제2도-제5도를 참조하여 본 발명에 따른 교환기의 클럭 발생과정을 살펴보면, 먼저 상기 제1카운터212는 제2도에 도시된 바와 같은 16m의 최상위클럭을 분주하여 8m, 4m, 2m의 시스템 클럭들을 발생한다. 그리고 제2카운터214-제4카운터216은 상기 제1카운터212의 2m 클럭을 분주하여 1m에서 512㎐의 클럭을 발생한다. 또한 상기 제2카운터215는 8k의 프레임주기신호FSX를 발생한다. 상기 제1카운터212-제4카운터216의 클리어단은 이중화동기신호/cclr에 연결되어 주기적으로 초기화된다. 따라서 상기 제1클럭발생기201 및 제2클럭발생기202는 시스템의 최상위 클럭인 16m를 분주하여 시스템의 최하위 클럭인 512㎐ 까지 순차적으로 발생한다.
또한 상기 제1클럭발생기201 및 제2클럭발생기202는 이중화동기신호/cclr를 발생하기 위한 프레임펄스/fp를 발생한다. 상기 프레임펄스/fp의 발생과정을 살펴보면, 낸드게이트217은 2m 클럭과 프레임주기신호FSX를 부논리곱하여 출력한다. 그리고 플립플롭218은 상기 낸드게이트217의 출력을 데이타로 입력하며, 상기 낸드게이트217의 출력을 4m 클럭에서 동기시켜 프레임펄스/fp로 출력한다. 따라서 상기 프레임펄스/fp는 제2도에 도시된 바와 같이 발생된다.
두번째로 이중화동기신호/cclr의 발생과정을 살펴본다. 동작모드 및 대기모드로 운용되는 이중화 클럭공급모듈 중 대기모드의 클럭공급모듈은 동작모드의 클럭공급모듈로 부터 동작모듈프레임펄스/pfp 및 프레임펄스/fp를 이용하여 이중화동기신호/cclr을 발생한다. 즉, 게이트311-313은 모듈활성화신호/act에 의해 동작 클럭공급 모듈인 경우,/fp를 출력하고, 대기 클럭공급 모듈인 경우,/pfp를 출력하여 플립플롭314에 전달한다.
그리고 플립플롭314-플립플롭316은 상기 게이트313의 출력을 상기 16m 클럭에 동기시켜 제1지연-제3지연시키므로서, 각각 제2도에 도시된 바와 같은 xf2, xf3, xf4를 발생한다. 그리고 낸드게이트317은 /xf2신호와 xf3의 반전신호를 부논리곱하여 이중화동기신호/cclr을 발생한다.
상기 이중화동기신호/cclr은 상기 제2도에 도시된 바와 같이 상기 프레임펄스/fp가 로우 논리를 유지하는 상태에서 상기 16m, 8m, 4m, 2m등 모든 시스템클럭들과 FSX가 동시에 하강 에지(falling edge)가 되는 시점에서 발생됨을 알 수 있다. 그리고 상기 이중화동기신호/cclr을 이중화 클럭공급모듈에서 모두 프레임펄스/fp를 발생할 시 활성화되므로, 결국 두 클럭공급모듈의 클럭이 동기되는 시점에서 이중화동기신호/cclr이 발생되는 것임을 알 수 있다. 상기와 같이 발생되는 이중화동기신호/cclr은 두 클럭발생기201 및 202의 각 카운터212-216의 클리어단으로 인가된다.
따라서 상기 각 시스템클럭을 발생하는 클럭발생기201-202의 모든 카운터212-216들은 상기 이중화동기신호/cclr에 의해 동시에 초기화된다. 그러므로 교환기의 클럭을 공급하는 본 발명에서는 하나의 신호를 주고 받아 이중화 모듈을 동기시키고, 시스템 최상위 클럭에서 부터 최하위 클럭 까지 일관된 타이밍을 가지도록 이중화 모듈의 클럭발생기들이 제어됨을 알 수 있다.

Claims (9)

  1. 이중화 모듈로 구성된 교환시스템의 클럭 발생회로에 있어서, 외부의 망동기기준신호를 입력하며, 상기 망동기기준신호를 위상동기시켜 시스템의 최상위 클럭을 발생하는 피엘엘수단과, 상기 최상위 클럭을 입력하며, 상기 최상위클럭을 분주하여 각각 다른 주파수의 시스템 클럭들을 발생하는 동시에 프레임펄스를 발생하는 클럭발생수단과, 상기 프레임펄스 및 상대 모듈의 프레임펄스를 입력하며, 상기 두 펄스를 동기시킨 후 지연 및 논리조합하여 이중화동기신호를 발생하는 이중화동기수단을 구비하여, 상기 이중화동기신호를 상대 모듈의 클럭발생수단의 초기화신호로 공급하므로서, 단일의 신호로 시스템 최상위클럭에서 최하위클럭 까지 일관된 이중화동기를 유지할 수 있는 것을 특징으로 하는 교환시스템의 클럭 발생회로.
  2. 제1항에 있어서, 상기 클럭발생수단이, 최상위 시스템 클럭을 분주하여 시스템 클럭들을 발생하는 분주수단과, 상기 분주수단의 출력에서 시스템 클럭과 프레임주기신호가 활성화되는 시점에서 프레임펄스를 발생하는 수단으로 구성된 것을 특징으로 하는 교환시스템의 클럭 발생회로.
  3. 제2항에 있어서, 상기 프레임펄스를 발생하는 수단이, 2㎒의 상기 클럭과 8㎑의 상기 프레임주기신호를 부논리곱하는 수단과, 상기 부논리곱 수단의 출력을 4㎒의 클럭에 동기시켜 상기 프레임펄스로 래치하는 수단으로 구성된 것을 특징으로 하는 교환시스템의 클럭 발생회로.
  4. 제1항에 있어서, 상기 이중화동기수단이, 상기 프레임펄스, 상대모듈의 프레임펄스 및 모듈활성화신호를 입력하며, 상기 모듈활성화 신호에 의해 대기 클럭발생 모듈일때 상대방 동작클럭 발생 모듈의 프레임 펄스를 출력하고 동작클럭 발생 모듈일때 프레임 펄스를 출력하는 수단과, 상기 프레임펄스를 최상위 클럭에 동기시켜 지연 및 지연신호들을 논리조합하여 이중화동기신호를 발생하는 수단으로 구성된 것을 특징으로 하는 교환시스템의 클럭 발생회로.
  5. 제4항에 있어서, 대기클럭 발생모듈에서 상기 소정 논리의 프레임 펄스를 발생하는 수단이, 프레임 펄스 반전신호 및 모듈화 신호의 반전신호를 논리곱하는 제1게이트와, 상대방 클럭 발생 모듈의 프레임 펄스의 반전신호와 모듈 활성화신호의 논리곱하는 제2게이트와, 상기 제1 및 제2게이트의 출력을 부논리곱하는 제3게이트로 구성된 것을 특징으로 하는 교환시스템의 클럭 발생회로.
  6. 제5항에 있어서, 상기 이중화동기신호를 발생하는 수단이, 상기 프레임펄스를 상기 최상위 클럭의 1주기 동안 제1지연하는 수단과, 상기 프레임펄스를 상기 최상위 클럭의 2주기 동안 제2지연하는 수단과, 상기 프레임펄스를 상기 최상위 클럭의 3주기 동안 제3지연하는 수단과, 상기 제3지연신호와 반전 제2지연신호를 부논리곱하여 이중화동기신호를 발생하는 게이트로 구성된 것을 특징으로 하는 교환시스템의 클럭 발생회로.
  7. 이중화 모듈로 구성된 교환시스템의 클럭 발생회로에 있어서, 최상위 시스템 클럭을 분주하여 시스템 클럭들을 발생하는 분주수단과, 상기 분주수단의 출력에서 2㎒ 클럭과 프레임주기신호가 활성화되는 시점에서 프레임펄스를 발생하는 수단과, 상기 프레임펄스, 상대 모듈의 프레임펄스 및 모듈활성화신호를 입력하며, 상기 모듈활성화 신호에 의해 대기 클럭발생 모듈일때 상대방 동작클럭 발생모듈의 프레임 펄스를 출력하고, 동작 모듈일때 프레임 펄스를 출력하는 수단과, 상기 프레임펄스를 최상위 클럭에 동기시켜 지연 및 지연신호들을 논리조합하여 이중화동기신호를 발생하는 수단을 구비하여, 상기 이중화동기신호를 클럭 발생 모듈의 각 분주수단의 초기화신호로 인가하므로서, 단일의 신호로 시스템 최상위클럭에서 최하위클럭까지 일관된 이중화동기를 유지할 수 있는 것을 특징으로 하는 교환시스템의 클럭 발생회로.
  8. 제7항에 있어서, 상기 프레임펄스를 발생하는 수단이, 상기 2㎒ 클럭과 8㎑의 상기 프레임주기신호를 부논리곱하는 수단과, 상기 부논리곱 수단의 출력을 4㎒의 클럭으로 래치시켜 상기 프레임펄스를 발생하는 수단으로 구성된 것을 특징으로 하는 교환시스템의 클럭 발생회로.
  9. 이중화 모듈로 구성된 교환시스템의 클럭 발생방법에 있어서, 외부의 망동기기준신호를 위상동기시켜 시스템의 최상위 클럭을 발생하는 과정과, 상기 최상위클럭을 분주하여 각각 다른 주파수의 시스템 클럭들 및 프레임펄스를 발생하는 과정과, 상기 프레임펄스 및 상대 모듈의 프레임펄스를 동기시킨 후 지연 및 논리조합하여 이중화동기신호를 발생하는 과정으로 이루어져, 상기 이중화동기신호를 상대 모듈의 클럭발생수단의 초기화신호로 공급하므로서, 단일의 신호로 시스템 최상위클럭에서 최하위클럭 까지 일관된 이중화동기를 유지할 수 있는 것을 특징으로 하는 교환시스템의 클럭 발생방법.
KR1019950035344A 1995-10-13 1995-10-13 교환시스템의 클럭 발생회로 및 방법 KR100193806B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950035344A KR100193806B1 (ko) 1995-10-13 1995-10-13 교환시스템의 클럭 발생회로 및 방법
CN96121934A CN1078027C (zh) 1995-10-13 1996-10-13 用于交换系统的时钟信号发生电路和方法
US08/730,053 US5881113A (en) 1995-10-13 1996-10-15 Redundancy clock supply module for exchange system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035344A KR100193806B1 (ko) 1995-10-13 1995-10-13 교환시스템의 클럭 발생회로 및 방법

Publications (2)

Publication Number Publication Date
KR970025226A KR970025226A (ko) 1997-05-30
KR100193806B1 true KR100193806B1 (ko) 1999-06-15

Family

ID=19430138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035344A KR100193806B1 (ko) 1995-10-13 1995-10-13 교환시스템의 클럭 발생회로 및 방법

Country Status (3)

Country Link
US (1) US5881113A (ko)
KR (1) KR100193806B1 (ko)
CN (1) CN1078027C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990056144A (ko) * 1997-12-29 1999-07-15 윤종용 키폰시스템에서 리셋신호의 타이밍 지연회로
CN104062896A (zh) * 2014-06-24 2014-09-24 北京航天自动控制研究所 一种周期性控制同步信号的冗余实现方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19947662A1 (de) * 1999-10-04 2001-04-12 Bayerische Motoren Werke Ag Betriebsverfahren für einen Datenbus
JP3875043B2 (ja) * 2001-05-31 2007-01-31 Ｎｅｃエレクトロニクス株式会社 タイミング信号の受け渡し回路
US6839391B2 (en) * 2002-01-08 2005-01-04 Motorola, Inc. Method and apparatus for a redundant clock
DE10329116B3 (de) * 2003-06-27 2004-12-09 Siemens Ag Verfahren und Vorrichtung zur Zeitbildung in einer Datenverarbeitungseinheit
US7237152B2 (en) * 2003-10-24 2007-06-26 Honeywell International Inc. Fail-operational global time reference in a redundant synchronous data bus system
FR2882207B1 (fr) * 2005-02-15 2007-04-27 Alcatel Sa Dispositif de synchronisation a redondance de signaux d'horloge, pour un equipement d'un reseau de transport synchrone
CN100395685C (zh) * 2005-08-12 2008-06-18 鸿富锦精密工业（深圳）有限公司 改良电压信号发生电路
US7518419B1 (en) * 2006-12-15 2009-04-14 National Semiconductor Corporation Wideband power-on reset circuit
FR2928513B1 (fr) * 2008-03-07 2011-02-11 Enensys Technologies Procede de synchronisation d'une pluralite de modules de formatage
FR3009145B1 (fr) * 2013-07-24 2017-06-09 Thales Sa Baie modulaire d'onduleurs et son procede de pilotage pour un ensemble de machines electriques depourvues de capteurs de position

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663956A (en) * 1970-07-01 1972-05-16 Ocean Data Equipment Corp Digital phase measurement computation circuit
US3967250A (en) * 1972-05-22 1976-06-29 Kokusai Denshin Denwa Kabushiki Kaisha Control system of an electronic exchange
US4748644A (en) * 1986-01-29 1988-05-31 Digital Equipment Corporation Method and apparatus for a constant frequency clock source in phase with a variable frequency system clock
US5022057A (en) * 1988-03-11 1991-06-04 Hitachi, Ltd. Bit synchronization circuit
US5289116A (en) * 1990-05-31 1994-02-22 Hewlett Packard Company Apparatus and method for testing electronic devices
JP2766941B2 (ja) * 1990-09-28 1998-06-18 株式会社日立製作所 クロック生成装置とデータ送受信装置及びその方法
US5537655A (en) * 1992-09-28 1996-07-16 The Boeing Company Synchronized fault tolerant reset
US5502297A (en) * 1992-10-22 1996-03-26 Intermec Corporation Method and apparatus for detecting the presence of a surface bearing a bar code symbol
US5371416A (en) * 1993-04-05 1994-12-06 Motorola, Inc. Circuit and method of synchronizing clock signals
US5442315A (en) * 1993-07-27 1995-08-15 International Business Machines Corporation Bit stream rate asynchronous digital phase-locked loop
JP2704102B2 (ja) * 1993-10-22 1998-01-26 日本電気株式会社 クロック同期方式
US5450458A (en) * 1994-08-05 1995-09-12 International Business Machines Corporation Method and apparatus for phase-aligned multiple frequency synthesizer with synchronization window decoder
JPH0888561A (ja) * 1994-09-20 1996-04-02 Fujitsu Ltd 同期回路
US5539786A (en) * 1995-07-31 1996-07-23 The United States Of America As Represented By The Secretary Of The Navy Digital circuit for generating a clock signal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990056144A (ko) * 1997-12-29 1999-07-15 윤종용 키폰시스템에서 리셋신호의 타이밍 지연회로
CN104062896A (zh) * 2014-06-24 2014-09-24 北京航天自动控制研究所 一种周期性控制同步信号的冗余实现方法

Also Published As

Publication number Publication date
US5881113A (en) 1999-03-09
CN1159111A (zh) 1997-09-10
CN1078027C (zh) 2002-01-16
KR970025226A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
KR100193806B1 (ko) 교환시스템의 클럭 발생회로 및 방법
JP2000031954A (ja) 較正ｄｌｌル―プ及び較正ｄｌｌル―プ装置
WO1992007316A1 (en) Dynamically switchable multi-frequency clock generator
US5530726A (en) Method and apparatus for switching of duplexed clock system
US5815694A (en) Apparatus and method to change a processor clock frequency
JP2704102B2 (ja) クロック同期方式
KR100328757B1 (ko) 전송시스템의 클럭신호 전환에 의한 오류방지 장치
KR100468577B1 (ko) 이중화시스템의 클럭 및 프레임동기신호 안정장치
KR960012943A (ko) 동기 회로
KR200212537Y1 (ko) 프레임 펄스와 클럭신호의 동기화 장치
KR0186058B1 (ko) 동기식 클럭 발생회로
KR960027642A (ko) 동기용 입력 기준 클럭 선택장치
JPS59125192A (ja) 分散制御型電子交換機におけるクロツク供給回路
KR0129143B1 (ko) 통신망에서 e1 링크를 이용한 패킷 데이터 처리를 위한 정합장치
KR930003966B1 (ko) Ntsc/pal겸용 발진주파수 변환회로
KR0173055B1 (ko) 국부 타이밍 발생 장치
KR970004925A (ko) 디지탈 교환기의 동기 클럭 제어회로
KR100206890B1 (ko) 구형파 출력 동기회로
SU1427355A1 (ru) Устройство дл синхронизации вычислительной системы
KR970005112Y1 (ko) 위상동기장치
JP3589752B2 (ja) フレーム同期回路
KR20000019229A (ko) 반도체 장치의 클럭 발생 회로
KR960027354A (ko) 디지탈 위상동기루프에서 다중 프레임 펄스 및 클럭 동기 제어 장치
KR19990057778A (ko) 클럭 주파수 분주 장치
KR870006741A (ko) 시분할 다중 통신 시스템의 데이터 동기회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080108

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee