KR0129143B1

KR0129143B1 - 통신망에서 e1 링크를 이용한 패킷 데이터 처리를 위한 정합장치

Info

Publication number: KR0129143B1
Application number: KR1019940035488A
Authority: KR
Inventors: 이인환; 장문수; 박형준; 홍재환; 배달진; 신동진
Original assignee: 양승택; 한국전자통신연구원
Priority date: 1994-12-21
Filing date: 1994-12-21
Publication date: 1998-04-08
Also published as: KR960027822A

Abstract

본 발명은 공중 통신망 및 이동통신망에서 E1 전송로 및 저송장비를 이용하여 거리제한 없이 원격지에 설치되어 있는 시스템간 패킷 데이터를 데이터의 양에 관계없이 전송로의 성능이 허용하는 한 송수신 할 수 있는 E1 링크를 이용한 패킷 데이터 처리를 위한 정합장치에 관한 것으로, E1 링크 정합장치에 필요한 클럭을 공급해 주는 디지털 위상 고정 루우프 회로와, 프로세서로부터 리드/라이트 신호를 수신하는 프로세서 정합회로와, 상기 프로세서 정합회로로부터 받은 보드 어드레스를 디코더하는 디코딩 로직 기능이 있어 보드선택 및 원격 경보와 로우컬 경보를 선택하는 디코더 기능을 수행하는 프로세서 제어 및 보드 디코더 회로와, 상기 프로세서 제어 및 보드 디코더 회로로부터 선택되어 프로세서로부터 신호를 받으면 이에따른 인지신호를 상기 프로세서 정합회로를 통해 프로세서로 알려주어 프로세서 정합의 역할을 수행하는 두 개의 타임 스위치와, 노드 제어보드내의 제어프로세서에 의해 상기 타임 스위치를 통해 초기화되며 자신의 상태를 프로세서 저합회로를 통해 계속해서 프로세서에 보고하는 E1 프레이머와, 상기 E1 프레이머로부터 출력된 단극성 데이터를 ITU-T에서 권고한 양극성 펄스 파형으로 만들어 전송선로로 송출하며 국간 중계기를 통해서 입력되는 양극성 데이터를 단극성 펄스로 재생하여 상기 E1 프레이머에 입력시키는 E1 송/수신회로와, 수신된 IPC 데이터, 클럭, 경보를 IPC 데이터 송/수신회로를 통해 상기 E1 프레이머로 송신시키며 상기 E1 프레이머로부터 수신 되어온 데이터, 클럭, 경보를 IPC 데이터 송/수신회로를 통해 IPC 정합회로로 송신하는 IPC 정합회로 및 상기 디지털 위상 고정 루우프 회로로부터 발생되는 기준 클럭을 분배 또는 분주하여 상기 각 구성요소의 동기신호로 공급하는 클럭발생부를 포함하는 것을 특징으로 하는 통신망에서 E1링크를 이용한 패킷 데이터 처리를 위한 정합장치를 제공하여 기존에 설치되어 운용중인 전송 선로 및 장비를 이용하여 전송회선의 효율을 높이고 경제적인 망 구성이 가능하게 하는 효과가 있다.

Description

통신망에서 E1 링크를 이용한 패킷 데이터 처리를 위한 정합장치

제1도는 E1 링크 정합장치와 외부 블럭간의 연결 상태도.

제2도는 본 발명에 따른 정합장치의 구성 블럭도.

제3도는 IPC 패킷 데이터 처리를 위한 IPC 정합 클럭 생성회로.

제4도는 타이밍 분석도.

제5도는 수정 클럭의 타이밍 분석도.

＊도면의 주요부분에 대한 부호의 설명

201 : 디지털 위상 고정 루우프 회로 202 : 프로세서 정합회로

203 : IPC 정합회로 204 : E1 프레이머

205 : 타임 스위치 206 : 수정 클럭 발생회로

207 : 2.048MHz 클럭 분배기 208 : 프레임 동기 신호 분배기

209 : 4.096Mhz 클럭 분배기 210 : 프로세서 제어 회로

211 : 보드 디코더 회로 212 : IPC 데이터 송/수신회로

본 발명은 공중 통신망 및 이동통신망에서 E1 전송로 및 저송장비를 이용하여 거리제한 없이 원격지에 설치되어 있는 시스템간 패킷 데이터를 데이터의 양에 관계없이 전송로의 성능이 허용하는 한 송수신할 수 있는 E1 링크를 이용한 패킷 데이터 처리를 위한 정합장치에 관한 것이다. 일반적으로, 현대는 통신망이 발달하면서 일반 전화망 위주의 통신망에서 데이터 통신을 위한 데이터 및 컴퓨터 통신을 위한 패킷 망 등의 활용이 증가되고 있는 추세이며 이를 위한 여러 가지 기술이 발전되어가는 추세이다. 상기와 같은 추세에 따른 패킷 망의 한 예로서 네트워크 형성시 E1 2048Kbps 전송방식을 이용하여 원격지에 위치한 시스템과 시스템간의 프로세서간 통신을 하기 위한 패킷 전송용 E1 정합장치와 외부 블걱간의 연결도를 첨부한 제1도를 참조하여 살펴보면 다음과 같다. 패킷통신노드 제어장치(101)는 대용량 프로세서 통신노드 제어 보드로 프로세서 노드에서의 버스 중재에 사용되는 버스중재클럭과 프레임 동기신호를 각 노드에 제공해주는 기능을 갖고 있으며 유지보수 기능으로 각 노드의 상태를 감시하고 주기적인 시험을 수행하며 장애상태로 판정될 경우 그 장애의 범위에 따라 노드절체, 노드정합장치 절체 및 데이터 버스 절체 등을 수행하는 이중화 제어 기능과 시스템 시동시 또는 운용중 필요시 각 노드의 어드레스, 애트리뷰트 및 특성값을 초기화 시키는 기능과 E1 링크 정합용 보드의 초기화와 상태 감시 기능등을 수행한다. 프로세서 통신노드 정합장치(102)는 한 보드당 8개의 노드까지 연결 운용될 수 있으며 E1 링크 정합장치와 연결되어 프로세서 간 통신을 수행한다. E1 링크 정합장치(103)는 노드 정합장치로부터 수신된 패킷 형태의 데이터를 E1 프레임 형태에 맞추어 기지국과 거리 제한없이 연결 운용되며 프로세서 통신노드 제어장치의 제어를 받아 유지보수 기능을 수행한다. 상기와 같은 기능을 갖는 E1 링크 정합장치에 있어서, 본 발명의 목적은 이동통신망에서의 기지국과 교환기 또는 기지국과 제어국간의 프로세서 통신에 응용될 수 있으며 현재 CDMA 이동통신망에서 기지국과 제어국간의 망 연동에 적용되고 있는 E1 링크과 IPC(Inter processor communication) 데이터 처리장치간의 정합에 관한 것으로 이동통신망 뿐 아니라 PSTN, ISDN망에서 원격 가입자 정합장치와 모국 교환기간의 연결에도 적용할 수 있는 통신망에서 E1 링크를 이용한 패킷 데이터 처리를 위한 정합장치를 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 특징은, E1 링크 정합장치에 있어서, E1 링크 정합장치에 필요한 기준클럭을 공급해 주는 디지털 위상 고정 루우프 회로와, 프로세서로부터 리드/라이트 신호를 수신하는 프로세서 정합회로와, 상기 프로세서 정합회로로부터 받은 보드 어드레스를 디코더하는 디코딩 로직 기능이 있어 보드 선택 및 원격 경보와 로우컬 경보를 선택하는 디코더 기능을 수행하는 프로세서 제어 및 보드 디코더 회로와, 상기 프로세서 제어 및 보드 디코더 회로로부터 선택되어 프로세서로부터 신호를 받으면 이에따른 인지신호를 상기 프로세서 정합회로를 통해 프로세서로 알려주어 프로세서 정합의 역할을 수행하는 두 개의 타임스위치와, 노드 제어보드내의 제어프로세서에 의해 상기 타임 스위치를 통해 초기화되며 자신의 상태를 프로세서 저합회로를 통해 계속해서 프로세서에 보고하는 8개의 E1 프레이머와, 상기 E1 프레이머로부터 출력된 단극성 데이터를 ITU-T에서 권고한 양극성 펄스파형으로 만들어 전송선로로 송출하며 국간 중계기를 통해서 입력되는 양극성 데이터를 단극성 펄스로 재생하여 상기 E1 프레이머에 입력시키는 E1 송/수신회로와, 수신된 IPC 데이터, 클럭, 경보를 IPC 데이터 송/수신회로를 통해 상기 E1 프레이머로 송신시키며 상기 E1 프레이머로부터 수신되어온 데이터, 클럭, 경보를 IPC 데이터 송/수신회로를 통해 IPC 정합회로로 송신하는 IPC 정합회로 및 상기 디지털 위상 고정 루우프 회로로부터 발생되는 기준 클럭을 분배 또는 분주하여 상기 각 구성요소의 동기신호로 급하는 클럭 발생부를 포함하는데 있다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 설명한다. 제2도는 본 발명에 따른 정합장치의 구성 블럭도로서, 디지털 위상 고정 루우프 회로(201), 프로세서 정합회로(202), IPC 정합회로(203), E1 프레이머(204), 타임 스위치(205), IPC 정합을 위한 수정 클럭 발생회로(206), 2.048MHz 클럭 분배기(207), 4.096MHz 클럭 분배기(209), 프레임 동기 신호 분배기(208), 프로세서 제어회로(210), 보드 디코더 회로(211) 및 IPC 데이터 송/수신회로(212)로 구성된다. 디지털 위상 고정 루우프 회로(201)는 E1 링크 정합장치에 필요한 클럭을 공급해 주는 회로로 E1 프레이머(204) 및 타임 스위치(205)를 구동시키기 위한 프레임 동기신호, 2.048MHz, 4.096MHz 클럭을 위상고정 루우프 회로의 자체 발진주파수에 의해 동작되어 정합장치내의 모든 클럭의 소스가 된다. 이 경우 데이터 자체가 패킷 형태로 HDLC형태를 가지고 E1 정합장치에서 송신 클럭과 데이터를 보내고 노드 보드에서는 수신된 클럭을 이용하여 데이터를 E1 정합장치로 송신하므로 같은 클러소스를 가지고 데이터를 패치하기 때문에 시스템 동기 문제는 해결된다. 단 이 경우에도 클럭 및 데이터의 전송방식이 EIA-422 방식으로 전되기 때문에 EIA-422 정합용 소자의 전달지연 및 백보드상의 패턴에 의한 지연요소가 발생되나 E1 정합장치내에서 이를 고려하여 설계함으로써 충분한 타이밍 마진을 갖도록 하기위해 각종 클럭 분배회로를 통해 클럭을 공급하도록 한다. 프로세서 정합회로(202)는 프로세서로부터 수신된 리드/라이트 신호를 프로세어 제어회로 및 보드 디코더 회로로 보내주며, 프로세서 제어신호회로 및 보드 디코더 회로는 이 리드/라이트 신호를 제어해서 해당 타임 스위치로 리드/라이트 신호를 보내준다. 한편, 타임 스위치(205)가 프로세서로부터 신호를 받으면 이를 인지(detack)했다는 신호를 프로세서 정합회로를 통해 프로세서로 알려주어 프로세서 정합의 역할을 수행한다. 프로세서 제어신호회로(210) 및 보드 디코더 회로(211)는 프로세서 정합회로로부터 받은 보드 어드레스를 디코더하는 디코딩로직 기능이 있어 보드 선택 뿐만 아니라 두 개의 타임 스위치(205) 선택 및 원격 경보와 로우컬 경보를 선택하는 디코더 기능이 있다. 보드 디코더 회로의 보드 선택 기능은 노드제어 보드의 프로세서 6매의 E1 보드 중 액세스하고 싶은 보드를 어드레스로써 선택할 수 있게 한다. 또한 E1 보드내에서 8개의 E1 링크는 두 개의 타임 스위치에 의해 제어되는데, 각 타임 스위치는 4개의 E1 링크를 제어하므로 해당 E1 링크에 액세스하기 위한 타임 스위치를 보드 어드레스로써 선택 할 수 있게 한다. 한편, 해당 E1 링크의 상태를 감시해서 경보상태를 알려 이를 제어하는 것도 보드 어드레스로써 선택할 수 있게 한다. IPC 정합회로(203)는 수시된 IPC 데이터, 클럭, 경보를 IPC 데이터 송/수신회로(212)를 통해 E1 프레이머로 송신시키며, E1 프레이머로부터 수신되어온 데이터, 클럭, 경보를 IPC 데이터 송/수신회로(212)를 통해 IPC 정합회로로 송신된다. E1 프레이머(204)는 ITU-T에서 권고한 E1 프레이밍 형태로 송/수신 회로와 정합하여 전송로와 연결되어, IPC 정합회로로 수신되는 데이터를 E1 송신회로를 통해 송신한다. E1 수신회로(214)를 통해 수신된 데이터 역시 E1 프레이머를 거쳐 IPC 정합회로(203)로 송신된다.

상기 E1 프레이머(204)는 노드 제어보드내의 제어프로세서에 의해 타임 스위치를 통해 초기화되며, 자신의 상태를 프로세서 정합회로를 통해 계속해서 프로세서에 보고하는 구조를 갖는다. E1 송신회로(213)는 E1 프레이머로부터 출력된 단극성 데이터를 ITU-T에서 권고한 양극성 펄스 파형으로 만들어 전송선로로 송출하며, 국간 중계기(O/R)와의 거리에 따른 등화기능을 수행한다. E1 수신회로는 국간 중계기를 통해서 입력되는 양극성 데이터를 단극성 펄스로 재생하여 E1 프레이머에 입력시킨다. 타임 스위치(205)는 256 × 256 넌 블러킹 타임 스위치로 입출력간의 채널단위의 스위칭이 가능한 회로로 Mitel사의 MT8980 소자를 사용하여 구성하였으며, 본 발명에서는 E1 프레이머의 상태를 감시해서 이상 발생시 이상 발생 상황을 프로세서 제어신호회로 및 보드 디코더 회로와 프로세서 정합회로를 통해 데이터를 프로세서로 보고하는 역할을 한다. 수정 클럭 발생회로(206)는 디지털 위상 고정 루우프 회로로부터 2.04MHz 클럭을 받아 제5도에서와 같이 수정된 클럭으로 만들어 IPC 정합회로의 송신 클럭을 제공하는 회로이다. E1 전송방식에서는 채널 1과 채널 16이 멀티프레임 및 프레임 등기용 채널로 할당되어 순수 데이터를 전송할 수 없으므로 시스템 내에서는 이를 무시하고 데이터를 구성해야 한다. 이러한 동작을 위해 시스템 클럭을 수정해야 매 프레임마다 채널 0과 채널 16의 기간동안 클럭을 내보내지 않도록 함으로써 이 기간동안의 데이터의 읽혀지지 않도록 하였다. 2.048MHz 클럭 분배기(207)는 디지털 위상 고정 루우프 회로로부터 2.048MHz 클럭을 받아 팬 아웃을 고려하여 8개의 E1 프레이머에 클럭을 공급하며 패킷노드 보드로 송신하는 수정된 2.048MHz 클럭이 원래의 2.048MHz 클럭보다 지연되므로 이와 동기를 맞추기 위해 2.048MHz 클럭 분배기(207)는 클럭의 지연을 똑같이 맞추어 주는 기능도 한다. 4.096MHz 클럭 분배기(208) 역시 디지털 위상 고정 루우프 회로로부터 4.096MHz 클럭을 받아 2개의 타임 스위치에 클럭을 공급하며 2.048MHz 클럭 및 프레임 동기 신호와의 동기를 맞추기 위해 동일한 지연을 갖도록 하는 기능도 수행한다. 프레이밍 신호 분배기(209)는 디지털 위상 고정 로우프 회로로부터 받은 프레이밍 신호를 2개의 타임 스위치 및 8개의 E1 프레이머에 팬 아웃을 고려하여 프레이밍 신호를 공급한다. 이 신호 역시 클럭간의 동기를 맞추기 위해 동일한 지연을 갖도록 하는 기능도 수행한다. 프로세서 제어회로(210)는 프로세서로부터 수신된 리드/라이트 신호를 타임 스위치로 송신한다. 또한 이 리드/라이트 신호를 이용하여 프로세서 정합회로의 어드레스 게이트를 제어하는 신호를 만들어 프로세서 정합회로에 송신한다. 보드 디코더 회로(201)의 기능은 다음과 같다. 보드 선택 기능은 프로세서가 6장의 E1 보드 중 해당 보드를 보드 어드레스로써 선택할 수 있게 한다. 또한 E1 보드내에서 8개의 링크를 타임 스위치 2개를 통해 제어하는데, 각 타임 스위치는 4개의 E1 링크를 제어하므로 해당 E1 링크에 액세스하기 위한 타임 스위치를 보드 어드레스로써 선택할 수 있게 한다. 한편 해당 링크의 상태를 감시해서 경보상태를 알려 이를 제어하는 것도 보드 어드레서로써 선택할 수 있게 한다. 제3도는 IPC 패킷 데이터 처리를 위한 IPC 정합 클럭 생성 회로이다. E1 전송 데이터를 IPC 데이터로 처리하는 과정에서 채널 0과 채널 16이 IPC 데이터가 아닌 전송을 위한 정보이므로 이 채널의 기간 동안으 클럭을 발생시키면 안된다. 따라서 2.048MHz 클럭을 분주해서 256KHz 클럭으로 만들어 8비트 × 32 채널을 만들었고, 카운트 회로를 통해 채널 0과 채널 16의 기간 동안은 low 상태로, 나머지 채널 동안은 하이 상태로 출력되도록 MASK 파형을 만들었다. 한편 2.048MHz 클럭을 반전시킨 후 MASK 파형과 논리 AND 시켜서, high로 MASK된 채널동안은 클럭이 공급되고, low로 MASK된 기간 동안은 클럭이 공급되지 않도록 IPC 정합 클럭 생성 회로를 설계하였다.

제4도는 타이밍 분석도이다. 프레이밍 신호는 항상 125usec의 주기를 가지며, 초당 8000개의 프레이밍 신호가 생성된다. 프레이밍 신호가 제로로 되는 기간은 488nsec이다. 2.048MHz 클럭의 시작은 프레이밍 신호가 제로로 떨어진 후 244nsec에 서이다. 이 클럭의 비는 4.096MHz 클럭의 시작은 프레이밍 신호가 제로로 떨어진 점이다. 이 클럭의 비는 4.096Mbit/sec이며, 사이클은 512 사이클이 된다. 데이터의 시작은 프레이밍 신호가 제로로 떨어진 후 244nsec에서 이다.

제5도는 수정 클럭의 타이밍 분석도이다. 데이터는 프레이밍 신호가 제로로 떨어진 후 244nsec 지점에서 시작해서 다음 프레이밍 신호가 올 때까지 32채널의 데이터가 연속적으로 들어온다. 한편 2.048MHz 클럭의 시작도 프레이밍 신호가 제로로 떨어진 후 244nsec에서 시작하므로 이 클럭을 이용해서 데이터를 읽을 수는 없다. 따라서 반주기 동안 클럭을 지연시켜 클럭의 라이징 에지에서 데이터를 읽을 수 있도록 클럭을 수정하였다. 또한, E1 방식에서는 32개의 채널이 사용 가능한데, 채널 0과 채널 16은 IPC 데이터가 아닌 전송을 위한 정보이므로 이 채널 기간 동안은 IPC 정합을 위한 클럭을 내보내지 않도록 함으로써, IPC 정합을 위한 클럭을 생성시켜 IPC 정합을 가능케 했다. 상기와 같이 동작하는 본 발명에 따른 통신망에서 E1 링크를 이용한 패킷 데이터 처리를 위한 정합장치를 제공하여 기존에 설치되어 운용중인 전송 선로 및 장비를 이용하여 전송회선을 효율을 높이고 경제적인 망 구성이 가능하게 하는 효과가 있다.

Claims

E1 링크 정합장치에 있어서, E1 링크 정합장치에 필요한 클럭을 공급해 주는 디지털 위상 고정 루우프 회로와; 프로세서로부터 리드/라이트 신호를 수신하는 프로세서 정합회로와; 상기 프로세서 정합회로로부터 받은 보드 어드레스를 디코더하는 디코딩 로직 기능이 있어 보드 선택 및 원격 경보와 로우컬 경보를 선택하는 디코더 기능을 수행하는 프로세서 제어 및 보드 디코더 회로와; 상기 프로세서 제어 및 보드 디코더 회로로부터 선택되어 프로세서로부터 신호를 받으면 이에따른 인지신호를 상기 프로세서 정합회로를 통해 프로세서로 알려주어 프로세서 정합의 역할을 수행하는 두 개의 타임 스위치와; 노드 제어보드내의 제어프로세서에 의해 상기 타임 스위치를 통해 초기화되며 자신의 상태를 프로세서 저합회로를 통해 계속해서 프로세서에 보고하는 E1 프레이머와; 상기 E1 프레이머로부터 출력된 단극성 데이터를 ITU-T에서 권고한 양극성 펄스 파형으로 만들어 전송선로로 송출하며 국간 중계기를 통해서 입력되는 양극성 데이터를 단극성 펄스로 재생하여 상기 E1 프레이머에 입력시키는 E1 송/수신회로와; 수신된 IPC 데이터, 클럭, 경보르 IPC 데이터 송/수신회로를 통해 상기 E1 프레이머로 송신시키며 상기 E1 프레이머로부터 수신되어온 데이터, 클럭, 정보를 IPC 데이터 송/수신회로를 통해 IPC 정합회로로 송신하는 IPC 정합회로; 및 상기 디지털 위상 고정 루우프 회로로부터 발생되는 기준 클럭을 분배 또는 분주하여 상기 각 구성요소의 동기신호로 공급하는 클럭발생부를 포함하는 것을 특징으로 하는 통신망에서 E1 링크를 이용한 패킷 데이터 처리를 위한 정합장치.
제1항에 있어서, 상기 클럭발생부는 상기 디지털 위상 고정 루우프 회로로부터 2.048MHz 클럭을 받아 팬 아웃을 고려하여 8개의 E1 프레이머에 클럭을 공급하며 패킷노드 보드로 송신하는 수정된 2.048MHz 클럭이 원래의 2.048MHz 클럭보다 지연되므로 이와 동기르 맞추기 위해 클럭의 지연을 똑같이 맞추어 주는 2.048MHz 클럭 분개기와; 상기 디지털 위상 고정 루우프 회로로부터 4.096MHz 클럭을 받아 2개의 타임 스위치에 클럭을 공급하며 2.048MHz 클럭 및 프레임 동기 신호와의 동기를 맞추기 위해 동일한 지연을 갖도록 하는 4.096MHz 클럭 분배기와; 상기 디지털 위상 고정 로우프 회로로부터 받은 프레이밍 신호를 2개의 타임 스위치 및 8개의 E1 프레이머에 팬 아웃을 고려하여 프레이밍 신호를 공급하는 프레밍동기 분배기; 및 디지털 위상 고정 루우프 회로로부터 2.04MHz 클럭을 받아 수정된 클럭으로 만들어 IPC 정합회로의 송신 클럭을 제공하는 수정 클럭 발생회로로 구성되는 것을 특징으로 하는 통신망에서 E1 링크를 이용한 패킷 데이터 처리를 위한 정합장치.