CN100349469C - 自动选择同步时钟脉冲源的isdn专用小型交换机 - Google Patents

自动选择同步时钟脉冲源的isdn专用小型交换机 Download PDF

Info

Publication number
CN100349469C
CN100349469C CNB021491402A CN02149140A CN100349469C CN 100349469 C CN100349469 C CN 100349469C CN B021491402 A CNB021491402 A CN B021491402A CN 02149140 A CN02149140 A CN 02149140A CN 100349469 C CN100349469 C CN 100349469C
Authority
CN
China
Prior art keywords
clock pulse
signal
output
circuit
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021491402A
Other languages
English (en)
Other versions
CN1433224A (zh
Inventor
张图尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN1433224A publication Critical patent/CN1433224A/zh
Application granted granted Critical
Publication of CN100349469C publication Critical patent/CN100349469C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/58—Arrangements providing connection between main exchange and sub-exchange or satellite
    • H04Q3/62—Arrangements providing connection between main exchange and sub-exchange or satellite for connecting to private branch exchanges
    • H04Q3/625—Arrangements in the private branch exchange
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0435—Details
    • H04Q11/0471—Terminal access circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13209—ISDN
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13213—Counting, timing circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1322—PBX
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1325—Priority service
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13305—Transistors, semiconductors in general
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1332—Logic circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13322—Integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1336—Synchronisation

Abstract

一种自动选择同步时钟脉冲源的综合业务数字网专用小型交换机。此综合业务数字网专用小型交换机包括数个中继线芯片、数个客户端芯片及数个优先权选择电路。其中中继线芯片经过中继线接口连接至网络终端，再经过网络终端连接至中心局，用以接收帧同步时钟脉冲输出信号与数据时钟脉冲输出信号。客户端芯片经过客户端接口连接至终端设备，用以接收帧同步时钟脉冲输出信号与数据时钟脉冲输出信号。而优先权选择电路连接至中继线芯片，且以菊环式电路的方式互相连接，用以送出帧同步时钟脉冲输出信号与数据时钟脉冲输出信号。

Description

自动选择同步时钟脉冲源的ISDN专用小型交换机
技术领域
本发明是有关于一种选择同步时钟脉冲源的综合业务数字网专用小型交换机(integrated services digital network private branch exchange，简称ISDN PBX)及方法及数字锁相环路的控制方法，且特别是有关于一种自动选择同步时钟脉冲源的综合业务数字网专用小型交换机及方法及数字锁相环路的控制方法。
背景技术
公知的综合业务数字网专用小型交换机如图1所示，此ISDN PBX12包括N(N为正整数)个中继线(LT-T)芯片16、L个客户端(LT-S)芯片18。其中N个LT-T芯片16经过中继线(trunk，简称T)接口连接至网络终端(network terminal 1，简称NT1)，再经过NT1连接至中心局(central office，简称CO)。而L个LT-S芯片18，经过客户端(subscribe，简称S)接口连接至终端设备(terminal equipment，简称TE)。因为在ISDN PBX(12)中，同步于中心局的时钟脉冲源是必要的。因此如何快速且自动地选择同步于中心局的时钟脉冲源是一个重要的课题。
当ISDN PBX12无任何一外线被呼叫使用时，必须由ISDN PBX本身提供一稳定的随意执行时钟脉冲(free running clock)给ISDN PBX使用。当有一外线被呼叫使用，N个LT-T芯片16中的一个LT-T芯片的第1层会使能，并产生一个来自时钟脉冲恢复(clock recovery)电路的同步于中心局的时钟脉冲源，称为计时钟脉冲(clock pulse，以下简称CP)，以及使能信号(active level，简称ACTL)。并将CP当成ISDN PBX的参考时钟脉冲。在图1中是以非终端(non-terminal)8信道的通用电路接口(generic circuitinterface，简称GCI)总线做为系统的总线，其数据时钟脉冲(data clock，简称DCL)信号的操作频率为4.096百万赫兹(MHZ)，帧同步时钟脉冲(frame synchronization clock，简称FSC)信号为8千赫兹(kHZ)。公知的选择同步时钟脉冲源的方法是将CP经过数字锁相环路(digital phaselocked loop，简称DPLL)做锁相，以产生DCL，以提供给ISDN PBX使用。在图1中的标号10的部分是需要外加的数字锁相环路(Digital PhaseLocked Loop，简称DPLL)与固定逻辑(glue logic)。对公知的选择同步时钟脉冲源的方法而言，如果多条外线一起被呼叫时或使用时，ISDN PBX必须先透过软件，再经过微处理器14判断N个LT-T芯片16中有哪些LT-T芯片的第1层正在使能，再任意选择正在使能状态的LT-T芯片的时钟脉冲做为局部(local)ISDN PBX的参考时钟脉冲。由于必须以软件来选择同步于中心局的时钟脉冲源，所以无法做实时的控制，而且浪费系统的资源。
因此由上述所知，公知的技术具有以下缺点：
1、因为由软件做控制，所以无法做实时的控制，因此难以确保ISDNPBX的系统性能。
2、由于所有的外线在任一时间都可能接通或挂断，为了取得一正被呼叫或接通的外线做为参考的时钟脉冲，软件需忙于轮询(polling)与比对，因此降低系统性能。
3、增加软件程序的复杂度。
4、需要外加的DPLL与固定逻辑电路，以达成同步时钟脉冲源的功能。
5、无法自动选择适当的同步于中心局的时钟脉冲源。
6、由于此ISDN PBX不能自动选择同步时钟脉冲源，而使外部的DPLL必须都处于电源开启的状态，而增加功率的消耗。
发明内容
本发明提出一种自动选择同步时钟脉冲源的ISDN PBX的方法及数字锁相环路的控制方法。因为此ISDN PBX将DPLL电路整合在芯片中，所以可以减少占据印刷电路板的空间及印刷电路板上的组件数目。而且此ISDN PBX不只可经过优先权选择电路来自动选择同步时钟脉冲源，而且可使软件不需要经过不断轮询与比对的方式以决定参考同步时钟脉冲源，还可以自动地将没有被选为参考同步时钟脉冲源的DPLL的电源关闭，以达成节省消耗功率的目的。
为达成上述目的，本发明提出一种自动选择同步时钟脉冲源的ISDNPBX。此ISDN PBX包括数个LT-T芯片、数个LT-S芯片及数个优先权选择电路。其中中继线芯片经过中继线接口连接至网络终端(NT1)，再经过网络终端连接至中心局，用以接收帧同步时钟脉冲输出信号与数据时钟脉冲输出信号。客户端芯片经过客户端接口连接至终端设备，用以接收帧同步时钟脉冲输出信号与数据时钟脉冲输出信号。而数个优先权选择电路连接至中继线芯片，且以菊环式电路的方式互相连接，用以送出帧同步时钟脉冲输出信号与数据时钟脉冲输出信号。当一外线呼叫时，数个优先权选择电路会自动选择优先权最高的数个优先权选择电路的一个及数个中继线芯片的一个，而将所选择的中继线芯片的第一层使能，并提供同步于一局端的一同步时钟脉冲源。
在本发明的一较佳实施例中，每一优先权选择电路包括一个DPLL，其置于自动选择同步时钟脉冲源的ISDN PBX的芯片之中。DPLL用以将第一时钟脉冲信号锁住同步于中心局的第三时钟脉冲信号，以产生第四时钟脉冲信号，做为局部ISDN PBX的数据时钟脉冲输出(data clock output，简称DCLO)信号的时钟脉冲，而第四时钟脉冲信号经过优先权选择电路中的第二分频器，产生第五时钟脉冲信号，做为局部ISDN PBX的帧同步时钟脉冲输出(frame synchronization clock output，简称FSCO)信号的时钟脉冲。
本发明还提出一种自动选择同步时钟脉冲源的方法，其适用于具有数个LT-T芯片与数个LT-S芯片的ISDN PBX。在此方法中，首先提供数个以菊环式电路的方式循序连接的优先权选择电路。之后，当外线呼叫时，这些优先权选择电路会自动选择被呼叫到外线中的优先权最高的优先权选择电路及LT-T芯片，而将此LT-T芯片的使能信号(En)的使能，并提供同步于中心局的同步时钟脉冲源。
在本发明的一个较佳实施例中，同步时钟脉冲源是由时钟脉冲恢复电路所产生。而未被选择为同步时钟脉冲源的其它优先权选择电路与其它LT-T芯片的第1层都处于无效的状态。此外如果无任何外线呼叫时，这些优先权选择电路会将优先权最低的优先权选择电路的LT-T芯片的使能信号(En)使能，并提供稳定的随意执行时钟脉冲。
本发明另外还提出一种自动选择同步时钟脉冲源的DPLL的控制方法，其适用于具有数个LT-T芯片、数个LT-S芯片与数个以菊环式电路的方式循序连接的优先权选择电路的ISDN PBX。在此方法中，首先提供数个数字锁相环路，置于优先权选择电路中。接着，当外线呼叫时，这些优先权选择电路会自动选择优先权最高的优先权选择电路及LT-T芯片，而将此LT-T芯片的使能信号(En)使能，提供同步于中心局的同步时钟脉冲信号。之后，利用此优先权选择电路中的数字锁相环路锁住同步于该中心局的同步时钟脉冲信号。
在本发明的另一较佳实施例中，只有置于此最高优先权选择电路中的DPLL会使能。而未被选择为同步时钟脉冲源的其它DPLL都处于无效的状态。此外如果无任何外线呼叫时，只有优先权最低的优先权选择电路中的DPLL会使能，而其它的DPLL都处于无效的状态。
综上所述，本发明的自动选择同步时钟脉冲源的ISDN PBX及方法及其DPLL的控制方法，在有无外线呼叫时，都能实时地自动选择同步时钟脉冲源，所以可以解决由于软件不断轮询与比对，所造成的系统性能降低。而且将DPLL整合至自动选择同步时钟脉冲源的ISDN PBX芯片中，可以减少占据印刷电路板的空间及印刷电路板上的组件数目。此外，因为只有唯一被选为参考时钟脉冲源的DPLL的电源会开启，没有被选为参考时钟脉冲源的DPLL的电源都会关闭，以达成节省消耗功率的目的。
为让本发明的上述和其它目的、特征和优点，能更加明显易懂，下文特举较佳实施例，并配合附图，做详细说明。
附图说明
图1绘示的是公知的ISDN PBX的电路方块图；
图2绘示的是根据本发明的自动选择同步时钟脉冲源的ISDN PBX的一较佳实施例的电路方块图；
图3绘示的是根据本发明的自动选择同步时钟脉冲源的ISDN PBX的一较佳实施例的优先权选择电路的电路方块图；
图4绘示的是根据本发明的自动选择同步时钟脉冲源的ISDN PBX的一较佳实施例的优先权选择电路的详细电路图。
标号说明
10：数字锁相环路(DPLL)与固定逻辑         12：公知的ISDN PBX
14：微处理器                             16：N个LT-T芯片
18：L个LT-S芯片                          20：本发明的ISDN PBX
200、202、204：LT-T芯片及优先权选择电路
206、208、210：LT-S芯片
30、32、34、36：优先权选择电路402、404、 408：与门
406：或门                                410：开关
412：数字锁相环路(DPLL)                  414：时钟脉冲恢复电路
416：除64分频器                          418：除512分频器
420，422：非门424，                      426：缓冲器
具体实施方式
请参照图2，其绘示的是根据本发明的自动选择同步时钟脉冲源的ISDN PBX的一较佳实施例的电路方块图，此ISDN PBX(20)包括第1个LT-T芯片及优先权选择电路200、第2个LT-T芯片及优先权选择电路202至第N(N为正整数)个LT-T芯片及优先权选择电路204；以及第1个LT-S芯片206、第2个LT-S芯片208至第L(L为正整数)个LT-S芯片210。图3绘示的是根据本发明的自动选择同步时钟脉冲源的ISDN PBX的一较佳实施例的优先权选择电路的电路方块图，包括第1个优先权选择电路30的芯片1(chip(1))、第2个优先权选择电路32的chip(2)、至第M(M为正整数且1＜M＜N)个的优先权选择电路34的chip(M)、以及至第N个的优先权选择电路36的chip(N)。
图4绘示的是根据本发明的自动选择同步时钟脉冲源的ISDN PBX架构的一较佳实施例的优先权选择电路的详细电路图。此优先权选择电路包括：具有连接至一LT-T芯片的第一层的使能信号(active level 1，简称ACTL1)的输入端及输出端的非门420。具有连接至优先准位(prioritylevel，简称PL)信号的输入端及输出端的非门422。具有连接至外部时钟脉冲指示信号(external clock indication signal，简称XCI)的第一输入端、连接至ACTL1信号与非门420的该输入端的第二输入端、以及连接至内部时钟脉冲输出信号(intemal clock output signal，简称ICO)的输出端的与门402。具有连接至ICO与与门402的输出端的第一输入端、连接至非门422的输出端的第二输入端、以及输出端的与门404。具有连接至XCI的第一输入端、第二输入端、以及输出端的与门408。具有连接至与门408的输出端的第一输入端、连接至与门404的输出端的第二输入端、以及输出端的或门406。具有连接至T接口的输入端，以及输出端的时钟脉冲恢复电路414。具有连接至时钟脉冲恢复电路414的输出端的输入端，以及输出端的除64分频器416。具有连接至16.384MHz时钟脉冲信号的第一输入端、连接至除64分频器416的输出端的第二输入端、第一输出端、第二输出端、以及连接至或门406的输出端的控制端的开关410。具有连接至开关410的第一输出端的第一输入端、连接至开关410的第二输出端的第二输入端、第一输出端、以及第二输出端的DPLL412。具有连接至DPLL412的第一输出端的输入端，以及输出端的除512分频器418。具有连接至除512分频器418的输出端的输入端、连接至FSCO的输出端、以及连接至或门406的输出端与开关410的控制端的控制端的缓冲器424。以及具有连接至DPLL412的第二输出端的输入端、连接至DCLO的一输出端、以及连接至缓冲器424的控制端、或门406的输出端与开关410的控制端的控制端的缓冲器426。
在此实施例中，假设chip(1)优先权为最高，而chip(N)优先权为最低。此优先权选择电路将配合图4做详细说明。
如果chip(M)的XCI为0，也就是XCI(M)＝0时，表示在比此芯片优先权为高的chip(M-1)、chip(M-2)、...、chip(1)之中，有一个芯片的第1层已经进入使能状态，而使此芯片的ACTL1信号为0，表示此芯片已被选为提供参考同步时钟脉冲源的来源。而比chip(M)优先权为低的(包括chip(M)、chip(M+1)、chip(M+2)、...、chip(N)不会被选为同步时钟脉冲源。所以chip(M)的ACTL1(M)信号为1，由图4中可知chip(M)的ICO(M)为XCI(M)与ACTL1(M)经过与门402的输出，因为此时XCI(M)＝0，所以ICO(M)＝0。因为XCI(M+1)＝ICO(M)＝0，所以ICO(M+1)＝0，同理，ICO(M+2)、ICO(M+3)、...、ICO(N)都为0。因为ICO为与门404的一个输入，所以与门404的输出为0。因此或门406的输出En(M)，En(M+1)...，En(N)可简略为XCI与ACT1经过第1非门420的反相输出信号，经过与门408的输出。因为chip(M)、chip(M+1)、chip(M+2)、...、chip(N)的XCI为0，ACT1为1，则与门408的输出信号En都为0。因为chip(M)、chip(M+1)、chip(M+2)、...、chip(N)的En都为0，所以开关410处于开路状态，使得DPLL 412的时钟脉冲为无效(disable)，且FSCO与DCLO信号也无效，所以chip(M)、chip(M+1)、chip(M+2)、...chip(N)未被选为同步时钟脉冲源。此时，只有被选到的芯片的DPLL会使能，其它芯片的DPLL都处于无效的状态。所以使系统达成节省功率消耗的功能。
如果XCI(M)为1，表示在比此芯片优先权为高的chip(M-1)、chip(M-2)、...、chip(1)之中的第1层都未使能，而处于无效状态。因此，比chip(M)优先权为低的(包括chip(M)、chip(M+1)、chip(M+2)、...、chip(N)都有可能被选为同步时钟脉冲源。如果chip(M)、chip(M+1)、chip(M+2)、...、chip(N)有任一个在使能状态，则此芯片的ACTL1信号为0，在此例中，chip(M)被选为同步时钟脉冲源，所以ACTL1(M)＝0，参考图4，可得知ICO(M)＝0。使得En(M)可简略为XCI(M)与ACT1(M)的反相经过AND与门408的输出，所以En(M)为1。由于此时开关410导通，所以DPLL 412开始使能，而来自T接口的三准位信号(PseudoTenary Coding)，经过时钟脉冲恢复电路414与除64分频器416产生同步于中心局的8kHz时钟脉冲信号。当开关410导通时，DPLL 412会利用芯片外部的时钟脉冲16.384MHz锁住同步于中心局的时钟脉冲8kHz，以产生时钟脉冲4.096MHz，并经过缓冲器426做为局部ISDN PBX的DCLO的时钟脉冲。而时钟脉冲4.096MHz经过除512分频器418，产生时钟脉冲8kHz，并经过缓冲器424做为局部ISDN PBX的FSCO的时钟脉冲。因为DCLO与FSCO是开路漏极的信号，所以chip(1)，chip(2)...chip(N)的DCLO与DCL，FSCO与FSC都连在一起，而将此局部ISDN PBX的时钟脉冲传送至未被选择到的chip(1)，chip(2)、...chip(M-1)、chip(M+1)、chip(M+2)、...、chip(N)的DCL与FSC使用。因为ICO(M)＝0且被串接到较低优先权的chip(M+1)的XCI(M+1)，所以XCI(M+1)＝0，使比chip(M)优先权为低的chip(M+1)的En为0且ICO(M+1)＝0，同理chip(M+2)、chip(M+3)、...、chip(N)的En与ICO为0。即使chip(M+2)、chip(M+3)、...、chip(N)的第一层进入使能状态(ACTL1＝0)，由于XCI(M+2)，XCI(M+3)...XCI(N)都为0，所以chip(M+2)、chip(M+3)、...、chip(N)的En与ICO还是为0。因此，如果chip(M)被选到，则chip(1)、chip(2)、...、chip(M-1)、chip(M+1)、chip(M+2)、...、chip(N)的DPLL将处于无效的状态。也就是，只有被选到的芯片的DPLL会使能，其它芯片的DPLL都处于无效的状态。所以使系统达成节省功率消耗的功能。
如果所有芯片都处于无效的状态，也就是ACTL1(1)、ACTL1(2)、...、ACTL1(N)且XCI(1)、XCI(2)、...、XCI(N)均为1，所以ICO(1)、ICO(2)、...、ICO(M)均为1。而除了最低优先权的chip(N)的PL信号设为0外，其它的chip(1)、chip(2)、...、chip(N-1)的PL信号都设为1。因为chip(N)的PL信号经过非门422后的输出为高逻辑准位，所以与门404的输出为高逻辑准位。使得或门406的输出En为1，而将开关410导通，然后提供一个随意的执行时钟脉冲给DPLL，使系统在没有任何外线呼叫时，提供稳定随意的执行时钟脉冲给系统使用。在这种情形下，也是只有chip(N)的DPLL会使能，其它芯片的DPLL都处于无效的状态。所以使系统达成节省功率消耗的功能。
综上所述，本发明具有如下的优点：
1.不管外线如何操作，自动选择同步时钟脉冲源的ISDN PBX的优先选择电路都能自动实时选择优先权最高，且LT-T芯片的第1层正在使能的恢复时钟脉冲做为同步时钟脉冲源，以确保此自动选择同步时钟脉冲源的ISDN PBX的系统性能。如果此自动选择同步时钟脉冲源的ISDN PBX无任一外线呼叫使用时，能提供一个稳定的随意执行时钟脉冲给系统使用。
2.解决由软件不断轮询与比对哪一条外线的第1层使能，以决定选择参考同步时钟脉冲源方法。
3.软件不再需要浪费资源去决定同步时钟脉冲源的问题。
4.因为此ISDN PBX包含DPLL电路，所以可以减少占据印刷电路板的空间及印刷电路板上的组件数目。而本发明提供DPLL电源关闭的功能，也就是说，只有唯一被选为参考时钟脉冲源的DPLL的电源会开启，没有被选为参考时钟脉冲源的DPLL的电源都会关闭，以达成节省消耗功率的目的。
虽然本发明已以较佳实施例公开于上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (13)

1、一种自动选择同步时钟脉冲源的综合业务数字网专用小型交换机，其特征在于：包括：
复数个优先权选择电路，以菊环式电路的方式循序连接，送出一帧同步时钟脉冲输出信号与一数据时钟脉冲输出信号；
复数个中继线芯片，经过一中继线接口连接至一网络终端，再经过该网络终端连接至一局端，接收该帧同步时钟脉冲输出信号与该数据时钟脉冲输出信号；
复数个客户端芯片，经过一客户端接口连接至一终端设备，接收该帧同步时钟脉冲输出信号与该数据时钟脉冲输出信号；
当一外线呼叫时，该些优先权选择电路会自动选择优先权最高的该些优先权选择电路的一个及该些中继线芯片的一个，而将该所选择的中继线芯片的第一层使能，并提供同步于一局端的一同步时钟脉冲源。
2、如权利要求1所述的自动选择同步时钟脉冲源的综合业务数字网专用小型交换机，其特征在于：每一该些优先权选择电路包括：
一第一非门，具有连接至该些中继线芯片的一个的第一层的一使能信号的一第一非门输入端，以及一第一非门输出端；
一第二非门，具有连接至一优先准位信号的一第二非门输入端，以及一第二非门输出端；
一第一与门，具有连接至一外部时钟脉冲指示信号的一第一与门第一输入端、连接至该中继线芯片的第一层的该使能信号与该第一非门输入端的一第一与门第二输入端、以及连接至一内部时钟脉冲输出信号的一第一与门输出端；
一第二与门，具有连接至该内部时钟脉冲输出信号与该第一与门输出端的一第二与门第一输入端、连接至该第二非门输出端的一第二与门第二输入端、以及一第二与门输出端；
一第三与门，具有连接至该外部时钟脉冲指示信号的一第三与门第一输入端、连接至该第一非门的输出端的一第三与门第二输入端、以及一第三与门输出端；
一或门，具有连接至该第三与门输出端的一或门第一输入端、连接至该第二与门输出端的一或门第二输入端、以及一或门输出端；
一时钟脉冲恢复电路，具有连接至一中继线接口的一时钟脉冲恢复电路输入端，以及一时钟脉冲恢复电路输出端；
一第一分频器，具有连接至该时钟脉冲恢复电路输出端的一第一分频器输入端，以及一第一分频器输出端；
一开关，具有连接至一第一时钟脉冲信号的一开关第一输入端、连接至该第一分频器输出端的一开关第二输入端、一开关第一输出端、一开关第二输出端、以及连接至该或门输出端的一开关控制端；
一数字锁相环路，具有连接至该开关第一输出端的一数字锁相环路第一输入端、连接至该开关第二输出端的一数字锁相环路第二输入端、一数字锁相环路第一输出端、以及一数字锁相环路第二输出端；
一第二分频器，具有连接至该数字锁相环路第一输出端的一第二分频器输入端，以及一第二分频器输出端；
一第一缓冲器，具有连接至该第二分频器输出端的一第一缓冲器输入端、连接至一帧同步时钟脉冲输出信号的一第一缓冲器输出端、以及连接至该或门输出端与该开关控制端的一第一缓冲器控制端；
一第二缓冲器，具有连接至该数字锁相环路第二输出端的一第二缓冲器输入端、连接至一数据时钟脉冲输出信号的一第二缓冲器输出端、以及连接至该或门输出端与该开关控制端的一第二缓冲器控制端。
3、如权利要求2所述的自动选择同步时钟脉冲源的综合业务数字网专用小型交换机，其特征在于：该数字锁相环路置于该自动选择同步时钟脉冲源的综合业务数字网专用小型交换机的芯片之中。
4、如权利要求1所述的自动选择同步时钟脉冲源的综合业务数字网专用小型交换机，其特征在于：每一该些优先权选择电路包括：
一第一非门，将该些中继线芯片的一中继线芯片的第一层的一使能信号做逻辑反相，而产生该第一非门的一输出信号；
一第二非门，将一优先准位信号做逻辑反相，而产生该第二非门的一输出信号；
一第一与门，将一外部时钟脉冲指示信号与该中继线芯片的第一层的该使能信号做与逻辑运算，而产生一内部时钟脉冲输出信号；
一第二与门，将该内部时钟脉冲输出信号与来自该第二非门的该输出信号做与逻辑运算，而产生该第二与门的一输出信号；
一第三与门，将该外部时钟脉冲指示信号与来自该第一非门的该输出信号做与逻辑运算，而产生该第三与门的一输出信号；
一或门，将来自该第三与门的该输出信号与来自该第二与门的该输出信号做或逻辑运算，而产生一使能信号；
一时钟脉冲恢复电路，将来自一中继线接口的一三准位信号转换为一第二时钟脉冲信号；
一第一分频器，将该第二时钟脉冲信号做分频，而产生一第三时钟脉冲信号；
一开关，如果该使能信号为高逻辑准位，则该开关会导通，如果该使能信号为低逻辑准位，则该开关会处于开路的状态；
一数字锁相环路，当该开关导通时，接收一第一时钟脉冲信号与一第三时钟脉冲信号，而产生一第四时钟脉冲信号；
一第二分频器，将该第四时钟脉冲信号做分频，而产生一第五时钟脉冲信号；
一第一缓冲器：
当该使能信号为高逻辑准位，则该第一缓冲器使能，而将该第五时钟脉冲信号当做一帧同步时钟脉冲输出信号的时钟脉冲；
当该使能信号为低逻辑准位，则该第一缓冲器会处于无效的状态；
一第二缓冲器：
当该使能信号为高逻辑准位，则该第二缓冲器使能，而将该第四时钟脉冲信号当做一数据时钟脉冲输出信号的时钟脉冲；
当该使能信号为低逻辑准位，则该第二缓冲器会处于无效的状态。
5、如权利要求4所述的自动选择同步时钟脉冲源的综合业务数字网专用小型交换机，其特征在于：该数字锁相环路，将该第一时钟脉冲信号锁住同步于局端的该第三时钟脉冲信号，以产生该第四时钟脉冲信号，做为局部综合业务数字网专用小型交换机的该数据时钟脉冲输出信号的时钟脉冲，而该第四时钟脉冲信号经过该第二分频器，产生该第五时钟脉冲信号，做为局部综合业务数字网专用小型交换机的该帧同步时钟脉冲输出信号的时钟脉冲。
6、一种自动选择同步时钟脉冲源的方法，其适用于具有复数个中继线芯片与复数个客户端芯片的综合业务数字网专用小型交换机，其特征在于：包括下列步骤：
提供复数个以菊环式电路的方式循序连接的优先权选择电路；
当一外线呼叫时，该些优先权选择电路会自动选择优先权最高的该些优先权选择电路的一个及该些中继线芯片的一个，而将该所选择的中继线芯片的第1层使能，并提供同步于一局端的一同步时钟脉冲源。
7、如权利要求6所述的自动选择同步时钟脉冲源的方法，其特征在于：该同步时钟脉冲源是由该优先权选择电路中的一时钟脉冲恢复电路产生。
8、如权利要求6所述的自动选择同步时钟脉冲源的方法，其特征在于：未被选择的其它该些优先权选择电路与其它该些中继线芯片的第1层都处于无效的状态。
9、如权利要求6所述的自动选择同步时钟脉冲源的方法，其特征在于：如果无任何外线呼叫时，该些优先权选择电路会将优先权最低的优先权选择电路的一使能信号使能，并提供一稳定的随意执行时钟脉冲。
10、一种自动选择同步时钟脉冲源的数字锁相环路的控制方法，其适用于具有复数个中继线芯片、复数个客户端芯片与复数个以菊环式电路的方式循序连接的优先权选择电路的综合业务数字网专用小型交换机，其特征在于：包括下列步骤：
提供复数个数字锁相环路，置于该些优先权选择电路中；
当一外线呼叫时，该些优先权选择电路自动选择优先权最高的该些优先权选择电路的一个及该些中继线芯片的一个，而将该中继线芯片的第1层使能，提供同步于一局端的一同步时钟脉冲信号；
利用该被选择的优先权选择电路中的一个数字锁相环路锁住同步于该局端的该同步时钟脉冲信号。
11、如权利要求10所述的自动选择同步时钟脉冲源的数字锁相环路的控制方法，其特征在于：锁住该同步时钟脉冲信号的该数字锁相环路处于使能的状态。
12、如权利要求10所述的自动选择同步时钟脉冲源的数字锁相环路的控制方法，其特征在于：未被选择为该同步时钟脉冲源的其它该些数字锁相环路都处于无效的状态。
13、如权利要求10所述的自动选择同步时钟脉冲源的数字锁相环路的控制方法，其特征在于：当无任何外线呼叫时，只有优先权最低的该些优先权选择电路的一个会使能，而其它该些数字锁相环路都处于无效的状态。
CNB021491402A 2002-01-15 2002-11-21 自动选择同步时钟脉冲源的isdn专用小型交换机 Expired - Fee Related CN100349469C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/047,758 2002-01-15
US10/047,758 US7200143B2 (en) 2002-01-15 2002-01-15 Intergrated services digital network private branch exchange capable of choosing synchronization clock source automatically

Publications (2)

Publication Number Publication Date
CN1433224A CN1433224A (zh) 2003-07-30
CN100349469C true CN100349469C (zh) 2007-11-14

Family

ID=21950800

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021491402A Expired - Fee Related CN100349469C (zh) 2002-01-15 2002-11-21 自动选择同步时钟脉冲源的isdn专用小型交换机

Country Status (2)

Country Link
US (1) US7200143B2 (zh)
CN (1) CN100349469C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI296359B (en) * 2005-10-03 2008-05-01 Rdc Semiconductor Co Ltd Apparatus for generating logical signal controlled by multiple frequency clock
KR100895158B1 (ko) 2005-10-31 2009-05-04 삼성전자주식회사 레지던셜 이더넷에서 클럭 동기화를 위한 노드 장치 및클럭 동기화 방법
KR101099782B1 (ko) 2009-05-27 2011-12-28 주식회사 쿠오핀 이더넷 시스템에서의 망 동기 및 시간 동기 설정방법
CN102111259A (zh) * 2011-03-03 2011-06-29 北京航空航天大学 天基路由交换系统数据同步传输方法、装置和系统
US9513388B2 (en) * 2014-03-12 2016-12-06 Sercel Method for providing synchronization in a data acquisition system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4841551A (en) * 1987-01-05 1989-06-20 Grumman Aerospace Corporation High speed data-clock synchronization processor
CN1181669A (zh) * 1996-10-29 1998-05-13 富士通株式会社 基于同步消息的实际基准切换单元
CN1312631A (zh) * 2000-03-02 2001-09-12 阿尔卡塔尔互联网运行公司 数据通信交换机的优先权重新映射

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1139868A (ja) * 1997-07-18 1999-02-12 Matsushita Electric Ind Co Ltd 半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4841551A (en) * 1987-01-05 1989-06-20 Grumman Aerospace Corporation High speed data-clock synchronization processor
CN1181669A (zh) * 1996-10-29 1998-05-13 富士通株式会社 基于同步消息的实际基准切换单元
CN1312631A (zh) * 2000-03-02 2001-09-12 阿尔卡塔尔互联网运行公司 数据通信交换机的优先权重新映射

Also Published As

Publication number Publication date
US7200143B2 (en) 2007-04-03
US20030133474A1 (en) 2003-07-17
CN1433224A (zh) 2003-07-30

Similar Documents

Publication Publication Date Title
US5577075A (en) Distributed clocking system
CN101641889B (zh) 同步网络设备
JP3120994B2 (ja) デジタル交換装置
US5077734A (en) Electronic exchange apparatus synchronized with digital network
JP2001211228A (ja) 電話端末装置
US4680779A (en) Distributed clock synchronization in a digital data switching system
EP0616280A1 (en) Clock switcher circuit
CN100349469C (zh) 自动选择同步时钟脉冲源的isdn专用小型交换机
CN1324148A (zh) 数字通讯系统中可热插拔主备无抖动切换方法及装置
US6831959B1 (en) Method and system for switching between multiple clock signals in digital circuit
CN1302133A (zh) 一种同步时钟供给装置
CN1655455B (zh) 一种处理时钟系统主备倒换的方法和装置
CN1286296C (zh) 可编程电信网接口
JP2001230837A (ja) 電話端末装置
JP2949310B2 (ja) クロック供給装置及び通信ネットワークシステム
JPH0697926A (ja) ディジタル電話システム
US5099474A (en) Digital exchange and its control method
KR950010917B1 (ko) 클럭 리커버리가 불필요한 비트동기 회로
KR0132148B1 (ko) 부가통신시스템의 기본 클럭 발생 및 수신을 위한 장치와 그 방법
JP3507552B2 (ja) 構内交換機の網同期クロック選択回路
KR100295440B1 (ko) 유럽 방식과 북미 방식의 국간 접속을 동시에 구현하기 위한회로
KR0129143B1 (ko) 통신망에서 e1 링크를 이용한 패킷 데이터 처리를 위한 정합장치
US5881273A (en) Clock signal generation apparatus for use in an access subsystem processor
KR100198417B1 (ko) Dcs 동기식 시스템에서의 수신용 프레임 동기 클럭 발생 회로
DE10207283B4 (de) Integrated Services Digital Network (ISDN)- Nebenstellenanlage, befähigt, einen Synchronisationstaktgeber automatisch zu wählen

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071114

Termination date: 20091221