CN1286296C - 可编程电信网接口 - Google Patents

Abstract

可编程电信网接口(E1接口)主要由解码(1)、数字锁相环(2)、帧同步状态机(3)、写时隙选择器(4)、读时隙选择器(8)、串/并转换(5)、并/串转换(6)、成帧器(7)、编码(9)部件有机组成，能完成对符合E1帧格式的数据的收发。工作原理是发送数据时，把普通二进制数据进行E1帧格式化处理形成E1帧数据，E1帧数据经HDB3编码，从线路端输出；接收数据时，根据线路端接收到的线路信号进行位同步和HDB3解码，解码后的E1帧经帧同步和解帧恢复出原来发送端的普通二进制数据。本发明具有体积小、功耗低、可靠性高、可编程更新等优点，在嵌入式系统、交换机、接口协议转换器等系统中具有广阔的应用前景。

Description

可编程电信网接口

技术领域

本发明属于通信接口技术，尤其是可编程电信网接口，适用于电信网的接入设备，交换设备及路由设备接口转换等。

背景技术

在本发明作出前，传统的电信网接口使用分离的接口芯片、缓冲芯片和控制芯片在印刷电路板(PCB)上经过复杂的布线制作完成。这种接口存在体积大、功耗大、易受干扰、可靠性低、不能随时编辑更新接口逻辑功能等缺点。同时传统电信网接口由于工艺复杂，设计周期长，成本也较高。

发明内容

本发明的目的为克服现有技术的缺点，提供体积小、功耗低、可靠性高、可编程更新的电信网接口(E1接口)。

可编程电信网接口包含有解码1、数字锁相环2、帧同步状态机3、写时隙选择器4、读时隙选择器8、串/并转换5、并/串转换6、成帧器7、编码9部件，其特征是主要由数字锁相环2、帧同步状态机3、写时隙选择器4、读时隙选择器8、成帧器7部件组成，线路码输入信号线与解码1和数字锁相环2分别连接，数字锁相环2通过时钟同步信号线与解码1、帧同步状态机3、写时隙选择器4和串/并转换5分别连接，解码1通过解码信号线与帧同步状态机3和串/并转换5分别连接，帧同步状态机3通过计数信号线与写时隙选择器4和串/并转换5分别连接，时隙选择信号线与写时隙选择器4和读时隙选择器8分别连接，写信号线连接到写时隙选择器4，数据输出信号线连接到串/并转换5，数据输入信号线连接到并/串转换6，读时隙选择器8通过读信号线与并/串转换6连接，并/串转换6通过串行数据信号线与成帧器7连接，成帧器7通过成帧计数信号线与读时隙选择器8连接，成帧器7通过成帧数据线与编码9连接，线路码输出信号线与编码9连接，系统时钟线与解码1、数字锁相环2、帧同步状态机3、写时隙选择器4、读时隙选择器8、串/并转换5、并/串转换6、成帧器7、编码9分别连接。

数字锁相环2由边沿检测器10、鉴相器11和本振分频器12部件组成，线路码输入信号线与边沿检测器10连接，边沿检测器10通过边沿检测信号线与鉴相器11连接，鉴相器11通过分频控制信号线与本振分频器12连接，本振分频器12通过本振信号线与鉴相器11连接。

帧同步状态机3由同步码组检测器13、状态机14、帧同步脉冲发生器15部件组成，解码信号线与同步码组检测器13连接，同步码组检测器13通过同步码组信号线与状态机14连接，状态机14通过状态信号线与帧同步脉冲发生器15连接，帧同步脉冲发生器15通过帧同步信号线与状态机14连接。

成帧器7由帧头发生器16、计数器17和二选一选择器18部件组成，串行数据信号线与二选一选择器18连接，帧头发生器16通过帧头信号线与二选一选择器18连接，计数器17通过选路信号线与二选一选择器18连接。

本发明与现有技术相比，使用计算机电子自动化设计(EDA)技术，通过下载电缆下载到可编程逻辑器件实现描述逻辑功能，避免了复杂的印刷电路板(PCB)布线，缩小实物体积，降低功耗，提高系统可靠性，同时具有在线更新能力。可编程电信网接口也可与其它可编程接口或中央微处理器(CPU)进行编程连接，实现片上系统(SOC)。

附图说明

图1：可编程电信网接口体系具体结构图。

图2：数字锁相环结构图。

图3：帧同步状态机结构图。

图4：成帧器结构图。

图5：帧同步状态机状态转移图。

图中：1-解码，2-数字锁相环，3-帧同步状态机，4-写时隙选择器，5-串/并变换，6-并/串变换，7-成帧器，8-读时隙选择器，9-编码，10-边沿检测器，11-鉴相器，12-本振分频器，13-同步码组检测器，14-状态机，15-帧同步脉冲发生器，16-帧头发生器，17-计数器，18-二选一选择器

可编程电信网接口中I/O端口设置信号含义如下：

sys_clk：系统时钟输入。系统时钟采用32.768M有源晶振。

hin(1..0)：线路码数据输入。

hout(1..0)：线路码数据输出。

tcho(30..1)：时隙选择。高电平表示选择相应的时隙传输数据，可以选择E1帧中除帧同步码以外的任何时隙进行数据传送。

wt：写数据信号。表示有数据从dout(7..0)输出，高电平有效，有效电平宽度与系统时钟方波信号同宽。

dout(7..0)：信道传输数据输出。8位并行输出，然后可以送入数据缓冲器。

rd：读数据信号。从模块外表读入数据到din(7..0)，高电平有效，有效电平宽度与系统时钟方波信号同宽。

din(7..0)：传输数据读入。8位并行输入，可以从数据缓冲器输入。

mc_en：外部时钟输入使能信号。高电平时表示使用外部时钟同步信号，否则使用内部同步信号。

m_clk：外部时钟输入。根据时钟同步要求情况的不同，可以从m_clk输入时钟信号。

具体实施方式

实施例1：如图1所示，本发明的工作原理和实施方案为：使用ALTERA公司的MAXPLUSII软件对描述文件进行编译形成下载配置文件。然后通过下载电缆把下载文件下载到ACEX1K30器件上，或者使用烧录器对配置芯片进行烧录。

可编程电信网接口包含有解码1、数字锁相环2、帧同步状态机3、写时隙选择器4、读时隙选择器8、串/并转换5、并/串转换6、成帧器7、编码9部件，其特征是主要由数字锁相环2、帧同步状态机3、写时隙选择器4、读时隙选择器8、成帧器7部件组成，线路码输入信号线与解码1和数字锁相环2分别连接，数字锁相环2通过时钟同步信号线与解码1、帧同步状态机3、写时隙选择器4和串/并转换5分别连接，解码1通过解码信号线与帧同步状态机3和串/并转换5分别连接，帧同步状态机3通过计数信号线与写时隙选择器4和串/并转换5分别连接，时隙选择信号线与写时隙选择器4和读时隙选择器8分别连接，写信号线连接到写时隙选择器4，数据输出信号线连接到串/并转换5，数据输入信号线连接到并/串转换6，读时隙选择器8通过读信号线与并/串转换6连接，并/串转换6通过串行数据信号线与成帧器7连接，成帧器7通过成帧计数信号线与读时隙选择器8连接，成帧器7通过成帧数据线与编码9连接，线路码输出信号线与编码9连接，系统时钟线与解码1、数字锁相环2、帧同步状态机3、写时隙选择器4、读时隙选择器8、串/并转换5、并/串转换6、成帧器7、编码9分别连接。

如图2所示：数字锁相环2由边沿检测器10、鉴相器11和本振分频器12部件组成，线路码输入信号线与边沿检测器10连接，边沿检测器10通过边沿检测信号线与鉴相器11连接，鉴相器11通过分频控制信号线与本振分频器12连接，本振分频器12通过本振信号线与鉴相器11连接。

如图3所示：帧同步状态机3由同步码组检测器13、状态机14、帧同步脉冲发生器15部件组成，解码信号线与同步码组检测器13连接，同步码组检测器13通过同步码组信号线与状态机14连接，状态机14通过状态信号线与帧同步脉冲发生器15连接，帧同步脉冲发生器15通过帧同步信号线与状态机14连接。

如图4所示：成帧器7由帧头发生器16、计数器17和二选一选择器18部件组成，串行数据信号线与二选一选择器18连接，帧头发生器16通过帧头信号线与二选一选择器18连接，计数器17通过选路信号线与二选一选择器18连接。

接收数据时的工作原理：如图1、图2、图3所示，外部两路线路信号hin(1..0)分别输入到数字锁相环2和解码1。数字锁相环2将输入的两路线路码相或经边沿检测器10提取线路信号位脉冲信息，位脉冲信息经鉴相器11与本振分频器12脉冲比相，如果滞后，本振分频器12分频系数增加，如果超前，则本振分频器12分频系数减少，不断调整直到锁相成功。数字锁相环2产生的位同步信号作用于解码1，帧同步状态机3，写时隙选择4，串/并变换5。解码1在位同步基准信号作用下对线路码进行解码，把线路码恢复成E1帧。E1帧被传输到帧同步状态机3进行帧同步。帧同步状态机3对E1帧进行同步码组检测，当帧同步码组出现时，启动状态机14进行状态转换，状态机14的状态转移图如图5所示：初始时处于los_sta状态，当同步码组检测器13检测到外部同步码组时，状态机14由失步态进入准同步态syn_1，同时启动帧同步脉冲发生器15计数；帧同步脉冲发生器15计数模长为两个帧同步码组间的距离，当计数器溢出时，将检测是否外部帧同步码组又出现，如果状态机以同样的步骤依次进入准同步状态syn_2，直到同步态syn_sta，如果其中任意一次没有检到帧同步码组则状态机返回起始失步态los_sta；状态机进入同步态syn_sta后，如果计数器溢出时不能检测到外部同步码组，则依次进入准失步态los_1、los_2、los_3，直到失步态los_sta，如果其中任意一次又检到帧同步码组则返回同步态。帧同步建立后后输出帧同步脉冲和时隙同步脉冲。帧同步状态机有效避免了伪帧同步码组和偶尔误码对帧同步建立的影响。写时隙选择4根据tcho(30..0)设置情况输出wt脉冲，从E1帧指定时隙读出数据输入到串/并转换5，串/并转换在位同步信号的作用下把时隙数据并行输出。

发送数据时的工作原理：如图1、图4所示，并/串变换6并行读入数据串行输出，读时隙选择8根据tcho(30..0)设置情况产生rd信号，在指定E1帧时隙读入数据。这里使用的位同步信号可以是从线路码中提取得位同步信号，也可以是外部的时钟信号，通过mc_en信号灵活选择。成帧器7把输入数据插入对应时隙，并添加帧同步码组，形成E1帧输出。编码9把E1帧数据进行编码输出。

实施例2：如图1、图2、图3、图4所示，可编程电信网接口可以与以太网接口相结合完成协议转换工作。可编程电信网接口将接收数据写入缓冲器缓存，以太网接口从缓冲器读出数据打包输出。或以太网接口将接收数据写入缓冲器缓存，可编程电信网接口从缓冲器读出数据成帧输出。其它与实施例1相同。

实施例3：如图1、图2、图3、图4所示，可编程电信网接口与含有嵌入式中央微处理器的可编程逻辑器件相结合，下载到一个芯片上，实现片上系统(SOC)。可编程电信网接口通过数据线与嵌入式中央微处理器交换数据，其它与

实施例1相同。

实施例4：如图1、图2、图3、图4所示，可以对多个可编程电信网接口进行复用，加上交换处理器后，可以完成E1帧交换的功能。其它与实施例1相同。

Claims (4)

1.可编程电信网接口，包含有解码(1)、数字锁相环(2)、帧同步状态机(3)、写时隙选择器(4)、读时隙选择器(8)、串/并转换(5)、并/串转换(6)、成帧器(7)、编码(9)部件，其特征是主要由数字锁相环(2)、帧同步状态机(3)、写时隙选择器(4)、读时隙选择器(8)、成帧器(7)部件组成，线路码输入信号线与解码(1)和数字锁相环(2)分别连接，数字锁相环(2)通过时钟同步信号线与解码(1)、帧同步状态机(3)、写时隙选择器(4)和串/并转换(5)分别连接，解码(1)通过解码信号线与帧同步状态机(3)和串/并转换(5)分别连接，帧同步状态机(3)通过计数信号线与写时隙选择器(4)和串/并转换(5)分别连接，时隙选择信号线与写时隙选择器(4)和读时隙选择器(8)分别连接，写信号线连接到写时隙选择器(4)，数据输出信号线连接到串/并转换(5)，数据输入信号线连接到并/串转换(6)，读时隙选择器(8)通过读信号线与并/串转换(6)连接，并/串转换(6)通过串行数据信号线与成帧器(7)连接，成帧器(7)通过成帧计数信号线与读时隙选择器(8)连接，成帧器(7)通过成帧数据线与编码(9)连接，线路码输出信号线与编码(9)连接，系统时钟线与解码(1)、数字锁相环(2)、帧同步状态机(3)、写时隙选择器(4)、读时隙选择器(8)、串/并转换(5)、并/串转换(6)、成帧器(7)、编码(9)分别连接。

2.根据权利要求1所述可编程电信网接口，其特征是数字锁相环(2)由边沿检测器(10)、鉴相器(11)和本振分频器(12)部件组成，线路码输入信号线与边沿检测器(10)连接，边沿检测器(10)通过边沿检测信号线与鉴相器(11)连接，鉴相器(11)通过分频控制信号线与本振分频器(12)连接，本振分频器(12)通过本振信号线与鉴相器(11)连接。

3.根据权利要求1所述可编程电信网接口，其特征是帧同步状态机(3)由同步码组检测器(13)、状态机(14)、帧同步脉冲发生器(15)部件组成，解码信号线与同步码组检测器(13)连接，同步码组检测器(13)通过同步码组信号线与状态机(14)连接，状态机(14)通过状态信号线与帧同步脉冲发生器(15)连接，帧同步脉冲发生器(15)通过帧同步信号线与状态机(14)连接。

4.根据权利要求1所述可编程电信网接口，其特征是成帧器(7)由帧头发生器(16)、计数器(17)和二选一选择器(18)部件组成，串行数据信号线与二选一选择器(18)连接，帧头发生器(16)通过帧头信号线与二选一选择器(18)连接，计数器(17)通过选路信号线与二选一选择器(18)连接。

Images