CN1852087A - 包交换网络中的时钟同步方法及实现装置 - Google Patents
包交换网络中的时钟同步方法及实现装置 Download PDFInfo
- Publication number
- CN1852087A CN1852087A CNA2005101323275A CN200510132327A CN1852087A CN 1852087 A CN1852087 A CN 1852087A CN A2005101323275 A CNA2005101323275 A CN A2005101323275A CN 200510132327 A CN200510132327 A CN 200510132327A CN 1852087 A CN1852087 A CN 1852087A
- Authority
- CN
- China
- Prior art keywords
- module
- clock
- local clock
- network element
- frequency generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
Abstract
本发明公开了一种在包交换网络中的时钟同步方法,包括:发端网元按照需透传时钟以一定速率发送数据报文;收端网元按所述速率接收数据报文,基于接收该数据报文的频率恢复本地时钟。本发明同时公开了实现包交换网络中的时钟同步实现装置,该装置由依次连接的运算模块、反向控制模块和频率产生模块组成,其中运算模块与网元中用于包交换网络数据报文收发、存储的FIFO连接;另外所述装置还可由依次连接的时钟恢复模块、鉴相模块和频率产生模块组成。通过本发明方案可以在现有包交换网络中完成时钟透传,实现包交换网络两端的同步;并在网状结构的包交换网络中,避免了复杂的时钟选择、跟踪,实现简单,大大提高了系统稳定性,优化了时钟性能。
Description
技术领域
本发明涉及包交换网络技术领域,特别是指一种在包交换网络中的时钟同步方法及实现装置。
背景技术
在包交换网络中,如以太网,数据的交换和传输是采用包转发的方式。包转发的过程中采用本地时钟进行数据报文包发送,参见图1所示,每个网元中的先入先出存储器(FIFO)利用本地时钟执行读操作。所以在包交换网络中所有网元均工作在异步方式下,这使得通过包交换网络透明传递时钟、实现包交换网络两端同步非常困难。
为解决上述问题,现有技术对包交换网络采用全网物理层同步的方式,参见图2所示,每个网元中设置有一个锁相环(PLL,Phase Locked Loop)。第一个网元的线路发送时钟跟踪一个外部的高精度时钟或者本地时钟,以后的网元通过时钟数据恢复(CDR,Clock Data Recover)模块从接收数据中提取出第一个网元的时钟,利用锁相环PLL使自身本地的时钟与接收的时钟保持一致,从而使时钟一个网元一个网元的传递,每个网元的线路发送时钟均跟踪该第一个网元的时钟,实现整个包交换网络全网物理层同步。
如果是在网状网络中,每个网元从接收到的所有线路恢复时钟中选择一路进行跟踪,参见图5所示,网元NE1跟踪输入的通信楼综合定时供给系统(BITS)输出的时钟,其他网元均从各自输入的时钟中选择该时钟进行同步,从而使得所有线路的发送时钟均同步于同一时钟。
但是,现有技术存在以下缺点:
1)不能兼容以往的包交换网络,由于现有的包交换网络线路发送时钟采用本地时钟,因此需要全网的设备均更新支持才能实现;
2)由于包交换网络拓扑一般为网状结构,全网同步需要考虑时钟成环等网络级的时钟跟踪传递方式,非常复杂、实现很困难、并且欠缺稳定性。每个网元均有多路时钟可以选择,如果选择错误,则会发生时钟相互跟踪,时钟性能大大劣化。
发明内容
有鉴于此,本发明的目的在于提供一种在包交换网络中的时钟同步方法及实现装置,能够简单、方便地兼容现有包交换网络。
基于上述目的本发明提供了一种在包交换网络中的时钟同步方法,包括:
A.发端网元按照需透传时钟以一定速率发送数据报文;
B.收端网元按所述速率接收数据报文,基于接收该数据报文的频率恢复本地时钟。
该方法所述收端网元通过FIFO进行数据报文的收发、存储,收端网元的本地时钟作为该FIFO的读时钟,步骤B所述本地时钟恢复过程包括:收端网元调整本地FIFO的读时钟频率与接收数据报文的写时钟频率保持一致。
该方法所述调整过程包括:获取所述FIFO的读、写指针位置,计算读写指针位置之差,根据差值的前后变化,计算本地时钟调整量,根据该调整量调整本地时钟。
该方法步骤B所述本地时钟恢复过程包括:收端网元每收到一个数据报文包,则产生一个本地时钟脉冲,根据该本地时钟脉冲调整本地时钟。
该方法所述调整过程包括:对所述本地时钟脉冲与本地时钟信号进行鉴相,得到调整相差,根据该调整相差产生本地时钟信号。
该方法步骤A所述需透传时钟为待发送的数据报文中携带的时钟,步骤A前进一步包括:发端从待发送的数据报文中提取时钟作为所述需透传时钟。
基于上述目的本发明还提供了一种实现包交换网络中时钟同步的装置,应用于包交换网络的网元,包括:运算模块、反向控制模块和频率产生模块;
所述运算模块与网元中用于包交换网络数据报文收发、存储的FIFO连接,所述运算模块用于读取FIFO的读、写指针位置,计算读写指针位置之差,将差值输出至所述反向控制模块;所述反向控制模块用于根据所述输入差值的变化,计算本地时钟控制量,将所述控制量输出至所述频率产生模块;所述频率产生模块根据输入的所述控制量,产生本地时钟信号,将本地时钟信号作为读时钟信号输入至所述FIFO。
该装置进一步包括:低通滤波模块,连接在所述运算模块与反向控制模块之间,用于对所述运算模块输出的差值进行低通滤波处理后输入所述反向控制模块。
该装置进一步包括:写入控制模块,用于从网元接收的包交换网络数据中选择出发端网元按照需透传时钟以一定速率发送的数据报文写入到所述FIFO。
该装置所述频率产生模块包括数模转换模块和压控振荡器,所述数模转换模块将所述反向控制模块输出的所述调整量进行数模转换为模拟信号输入所述压控振荡器。
该装置所述频率产生模块为直接数字频率合成模块。
基于上述目的本发明还提供了另一种实现包交换网络中时钟同步的装置,应用于包交换网络的网元,包括:时钟恢复模块、鉴相模块和频率产生模块;
所述时钟恢复模块用于接收包交换网络的数据报文,根据接收数据报文的频率产生本地时钟脉冲,输出至所述鉴相模块;鉴相模块同时接收所述频率产生模块输出的本地时钟信号,对所述本地时钟脉冲与本地时钟信号进行鉴相,得到调整相差,输出至所述频率产生模块;所述频率产生模块根据输入的所述相差产生本地时钟信号。
该装置进一步包括:低通滤波模块,连接在所述鉴相模块与频率产生模块之间,用于对所述鉴相模块输出的相差进行低通滤波处理后输入所述频率产生模块。
该装置进一步包括:分频模块,连接在所述时钟恢复模块与鉴相模块之间,用于将所述时钟恢复模块输出的本地时钟信号进行分频处理后输入至所述鉴相模块。
该装置所述频率产生模块包括数模转换模块和压控振荡器,所述数模转换模块将所述反向控制模块输出的所述调整量进行数模转换为模拟信号输入所述压控振荡器。
该装置所述频率产生模块为直接数字频率合成模块。
从上面所述可以看出,本发明提供的包交换网络中的时钟同步方法,可以在现有包交换网络中完成时钟透传,实现包交换网络两端的同步;并在网状结构的包交换网络中,避免了复杂的时钟选择、跟踪,实现简单,大大提高了系统稳定性,优化了时钟性能。
附图说明
图1为现有包交换网络数据转发方式示意图;
图2为现有包交换网络全网物理层同步方式的示意图;
图3为网状结构包交换网络同步方式示意图;
图4为本发明第一个实施例的包交换网络同步方式示意图;
图5为本发明第二个实施例的包交换网络同步方式示意图;
图6为本发明第三个实施例的包交换网络同步方式示意图。
具体实施方式
下面结合附图及具体实施例对本发明再作进一步详细的说明。
本发明的核心思想是:发端网元按照需透传时钟以一定速率发送数据报文;收端网元按所述速率接收数据报文,基于接收该数据报文的频率恢复本地时钟。
参见图4所示,发端接收到需要透传的时钟CLK1后,根据CLK1的一定频率发送数据报文。例如:CLK1是2.048M时钟,可以将其分频到8K,以此8K速率发送特定的数据报文,即每秒发送8K个数据报文包(比如:每个数据报文包包含32Byte数据)。其中,CLK1可以是直接接收外部输入的时钟,也可以是从外部输入数据(业务)中提取得时钟。发端的物理层发送时钟采用本地时钟,既可以同步于CLK1,也可以不同步于CLK1。数据报文的内容可以是需要传送的特定数据,如业务通道的数据流、外部输入的数据、OAM等特定的信息等,也可以是毫无意思的填充bit。
数据报文的收端,即报文的目的地网元接收数据后,通过CDR模块提取出线路时钟,即相邻上游网元的本地时钟,并利用该时钟通过写入控制模块选择出那些需要写入FIFO的数据,即发端发出的所述数据报文并写入到FIFO中。然后,利用本地压控振荡器(VCO)时钟将FIFO中的数据读出。
收端的运算模块定期读取FIFO的读写指针位置,计算读写指针位置之差,该差值即为FIFO中实际所剩余的数据量大小A;低通滤波模块对每次得到的A(A1、A2、A3......)进行低通滤波处理,滤除抖动,将滤波后的结果B送给反向控制模块;反向控制模块最初时,可以先送给数模转换(DA)模块一个初始数值控制VCO输出,然后对每次取得的B(B1、B2、B3......)进行比较,如果发现B的数值在变大,则表示VCO输出的CLK2时钟频率小于CLK1,就增大输出给DA模块的控制量数值,调高VCO输出频率,反之则减小输出给DA模块的控制量数值,降低VCO的输出频率,其中,所述反向控制模块发送给DA模块的控制量数值一般为调整量与当前时钟频率之和;DA模块将获得的数值转换为模拟信号输出给压控振荡器VCO,控制VCO输出的时钟频率,最终实现VCO输出的CLK2时钟频率平衡于CLK1。
需要强调的是上面实施例中所述的收端是相对的,具体来说收端不一定是指最终接收所述数据报文的网元,可以是中间的转发网元发端发送报文时所根据的所述需透传时钟是从需要传递的数据中提取的时。参见图5所示,发端通过CDR模块从接收数据中提取出数据时钟,在其发送数据报文时,根据提取出的数据时钟的一定频率发送数据报文,收端的同步方式与上述实施例的完全相同,这样就可以使得收端的本地时钟CLK2同步于数据时钟。
上述实施例中,DA+VCO均可以由直接数字频率合成(DDS,DirectDigital Synthesis)模块等频率产生器件代替。
在本发明的第三个实施例中,收端也可以不将数据报文接收存储下来,而是对接收到的数据报文进行数量统计,以此恢复出相应的发送端时钟。参见图6所示,收端时钟恢复模块利用由CDR模块所恢复出来的线路时钟统计本地收到的上述数据报文包,每收到一个数据报文包,时钟恢复模块产生一个时钟脉冲,其中脉冲的上升沿为数据报文包的接收时刻,则时钟恢复模块产生的时钟长期来看和CLK1的频率一致。再将时钟恢复模块产生的时钟在鉴相模块中与本地CLK2进行鉴相,得到相差;送给低通滤波模块进行低通滤波处理,将滤波后的结果输入VCO,控制VCO输出;VCO输出本地时钟CLK2,并将该时钟信号经分频模块分频为与所述时钟脉冲相当的频率后,再输入至所述鉴相模块,从而实现VCO输出的CLK2时钟平衡于CLK1。
本实施例中如果鉴相模块输出的为数字信号,则在VCO前也应设置DA模块,并且DA+VCO也可以由DDS模块等频率产生器件代替。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (16)
1、一种在包交换网络中的时钟同步方法,其特征在于,包括:
A.发端网元按照需透传时钟以一定速率发送数据报文;
B.收端网元按所述速率接收数据报文,基于接收该数据报文的频率恢复本地时钟。
2、根据权利要求1所述的方法,其特征在于,所述收端网元通过FIFO进行数据报文的收发、存储,收端网元的本地时钟作为该FIFO的读时钟,步骤B所述本地时钟恢复过程包括:收端网元调整本地FIFO的读时钟频率与接收数据报文的写时钟频率保持一致。
3、根据权利要求2所述的方法,其特征在于,所述调整过程包括:获取所述FIFO的读、写指针位置,计算读写指针位置之差,根据差值的前后变化,计算本地时钟调整量,根据该调整量调整本地时钟。
4、根据权利要求1所述的方法,其特征在于,步骤B所述本地时钟恢复过程包括:收端网元每收到一个数据报文包,则产生一个本地时钟脉冲,根据该本地时钟脉冲调整本地时钟。
5、根据权利要求4所述的方法,其特征在于,所述调整过程包括:对所述本地时钟脉冲与本地时钟信号进行鉴相,得到调整相差,根据该调整相差产生本地时钟信号。
6、根据权利要求1所述的方法,其特征在于,步骤A所述需透传时钟为待发送的数据报文中携带的时钟,步骤A前进一步包括:发端从待发送的数据报文中提取时钟作为所述需透传时钟。
7、一种实现包交换网络中时钟同步的装置,应用于包交换网络的网元,其特征在于,包括:运算模块、反向控制模块和频率产生模块;
所述运算模块与网元中用于包交换网络数据报文收发、存储的FIFO连接,所述运算模块用于读取FIFO的读、写指针位置,计算读写指针位置之差,将差值输出至所述反向控制模块;所述反向控制模块用于根据所述输入差值的变化,计算本地时钟控制量,将所述控制量输出至所述频率产生模块;所述频率产生模块根据输入的所述控制量,产生本地时钟信号,将本地时钟信号作为读时钟信号输入至所述FIFO。
8、根据权利要求7所述的装置,其特征在于,该装置进一步包括:低通滤波模块,连接在所述运算模块与反向控制模块之间,用于对所述运算模块输出的差值进行低通滤波处理后输入所述反向控制模块。
9、根据权利要求7所述的装置,其特征在于,该装置进一步包括:写入控制模块,用于从网元接收的包交换网络数据中选择出发端网元按照需透传时钟以一定速率发送的数据报文写入到所述FIFO。
10、根据权利要求7所述的装置,其特征在于,所述频率产生模块包括数模转换模块和压控振荡器,所述数模转换模块将所述反向控制模块输出的所述调整量进行数模转换为模拟信号输入所述压控振荡器。
11、根据权利要求7所述的装置,其特征在于,所述频率产生模块为直接数字频率合成模块。
12、一种实现包交换网络中时钟同步的装置,应用于包交换网络的网元,其特征在于,包括:时钟恢复模块、鉴相模块和频率产生模块;
所述时钟恢复模块用于接收包交换网络的数据报文,根据接收数据报文的频率产生本地时钟脉冲,输出至所述鉴相模块;鉴相模块同时接收所述频率产生模块输出的本地时钟信号,对所述本地时钟脉冲与本地时钟信号进行鉴相,得到调整相差,输出至所述频率产生模块;所述频率产生模块根据输入的所述相差产生本地时钟信号。
13、根据权利要求12所述的装置,其特征在于,该装置进一步包括:低通滤波模块,连接在所述鉴相模块与频率产生模块之间,用于对所述鉴相模块输出的相差进行低通滤波处理后输入所述频率产生模块。
14、根据权利要求12所述的装置,其特征在于,该装置进一步包括:分频模块,连接在所述时钟恢复模块与鉴相模块之间,用于将所述时钟恢复模块输出的本地时钟信号进行分频处理后输入至所述鉴相模块。
15、根据权利要求12所述的装置,其特征在于,所述频率产生模块包括数模转换模块和压控振荡器,所述数模转换模块将所述反向控制模块输出的所述调整量进行数模转换为模拟信号输入所述压控振荡器。
16、根据权利要求12所述的装置,其特征在于,所述频率产生模块为直接数字频率合成模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2005101323275A CN1852087B (zh) | 2005-12-21 | 2005-12-21 | 包交换网络中的时钟同步方法及实现装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2005101323275A CN1852087B (zh) | 2005-12-21 | 2005-12-21 | 包交换网络中的时钟同步方法及实现装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1852087A true CN1852087A (zh) | 2006-10-25 |
CN1852087B CN1852087B (zh) | 2011-01-12 |
Family
ID=37133558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005101323275A Expired - Fee Related CN1852087B (zh) | 2005-12-21 | 2005-12-21 | 包交换网络中的时钟同步方法及实现装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1852087B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008106887A1 (fr) * | 2007-03-06 | 2008-09-12 | Huawei Technologies Co., Ltd. | Procédé de réglage de fréquence d'horloge et client et système associés |
CN101855848A (zh) * | 2007-09-11 | 2010-10-06 | 韩国电子通信研究院 | 时分双工通信设备及其操作方法 |
WO2010148948A1 (zh) * | 2009-11-23 | 2010-12-29 | 中兴通讯股份有限公司 | 一种包交换网络中的时钟恢复方法及系统 |
CN102301639A (zh) * | 2011-07-20 | 2011-12-28 | 华为技术有限公司 | 校正时钟抖动的方法和装置 |
CN102412954A (zh) * | 2011-11-19 | 2012-04-11 | 西安邮电学院 | 一种分组网中时钟频率同步方法 |
US8451836B2 (en) | 2008-09-12 | 2013-05-28 | Huawei Technologies Co., Ltd. | Method, device, and system for transmitting constant rate data stream |
CN104380650A (zh) * | 2012-05-31 | 2015-02-25 | 松下知识产权经营株式会社 | 时钟转换电路、影像处理系统、以及半导体集成电路 |
CN112165434A (zh) * | 2020-06-30 | 2021-01-01 | 中兴通讯股份有限公司 | 在分组交换系统中透传cbr信号的方法和系统 |
WO2022262587A1 (zh) * | 2021-06-16 | 2022-12-22 | 中兴通讯股份有限公司 | 数据传输方法、装置、系统、电子设备及可读介质 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100499415C (zh) * | 2003-04-30 | 2009-06-10 | 华为技术有限公司 | 一种时分复用业务恢复时钟的产生方法及装置 |
CN100428630C (zh) * | 2003-08-29 | 2008-10-22 | 华为技术有限公司 | 同步数字体系系统时钟及产生方法 |
-
2005
- 2005-12-21 CN CN2005101323275A patent/CN1852087B/zh not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101022416B (zh) * | 2007-03-06 | 2010-07-07 | 华为技术有限公司 | 一种调整时钟频率的方法、客户端与系统 |
WO2008106887A1 (fr) * | 2007-03-06 | 2008-09-12 | Huawei Technologies Co., Ltd. | Procédé de réglage de fréquence d'horloge et client et système associés |
CN101855848A (zh) * | 2007-09-11 | 2010-10-06 | 韩国电子通信研究院 | 时分双工通信设备及其操作方法 |
CN101855848B (zh) * | 2007-09-11 | 2013-07-03 | 韩国电子通信研究院 | 时分双工通信设备及其操作方法 |
US8311175B2 (en) | 2007-09-11 | 2012-11-13 | Electronics And Telecommunications Research Institute | TDD communication apparatus and operation method thereof |
US8451836B2 (en) | 2008-09-12 | 2013-05-28 | Huawei Technologies Co., Ltd. | Method, device, and system for transmitting constant rate data stream |
WO2010148948A1 (zh) * | 2009-11-23 | 2010-12-29 | 中兴通讯股份有限公司 | 一种包交换网络中的时钟恢复方法及系统 |
CN102301639A (zh) * | 2011-07-20 | 2011-12-28 | 华为技术有限公司 | 校正时钟抖动的方法和装置 |
CN102301639B (zh) * | 2011-07-20 | 2014-07-30 | 华为技术有限公司 | 校正时钟抖动的方法和装置 |
CN102412954A (zh) * | 2011-11-19 | 2012-04-11 | 西安邮电学院 | 一种分组网中时钟频率同步方法 |
CN102412954B (zh) * | 2011-11-19 | 2014-10-22 | 西安邮电学院 | 一种分组网中时钟频率同步方法 |
CN104380650A (zh) * | 2012-05-31 | 2015-02-25 | 松下知识产权经营株式会社 | 时钟转换电路、影像处理系统、以及半导体集成电路 |
CN104380650B (zh) * | 2012-05-31 | 2017-08-01 | 松下知识产权经营株式会社 | 时钟转换电路、影像处理系统、以及半导体集成电路 |
CN112165434A (zh) * | 2020-06-30 | 2021-01-01 | 中兴通讯股份有限公司 | 在分组交换系统中透传cbr信号的方法和系统 |
CN112165434B (zh) * | 2020-06-30 | 2021-12-07 | 中兴通讯股份有限公司 | 在分组交换系统中透传cbr信号的方法和系统 |
WO2022262587A1 (zh) * | 2021-06-16 | 2022-12-22 | 中兴通讯股份有限公司 | 数据传输方法、装置、系统、电子设备及可读介质 |
Also Published As
Publication number | Publication date |
---|---|
CN1852087B (zh) | 2011-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1852087A (zh) | 包交换网络中的时钟同步方法及实现装置 | |
CN101299647B (zh) | 一种实现sdh业务无损切换的装置和方法 | |
CN102522981B (zh) | 一种高速并行接口电路 | |
CN103947116B (zh) | 用于恢复阵发模式脉宽调制(pwm)和非归零(nrz)数据的装置和方法 | |
CN101707506B (zh) | 一种光传送网中业务时钟透传的方法及系统 | |
US6865241B1 (en) | Method and apparatus for sampling digital data at a virtually constant rate, and transferring that data into a non-constant sampling rate device | |
CN101820324B (zh) | 一种异步数据的同步传输方法和系统 | |
CN101686120B (zh) | 一种实现时钟同步的装置及方法 | |
Kim et al. | An 800 Mbps multi-channel CMOS serial link with 3/spl times/oversampling | |
CN100584104C (zh) | 一种业务调度系统和方法 | |
CN102340316A (zh) | 基于fpga的微型空间过采样直流平衡串行解串器 | |
WO2006102833A1 (fr) | Procede et appareil de partage et de synthese de signaux | |
CN102510328A (zh) | 一种高速并行接口电路 | |
CN101043309A (zh) | 主备倒换的控制方法以及装置 | |
US20100148832A1 (en) | Clock data recovery circuit | |
CN109002409A (zh) | 一种位宽变换装置及方法 | |
CN103001652A (zh) | 数据多路复用传送系统、多路复用传送信号接收装置及多路复用传送信号发送装置 | |
JP4410280B2 (ja) | プロトコル変換回路 | |
CN103078667A (zh) | 一种基于超五类线的lvds高速数据传输方法 | |
CN101621346A (zh) | 一种具有自适应反馈的源同步接收装置及源同步方法 | |
CN202406095U (zh) | 一种高速并行接口电路 | |
CN1859052B (zh) | 一种异步时钟域信号处理方法及系统 | |
CN1286289C (zh) | 时钟数据恢复电路及其实现方法 | |
CN1201212C (zh) | 数字信号处理方法与数据处理器 | |
CN111488311A (zh) | 高集成度的时钟SoC芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110112 Termination date: 20191221 |
|
CF01 | Termination of patent right due to non-payment of annual fee |