CN1983920B - 混合传输系统和混合传输系统的信号处理方法 - Google Patents

Abstract

本发明公开了一种混合传输系统，包括：大于一个的功能模块，用于对输入混合传输系统中的信号进行业务相关处理，所述输入混合传输系统的信号的时钟大于一种；统一时钟产生单元，用于生成统一的系统时钟并提供给混合传输系统的所述功能模块和所述同步模块；同步模块，用于根据所述统一时钟产生单元产生的系统时钟对输入混合传输系统的信号进行同步处理生成与所述系统时钟同步的信号，并将所述信号输入对应的功能模块。本发明还公开了一种混合传输系统的信号处理方法。本发明中，由于在混合传输系统内部采用一种系统时钟，并通过同步模块使输入信号的时钟与系统时钟同步，降低了混合传输系统中系统时钟的复杂度和设计在集成电路中的难度。

Description

混合传输系统和混合传输系统的信号处理方法

技术领域

本发明涉及混合传输系统技术领域，特别是指一种混合传输系统和一种混合传输系统的信号处理方法。

背景技术

目前，通信技术飞速发展，通信技术已经被广泛地应用到各个领域中，虽然各国的通信体制正逐渐向标准靠近，但现今仍然是多种传输体制并存，所以要求一些功能比较特殊的设备完成多种传输体制之间业务的互联。

目前存在的传输体制主要有三种，同步数字序列(SDH)、同步光网络(SONET)和准同步数字系列(PDH)。北美电信使用的传输体制包括SONET和PDH，而欧洲和中国使用的传输体制包括SDH和PDH，其中SONET和SDH属于全同步传输体制，信号接口速率统一，易于对接，而PDH属于准同步传输体制，信号速率繁多，处理比较复杂。在对信息依赖程度很高的今天，各通信体制之间的互连已经成为事实，这就要求连接不同通信体制的设备能够处理多种业务类型，实现不同业务之间的相互转换。因此，PDH和SDH混合系统也适应这种需求而诞生。

目前，PDH设备处理的主要业务信号有DS1、E1、DS3和E3信号，PDH设备中往往把低次群业务信号DS1、E1复用到三次群DS3、E3或更高次群中传输。SDH设备主要用于完成PDH信号的承载和传送。在电信标准中，E1复用到E3称为E13，DS1复用到DS3称为M13，将PDH信号装载到SDH标准速率的过程称为映射，因此PDH和SDH混合系统需要支持M13、E13和映射功能。

如图1所示为PDH和SDH混合系统的示意图，在混合传输系统10中，包括M13模块111、映射器121、E13模块131等三个功能模块，其中M13模块111和E13模块131属于PDH系统，映射器121属于SDH系统。M13模块111用于将DS1信号复用为PDH的DS3信号，将DS3信号解复用为DS1信号，以及将DS1和/或DS3信号传送给映射器121；E13模块131，用于将E1信号复用为E3信号，将E3信号解复用为E1信号，以及将所述E1和/或E3信号传送给映射器121；映射器121用于将PDH业务映射到SDH的同步传输通道(STM-N)中。

为使输入到系统中的信号与系统时钟同步，在现有技术中，PDH系统中使用一种系统时钟，SDH系统中使用另一种时钟，在PDH和SDH之间通过异步先进先出存储单元(FIFO)进行时钟域的隔离，数字信号在其写时钟上升沿将信号写入异步FIFO中，在读时钟的上升沿读出数据，并根据FIFO的中心状态对读出速率进行调整，这样实现信号在PDH系统和SDH系统之间的传递。如图1所示，PDH和SDH混合传输系统中包括了三个时钟产生单元：第一时钟产生单元110、第二时钟产生单元120和第三时钟产生单元130，分别为M13模块111、映射器121和E13模块131这三个功能模块提供系统时钟，则如图1所示的PDH和SDH混合系统分布在第一时钟域11、第二时钟域12和第三时钟域13三种系统时钟域中。

在集成电路高速发展的今天，集成电路的集成性和可靠性极大提高，PDH和SDH混合系统已经可以设计在一片大规模专用集成电路上。在现有技术中，将PDH和SDH混合系统集成到专用集成电路中后，时钟域的分布仍然主要按照模块来进行，一个功能模块使用一种系统时钟，在专用集成电路内部提供多种系统时钟分别为不同的系统功能模块服务。

由于在集成电路内部涉及多种系统时钟，多时钟域信号的处理给集成电路后端的设计带来了较大的麻烦，很容易导致设计的缺陷或直接导致设计的失败，造成可观的经济损失；另外，多时钟域信号的处理给后端的布局布线和排版工作带来较大的麻烦，造成人力物力的浪费、开发周期的延长并提高设计成本。

发明内容

有鉴于此，本发明的第一个主要目的在于提供一种混合传输系统，该系统能够使用统一的系统时钟，从而降低混合传输系统中时钟的复杂度，并降低将混合传输系统设计在集成电路中的难度。

为达到上述目的，本发明提供了一种混合传输系统，该系统包括：大于一个的功能模块，用于对输入混合传输系统中的信号进行业务相关处理，所述输入混合传输系统的信号的时钟大于一种；统一时钟产生单元，用于生成统一的系统时钟并提供给混合传输系统的所述功能模块和所述同步模块；同步模块，用于根据所述统一时钟产生单元产生的系统时钟对输入混合传输系统的信号进行同步处理生成与所述系统时钟同步的信号，并将所述信号输入对应的功能模块，

所述输入混合传输系统的信号包括：信号速率低于系统时钟频率1/4的信号和信号速率高于或等于系统时钟频率1/4的信号；

则所述同步模块中包括直接同步单元和间接同步单元；

所述直接同步单元用于对信号速率低于系统时钟频率1/4的信号的时钟和数据，以所述系统时钟进行采样，并将采样后的时钟和数据输出到对应的功能模块；

所述间接同步单元用于针对信号速率高于或等于系统时钟频率1/4的信号，产生与所述系统时钟同步的标称速率的标称缺口时钟，并用该缺口时钟读取该信号的数据，以及将产生的标称缺口时钟和读取的数据输出到对应的功能模块。

较佳地，所述的直接同步单元包括：

第一采样单元，用于根据所述系统时钟对所述信号时钟进行采样，生成与所述系统时钟同步的信号时钟，并将生成的与所述系统时钟同步的信号时钟输出到对应功能模块信号时钟的输入端；

第二采样单元，用于根据所述系统时钟对所述信号数据进行采样，生成与所述系统时钟同步的信号数据，并将生成的与所述系统时钟同步的信号数据输出到对应的功能模块的信号数据的输入端。

较佳地，所述第一采样单元为第一D触发器，该第一D触发器的D输入端连接信号时钟，CP输入端连接系统时钟，输出端连接至对应的功能模块的信号时钟的输入端；

所述第二采样单元为第二D触发器，该第二D触发器的D输入端连接信号数据，CP输入端连接系统时钟，输出端连接至对应功能模块的信号数据输入端。

较佳地，所述直接同步单元中进一步包括：第三D触发器、反向器、第四D触发器、与门和第五D触发器；其中，

第三D触发器用于接收所述第一D触发器输出端的信号时钟，根据系统时钟将该信号时钟寄存一拍，并将寄存一拍的信号时钟输出到第四D触发器和反相器；

反相器用于对来自第三触发器的信号时钟进行反相后输出到与门；

第四D触发器用于接收来自第三D触发器的信号时钟，根据系统时钟将该信号时钟寄存一拍，并将寄存一拍的信号时钟输出到与门；

与门用于将来自反相器的信号时钟和来自第四D触发器的信号时钟相与，生成与系统时钟完全同步的下降沿时钟，并将该时钟输出到对应的功能模块的信号时钟输入端；

第五D触发器用于接收来自第二D触发器输出端的信号数据，并对该信号数据寄存一拍后输出到对应功能模块的信号数据输入端。

较佳地，所述间接同步单元包括：异步先进先出存储单元和缺口时钟产生单元；其中，

异步先进先出存储单元用于对所述信号数据进行存储，以及根据所述信号时钟对存储的数据执行写操作，根据来自缺口时钟产生单元的缺口时钟对存储的数据执行读操作，并将读取的数据作为信号数据输出到对应功能模块信号数据的输入端；

缺口时钟产生单元用于根据系统时钟将信号时钟处理成与系统时钟同步的缺口时钟，并将该缺口时钟作为输入信号的时钟输出到对应功能模块信号的时钟的输入端。

较佳地，所述的间接同步单元中进一步包括：

读写地址比较器，用于获取异步先进先出存储单元的中线偏离状态信息，并将中线偏离状态信息输出到缺口时钟产生单元；

所述缺口时钟产生单元进一步用于，根据来自读写地址比较器的中线偏离状态信息，调整所生成的与系统时钟同步的缺口时钟。

所述的混合传输系统可以为准同步数字系列和同步数字序列混合传输系统；

所述的功能模块包括：M13模块、E13模块和映射器；其中，

M13模块用于将DS1信号复用为DS3信号，将DS3信号解复用为DS1信号，以及将所述DS1和/或DS3信号传送给映射器；

E13模块用于将E1信号复用为E3信号，将E3信号解复用为E1信号，以及将所述E1和/或E3信号传送给映射器；

映射器用于将接收的所述准同步数字系列信号映射为同步数字序列的信号并输出。

本发明的第二个主要目的在于提供一种混合传输系统的信号处理方法，该方法能够降低混合传输系统中时钟的复杂度，并降低将混合传输系统设计在集成电路中的难度。

为达到上述目的，本发明提供了一种混合传输系统中的信号处理方法，输入所述混合传输系统的信号的时钟大于一种，包括步骤：

在混合传输系统中使用统一的系统时钟；

对输入混合传输系统的信号根据所述统一的系统时钟进行同步处理，然后将与所述系统时钟同步的信号输入到混合传输系统中进行业务相关处理，

所述输入混合传输系统的信号包括：速率低于系统时钟频率1/4的信号和高于或等于系统时钟频率1/4的信号；

所述的同步处理包括：

对速率低于系统时钟频率1/4的信号的时钟和数据，以所述系统时钟进行采样；

针对速率高于或等于系统时钟频率1/4的信号，产生与系统时钟同步的标称速率的标称缺口时钟，并用该缺口时钟读取该信号的数据。

较佳地，在所述的对速率低于系统时钟频率1/4的信号的时钟和数据进行采样之后进一步包括：

将所述采样后的信号时钟进行寄存，并进行组合逻辑处理后，生成与系统时钟完全同步的上升沿或下降沿时钟；

对应的将所述采样后的信号数据进行寄存，以使生成的信号数据和所述生成的与系统时钟完全同步的上升沿或下降沿时钟同步。

较佳地，所述产生与系统时钟同步的标称速率的标称缺口时钟后进一步包括：

根据所述速率高于或等于系统时钟频率1/4的信号的数据在存储时偏离中线状态的信息调整所生成的与系统时钟同步的缺口时钟；

则所述的用该缺口时钟读取该信号的数据为：

用所述调整后的缺口时钟读取所述存储的该信号的数据。

所述的混合传输系统可以为：准同步数字系列和同步数字序列的混合传输系统；则所述业务相关处理包括：复用、解复用、映射和解映射。。

由上述方案可以看出，本发明中，在混合传输系统内部采用一种系统时钟对输入其中的信号进行业务相关处理；并通过同步模块将来自混合传输系统外部的不同时钟的信号，根据混合传输系统内部所采用的系统时钟进行同步处理，从而对于输入信号中包括多种时钟的混合传输系统，不必采用多种系统时钟，使得系统可以采用全同步设计，内部信号的时序比较容易满足，简化了集成电路设计的后端工作，降低了将混合传输系统设计在集成电路中的难度；由于采用了全同步处理，系统绝大多数电路工作在系统时钟下，减少了将混合传输系统设计在集成电路中以后集成电路内部各个时钟域信号之间的相互干扰，有利于后端布局布线；同步化处理有利有不同功能模块之间的信号传递，信号出错率降低，增强了设计的可靠性；并且由于上述设计的简化和可靠间接降低设计的成本；

本发明中对于低速信号采用了由简单的D触发器和与、非门等组成的直接同步单元进行处理，降低了同步处理的实现难度，也降低了成本；

此外，本发明中对于高速信号利用FIFO偏离中线的状态调整标称缺口时钟即根据FIFO偏离中线的状态对标称速率的缺口时钟进行扣除或塞入，以吸收业务信号的频偏，实现无损同步。

附图说明

图1为现有技术中PDH和SDH混合传输系统结构图；

图2为本发明PDH和SDH混合传输系统的结构图；

图3为本发明中直接同步单元的总体结构图；

图4为直接同步单元各部分处理后的时序图；

图5为本发明中直接同步单元的具体结构图；

图6为本发明中间接同步单元的结构图；

图7为间接同步单元中各部分处理后的时序图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。

本发明的主要思想是，对于输入信号的时钟大于一种的混合传输系统，在其中使用统一的系统时钟；并在对输入混合传输系统的信号根据所述统一系统时钟进行同步处理后，将与系统时钟同步的信号输入到混合传输系统中进行业务相关处理，从而不必在混合传输系统中为不同的功能模块提供不同的系统时钟，提高混合传输系统设计在集成电路中的可靠性、设计成功率和生命周期，并缩短开发周期，降低开发成本。

在对信号进行同步处理时，可以对所有的信号均产生与系统时钟同步的标称速率的标称缺口时钟，并用该缺口时钟读取信号的数据的间接同步方式来进行。也可以根据信号速率的不同，采用不同的同步方式，具体包括：对时钟低于系统时钟1/4的信号，采用直接同步方式，利用系统时钟采集信号时钟的上升沿，产生与系统同步的缺口时钟，对数据直接用系统时钟采样，在缺口时钟的上升沿数据有效。对时钟高于或等于系统时钟1/4的信号，采用上述间接同步方式。

在PDH和SDH混合传输系统中，系统时钟可以取51.84MHz，由于DS1的时钟为1.544MHz，E1的时钟为2.048MHz，所以对于DS1和E1信号的同步可以选用直接同步方式或间接同步方式实现，较佳地选取直接同步方式实现；而DS3的时钟为44.736MHz，E3的时钟为34.368MHz，所以对于DS3和E3信号的同步需要选择间接同步方式来实现，在间接同步时，系统按比例为信号生成缺口时钟，例如对于44.736MHz的DS3业务，其时钟与系统时钟的比例为44.736/51.84＝233/270，所以按照这种比率来产生缺口时钟，根据比率要求在270个系统时钟周期中产生233个同步的缺口时钟脉冲，这样就得到了同步的标称缺口时钟。

为了防止电路中亚稳态的出现，在直接同步方法还可以利用系统时钟对低速信号寄存两拍后，再通过组合逻辑产生上升沿或者下降沿作为缺口时钟。可以通过D触发器来实现上述的采集上升沿生成缺口时钟，以及对系统时钟进行的寄存。

在间接同步方法中，还可以根据信号数据在存储时偏离中线状态的信息调整所生成的与系统时钟同步的缺口时钟。

如图2所示，为本发明混合传输系统的结构图。其中，该混合传输系统中包括统一时钟产生单元21，用于产生一种系统时钟，并将产生的系统时钟提供给混合传输系统内部处理单元22中的各功能模块以及同步模块20；同步模块20用于根据所述统一时钟产生单元产生的系统时钟对输入混合传输系统的信号进行同步处理，使信号的数据和时钟均与系统时钟同步，然后将信号输入到采用了统一系统时钟的混合传输系统内部处理单元22中对应功能模块进行业务相关处理，如进行复用、解复用、映射或解映射等处理。

在同步模块20中可以针对每种信号分别设置同步单元，如图2中所示的第一同步单元201、第二同步单元202、第三同步单元203和第四同步单元204；内部处理单元22所包括混合传输系统中的各个功能模块，如图2中所示的M13模块111、E13模块131和映射器121等。以一种信号为例说明图2中同步单元对信号进行同步处理的信号流：对于DS1信号，通过第一同步单元201进行同步处理后，DS1信号的数据输入到M13模块111中对应的DS1信号数据输入端；DS1信号的时钟输入到M13模块111中对应的DS1信号时钟输入端。

在具体实现时，上述各同步单元可以全部采用间接同步单元实现，也可以根据信号的速率对于低于信号速率低于系统时钟1/4的信号采用直接同步单元实现，对于信号速率高于或等于系统时钟1/4的信号采用间接同步单元实现。

如图3所示，为直接同步单元的总体结构图，包括第一采样单元301和第二采样单元302，其中第一采样单元301用于根据系统时钟对信号时钟进行采样，生成与系统时钟同步的信号时钟，并将生成的与系统时钟同步的信号时钟输出到所述混合传输系统内部处理单元中对应的功能模块；第二采样单元302用于根据系统时钟对信号数据进行采样，生成与系统时钟同步的信号数据，并将生成的与系统时钟同步的信号数据输出到所述混合传输系统内部处理单元中对应的功能模块进行业务相关处理。

上述间接同步单元主要包括异步FIFO存储单元和缺口时钟产生单元。间接同步单元在对信号进行同步处理时，在异步FIFO存储单元的写端先将待同步数据写入到异步FIFO存储单元中，在异步FIFO存储单元的读端由缺口时钟产生单元产生的与系统时钟同步的标称速率的标称缺口时钟读取数据，从而使数据也与系统时钟同步。由于PDH信号一般与其标称频率相比存在一定的偏差，为防止因为该偏差导致的溢出，实现无损同步，本发明在间接同步单元中还可以根据FIFO偏离中线的状态对标称速率的缺口时钟进行扣除或塞入，以吸收业务信号的频偏。

下面分别详细说明直接同步单元和间接同步单元的具体组成。

参考图4和图5，其中图4为图5所示的直接同步单元对应各处的时钟，图5为直接同步单元的具体组成结构图。在图5中，D触发器501用于采集信号时钟的上升沿，D触发器501的D输入端为低速信号的时钟，CP输入端为系统时钟，设系统时钟和低速信号的时钟分别如图4中的系统时钟401和低速信号时钟402所示，则采集上升沿后的时序如图4中的采样后时钟403所示。D触发器502用于对采集上升沿后的时钟通过系统时钟寄存一拍，寄存一拍后的时序如图4中寄存一拍后时钟404所示。D触发器503用于对寄存一拍的时钟再通过系统时钟寄存一拍，共寄存了两拍后的时序如图4中的寄存两拍后时钟405所示。反相器504，即非门，用于将寄存一拍的时钟反相，然后通过与门505将反相后的时钟与经过503寄存了两拍的时钟相与，生成如图4中缺口时钟406所示的下降沿缺口时钟。D触发器506用于对低速信号数据用系统时钟采样。D触发器507用于将信号数据寄存一拍使之和信号时钟同步。此外，在经过上述组合逻辑处理后得到的下降沿缺口时钟还可以再通过一个D触发器寄存一拍进行整形，则对应地上述处理后得到的信号数据也需要再通过一个D触发器寄存一拍，以使信号时钟和信号数据同步。

经过图5所示的直接同步单元的处理，就实现了将低速信号的数据和时钟与系统时钟同步，可以直接将信号的数据和时钟输入到混合传输系统的内部处理单元中对应的功能模块进行处理了。

如图6所示，为间接同步单元的组成结构图。其中，异步FIFO存储单元61中包括随机访问存储(RAM)单元611、读地址产生单元612和写地址产生单元613。RAM单元611用于存储数据，可以是宽度为1比特，深度为16比特；读写地址比较器62用于根据来自读、写地址产生单元的地址数据确定FIFO的中线状态并发送状态信号给缺口时钟产生单元63，缺口时钟产生单元63再根据所述中线状态调整产生的缺口时钟。FIFO的中线状态可以划分为三种，偏满、正常和偏空，当FIFO偏离中线偏满时，读写地址比较器向缺口时钟产生单元63发送偏满信号，缺口时钟产生单元在生成的标称缺口时钟的缺口处插入一个脉冲，短时间内其速率会比标称缺口时钟快，称其为快缺口时钟；当FIFO正常时，读写地址比较器62向缺口时钟产生单元发送正常信号，缺口时钟产生单元输出标称缺口时钟；当FIFO偏离中线偏空时，读写地址比较器62向缺口时钟产生单元63发送偏空信号，缺口时钟产生单元在生成的标称缺口时钟中扣除一个有效的缺口时钟，短时间内其速率会比标称缺口时钟慢，称其为慢缺口时钟。缺口时钟产生单元生成的缺口时钟作为信号的时钟；另外，通过缺口时钟产生单元将生成的缺口时钟输入到读地址产生单元，并将生成的缺口时钟输入到RAM单元611中，就实现了以生成的缺口时钟读取数据，使得信号的数据也与系统时钟同步。缺口时钟产生单元具体可以采用标称缺口时钟发生器来实现。

在图7中示出了上述各种时钟的时序图。

通过图6所示的间接同步单元的处理，就实现了将高速信号的时钟和数据与系统时钟同步，从而可以直接将信号的时钟和数据输入到混合传输系统的内部处理单元中对应的功能模块进行处理了。

以上是对本发明具体实施例的说明，在具体的实施过程中可对本发明的方法进行适当的改进，以适应具体情况的具体需要。因此可以理解，根据本发明的具体实施方式只是起示范作用，并不用以限制本发明的保护范围。

Claims (11)

1.一种混合传输系统，包括：大于一个的功能模块，用于对输入混合传输系统中的信号进行业务相关处理；所述输入混合传输系统的信号的时钟大于一种；其特征在于，该系统还包括：统一时钟产生单元和同步模块；其中，

所述统一时钟产生单元用于生成统一的系统时钟并提供给混合传输系统的所述功能模块和所述同步模块；

所述同步模块用于根据所述统一时钟产生单元产生的系统时钟对输入混合传输系统的信号进行同步处理生成与所述系统时钟同步的信号，并将所述信号输入对应的功能模块，

所述输入混合传输系统的信号包括：信号速率低于系统时钟频率1/4的信号和信号速率高于或等于系统时钟频率1/4的信号；

则所述同步模块中包括直接同步单元和间接同步单元；

所述直接同步单元用于对信号速率低于系统时钟频率1/4的信号的时钟和数据，以所述系统时钟进行采样，并将采样后的时钟和数据输出到对应的功能模块；

所述间接同步单元用于针对信号速率高于或等于系统时钟频率1/4的信号，产生与所述系统时钟同步的标称速率的标称缺口时钟，并用该缺口时钟读取该信号的数据，以及将产生的标称缺口时钟和读取的数据输出到对应的功能模块。

2.根据权利要求1所述的混合传输系统，其特征在于，所述的直接同步单元包括：

第一采样单元，用于根据所述系统时钟对所述信号时钟进行采样，生成与所述系统时钟同步的信号时钟，并将生成的与所述系统时钟同步的信号时钟输出到对应功能模块信号时钟的输入端；

第二采样单元，用于根据所述系统时钟对所述信号数据进行采样，生成与所述系统时钟同步的信号数据，并将生成的与所述系统时钟同步的信号数据输出到对应的功能模块的信号数据的输入端。

3.根据权利要求2所述的混合传输系统，其特征在于，

所述第一采样单元为第一D触发器，该第一D触发器的D输入端连接信号时钟，CP输入端连接系统时钟，输出端连接至对应的功能模块的信号时钟的输入端；

所述第二采样单元为第二D触发器，该第二D触发器的D输入端连接信号数据，CP输入端连接系统时钟，输出端连接至对应功能模块的信号数据输入端。

4.根据权利要求3所述的混合传输系统，其特征在于，

所述直接同步单元中进一步包括：第三D触发器、反向器、第四D触发器、与门和第五D触发器；其中，

第三D触发器用于接收所述第一D触发器输出端的信号时钟，根据系统时钟将该信号时钟寄存一拍，并将寄存一拍的信号时钟输出到第四D触发器和反相器；

反相器用于对来自第三触发器的信号时钟进行反相后输出到与门；

第四D触发器用于接收来自第三D触发器的信号时钟，根据系统时钟将该信号时钟寄存一拍，并将寄存一拍的信号时钟输出到与门；

与门用于将来自反相器的信号时钟和来自第四D触发器的信号时钟相与，生成与系统时钟完全同步的下降沿时钟，并将该时钟输出到对应的功能模块的信号时钟输入端；

第五D触发器用于接收来自第二D触发器输出端的信号数据，并对该信号数据寄存一拍后输出到对应功能模块的信号数据输入端。

5.根据权利要求1所述的混合传输系统，其特征在于，所述间接同步单元包括：异步先进先出存储单元和缺口时钟产生单元；其中，

异步先进先出存储单元用于对所述信号数据进行存储，以及根据所述信号的时钟对存储的数据执行写操作，根据来自缺口时钟产生单元的缺口时钟对存储的数据执行读操作，并将读取的数据作为信号数据输出到对应功能模块信号数据的输入端；

缺口时钟产生单元用于根据系统时钟将信号时钟处理成与系统时钟同步的缺口时钟，并将该缺口时钟作为输入信号的时钟输出到对应功能模块信号的时钟的输入端。

6.根据权利要求5所述的混合传输系统，其特征在于，所述的间接同步单元中进一步包括：

读写地址比较器，用于获取异步先进先出存储单元的中线偏离状态信息，并将中线偏离状态信息输出到缺口时钟产生单元；

所述缺口时钟产生单元进一步用于，根据来自读写地址比较器的中线偏离状态信息，调整所生成的与系统时钟同步的缺口时钟。

7.根据权利要求1所述的混合传输系统，其特征在于，所述的混合传输系统为准同步数字系列和同步数字序列混合传输系统；

所述的功能模块包括：M13模块、E13模块和映射器；其中，

M13模块用于将DS1信号复用为DS3信号，将DS3信号解复用为DS1信号，以及将所述DS1和/或DS3信号传送给映射器；

E13模块用于将E1信号复用为E3信号，将E3信号解复用为E1信号，以及将所述E1和/或E3信号传送给映射器；

映射器用于将接收的所述准同步数字系列信号映射为同步数字序列的信号并输出。

8.一种混合传输系统的信号处理方法，输入所述混合传输系统的信号的时钟大于一种，其特征在于，包括步骤：

在混合传输系统中使用统一的系统时钟；

对输入混合传输系统的信号根据所述统一的系统时钟进行同步处理，然后将与所述系统时钟同步的信号输入到混合传输系统中进行业务相关处理，

所述输入混合传输系统的信号包括：速率低于系统时钟频率1/4的信号和高于或等于系统时钟频率1/4的信号；

所述的同步处理包括：

对速率低于系统时钟频率1/4的信号的时钟和数据，以所述系统时钟进行采样；

针对速率高于或等于系统时钟频率1/4的信号，产生与系统时钟同步的标称速率的标称缺口时钟，并用该缺口时钟读取该信号的数据。

9.根据权利要求8所述的方法，其特征在于，在所述的对速率低于系统时钟频率1/4的信号的时钟和数据进行采样之后进一步包括：

将所述采样后的信号时钟进行寄存，并进行组合逻辑处理后，生成与系统时钟完全同步的上升沿或下降沿时钟；

对应的将所述采样后的信号数据进行寄存，以使生成的信号数据和所述生成的与系统时钟完全同步的上升沿或下降沿时钟同步。

10.根据权利要求8所述的方法，其特征在于，所述产生与系统时钟同步的标称速率的标称缺口时钟后进一步包括：

根据所述速率高于或等于系统时钟频率1/4的信号的数据在存储时偏离中线状态的信息调整所生成的与系统时钟同步的缺口时钟；

则所述的用该缺口时钟读取该信号的数据为：

用所述调整后的缺口时钟读取所述存储的该信号的数据。

11.根据权利要求8所述的方法，其特征在于，所述的混合传输系统为：准同步数字系列和同步数字序列的混合传输系统；

所述业务相关处理包括：复用、解复用、映射和解映射。

Images