CN1581705A - 传输系统开销处理芯片侧时钟域转换电路的asic实现方法 - Google Patents

传输系统开销处理芯片侧时钟域转换电路的asic实现方法 Download PDF

Info

Publication number
CN1581705A
CN1581705A CN 03140071 CN03140071A CN1581705A CN 1581705 A CN1581705 A CN 1581705A CN 03140071 CN03140071 CN 03140071 CN 03140071 A CN03140071 A CN 03140071A CN 1581705 A CN1581705 A CN 1581705A
Authority
CN
China
Prior art keywords
clock
clk
frequency
reference clock
line side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 03140071
Other languages
English (en)
Other versions
CN100397791C (zh
Inventor
何志阔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Harbour Networks Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbour Networks Holdings Ltd filed Critical Harbour Networks Holdings Ltd
Priority to CNB03140071XA priority Critical patent/CN100397791C/zh
Publication of CN1581705A publication Critical patent/CN1581705A/zh
Application granted granted Critical
Publication of CN100397791C publication Critical patent/CN100397791C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及到一种传输系统的开销处理芯片接收线路侧的时钟域转换电路的实现方法，将接收线路侧输入的多个频率，相位各不相同的时钟域转换到本地系统输入的参考时钟域上，本发明时钟域转换电路的输入时钟的频率可以为本地系统提供的参考时钟的N倍频，也可以为本地输入系统时钟频率的1/4，经过时钟域转换电路之后，都将被转换到单一的系统时钟域上。

Description

传输系统开销处理芯片侧时钟域 转换电路的ASIC实现方法
技术领域：
本发明涉及通讯传输系统开销处理芯片的时钟域转换电路的实现方法。
背景技术：
在传输系统的开销处理芯片中，从接收线路侧进入芯片的串行高速数据流通过时钟数据恢复单元的处理以后，根据用户的需求，通常都会产生多路频率，相位各不相同的异步时钟。在传统的处理方法中，这些时钟与本地系统时钟之间的转换通常需要在指针再生的时候才能实现。这样的处理方法使芯片设计者面临太多的异步设计，不但增加了设计难度，同时在电路设计后端进行静态时序分析的时候同样面临异步电路太多而降低时序分析的覆盖率。
本发明的目的在于：提供一种传输系统开销处理芯片线路侧时钟域转换电路的ASIC实现方法。
发明内容：
本发明是这样实现的：
a、首先将输入时钟域转换电路的线路侧的M个CLK_IA时钟域通过4*X分频电路进行分频；
b、将线路输入的M个CLK_IA时钟域分频为M个频率为系统参考时钟频率1/4的CLK_IC；
c、接收线路输入的N个频率为系统参考时钟频率1/4的时钟域CLK_IB；线路侧输入的CLK_IA经过4*X分频电路分频以后已经转换为CLK_IC；此时输入的时钟域即变为线路侧输入的M+N个频率为系统参考时钟频率1/4的时钟域；此时时钟域转换单元进行的转换就是线路侧M+N个CLK_IC时钟域与系统输入的一个参考时钟域之间的转换；经过时钟域转换电路的处理以后，输入的CLK_IC时钟域的数据速率仍然为系统参考时钟速率的1/4，只是处理的时钟已经由线路侧的M+N个频率，相位各不相同的异步时钟CLK_IC转换成了本地输入的一个系统时钟；此时芯片内电路处理的时钟由M+N个频率，相位各不相同的线路侧时钟减少为一个系统参考时钟。
本发明的电路直接在接收线路就将时钟数据恢复单元产生的多个异步时钟域通过系统输入的一个参考时钟进行同步，通过时钟域转换以后的芯片内的电路都能采用系统输入的一个参考时钟来进行处理。大大的减少了芯片内部的异步设计电路，降低了芯片设计的难度；同时也使芯片在进行后端静态时序分析的时候能够对足够多的电路进行静态时序的分析，提高芯片静态时序分析的覆盖率。更好地保证芯片时序功能的正确性。
附图说明：
附图1是本发明的接收线路时钟域到系统参考时钟域的转换原理图；
附图2是本发明的接收线路侧时钟域与参考时钟的转换单元电路原理图；
附图3是本发明的时钟域转换电路输入输出信号时序图。
实施方式：
本发明中芯片将接收一个本地输入的系统参考时钟，也就是使用这个本地输入的系统参考时钟将线路侧恢复出来的M个频率参考时钟X倍的线路时钟，或者N个频率为系统参考时钟1/4的线路时钟域转换到这个本地输入的系统参考时钟域上来。
如图1所示：本发明电路接收线路侧送入的M个频率为参考时钟(时钟暂命名为CLK_REF)的X倍的时钟域上的数据和时钟(此组时钟暂命名为CLK_IA)，以及N个频率为系统参考时钟1/4的时钟域上的数据和时钟(此组时钟暂命名为CLK_IB)。首先将输入时钟域转换电路的线路侧的M个CLK_IA时钟域通过4*X分频电路进行分频，分频为M个频率为系统参考时钟频率1/4的时钟(暂命名为CLK_IC)，此功能可以通过一个简单的4*X的分频电路来完成。将线路输入的M个CLK_IA时钟域分频为M个频率为系统参考时钟频率1/4的CLK_IC以后，对于时钟域变换电路来说，输入的时钟域即变为线路侧输入的M+N个频率为系统参考时钟频率1/4的时钟域(暂命名为CLK_IC)。
此时时钟域转换单元进行的转换就是线路侧M+N个CLK_IC时钟域与系统输入的一个参考时钟域CLK_REF之间的转换。经过时钟域转换电路的处理以后，输入的M+N个CLK_IC时钟域的数据速率仍然为系统参考时钟速率的1/4，只是处理的时钟已经由线路侧的M+N个频率，相位各不相同的异步时钟CLK_IC转换成了本地输入的一个系统参考时钟。此时芯片内电路处理的时钟由M+N个频率，相位各不相同的线路侧时钟减少为一个系统参考时钟。
对于线路侧输入的M+N个CLK_IC时钟域，将它们转换为系统参考时钟域的M+N个时钟域转换电路的原理完全相同，因此本发明只描述从接收线路侧的某一个CLK_IC时钟域到系统参考时钟域的转换单元电路。其转换的电路原理图如图2所示：
图2中，CLK_IC_*表示线路侧经时钟数据恢复单元以后恢复出来的频率为系统参考时钟CLK_REF时钟1/4的接收线路侧时钟；DATA_IN_*表示与线路侧输入时钟CLK_IC_*同步的数据；CLK_REF表示本地输入的系统参考时钟；CLK_IC_*_ENA表示线路时钟域转换到系统参考时钟域以后的线路时钟使能信号；DATA_OUT_*表示经过时钟域转换之后的数据输出，此时数据的频率仍然与线路侧时钟CLK_IC_*的频率相同，但是，此时的数据已经转换到了系统参考的时钟域上了。
触发器①表示输入的线路侧数据与时钟CLK_IC_*同步；
触发器②和③表示使用本地输入的系统参考时钟对线路输入的时钟CLK_IC_*进行连续两次的采样；
触发器④表示用系统参考时钟采样线路侧时钟CLK_IC_*上升沿后产生线路侧时钟使能信号，并将其同步到系统参考时钟上。
带有使能端的触发器⑤表示通过系统参考时钟采样线路侧时钟CLK_IC_*后产生的线路侧时钟使能信号将线路侧输入的数据转换到系统参考时钟的时钟域上。
经过时钟域转换电路以后，在芯片内，线路侧输入的各自同步于CLK_IC_*的M+N路数据处理都将采用本地输入的一个系统参考时钟来进行处理。由于在传输系统开销处理芯片的接收线路侧，芯片接收的线路侧时钟存在一定程度的抖动，因此线路侧的CLK_IC_*时钟与系统参考时钟不是严格的四倍频关系，最恶劣的情况下可能存在抖动达到一个参考时钟周期的可能。为了保证时钟域转换完成以后，使用系统参考时钟对经过时钟域转换以后的数据进行处理的时候不会漏采线路侧输入的数据，本发明通过系统参考钟对线路侧输入的CLK_IC_*进行上升沿的连续采样以后产生了一个线路时钟使能信号CLK_IN_*_ENA，芯片内系统时钟对线路输入数据的处理都将在该时钟使能信号有效的时候进行，这样就能够保证线路侧输入的M+N路数据在使用系统参考时钟进行处理的时候不会发生丢失，如图3所示。
从图3可以看出，即使在线路侧时钟抖动非常厉害，抖动达到一个本地系统输入的参考时钟的一个周期，线路侧输入的数据经过时钟域转换之后也不会发生丢失。在经过时钟域转换之后的后续电路处理中，M+N路时钟使能信号CLK_IC_*_ENA将和转换后使用系统参考时钟来进行处理的M+N路数据成对出现，也就是说，在后续电路的处理中，对数据DATA_OUT_*的处理只有在CLK_IC_*_ENA有效的情况下才进行。

Claims (1)

1、一种传输系统开销处理芯片时钟域转换电路的ASIC实现方法，其特征在于：
a、首先将输入时钟域转换电路的M个频率为本地系统参考时钟X倍的线路侧时钟域CLK_IA通过4*X分频电路进行分频，将其分频为系统参考时钟频率1/4的时钟和数据；
b、使用本地输入的系统参考时钟对M+N个频率为其1/4的线路侧时钟CLK-IC连续两次进行采样；产生一个同步于系统参考时钟的线路时钟使能信号CLK-IC-ENA；
c、同时输出与系统参考时钟同步的线路时钟使能信号CLK-IC-ENA和数据DATA-OUT，在后续外理电路中这两组信号总是成对出现；线路侧输入的CLK-IA经过4*X分频电路分频以后已经转换为频率为系统参考时钟1/4的CLK-IC；连同线路侧送入的N个频率为系统参考时钟1/4的CLK-IB，时钟域转换单元进行的转换就是线路侧M+N个CLK_IC时钟域与系统输入的一个参考时钟域之间的转换；经过时钟域转换电路的处理以后，输入的CLK_IC时钟域的数据速率仍然为1/4的系统参考时钟频率，只是处理的时钟已经由线路侧的M+N个相位各个不相同的异步时钟CLK_IC转换成了本地输入的一个系统时钟；此时芯片内电路处理的时钟由M+N个相位各不相同的线路侧时钟减少为一个系统参考时钟。
CNB03140071XA 2003-08-06 2003-08-06 传输系统开销处理芯片侧时钟域转换电路的asic实现方法 Expired - Fee Related CN100397791C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB03140071XA CN100397791C (zh) 2003-08-06 2003-08-06 传输系统开销处理芯片侧时钟域转换电路的asic实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB03140071XA CN100397791C (zh) 2003-08-06 2003-08-06 传输系统开销处理芯片侧时钟域转换电路的asic实现方法

Publications (2)

Publication Number Publication Date
CN1581705A true CN1581705A (zh) 2005-02-16
CN100397791C CN100397791C (zh) 2008-06-25

Family

ID=34579222

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03140071XA Expired - Fee Related CN100397791C (zh) 2003-08-06 2003-08-06 传输系统开销处理芯片侧时钟域转换电路的asic实现方法

Country Status (1)

Country Link
CN (1) CN100397791C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983920B (zh) * 2006-04-11 2010-08-25 华为技术有限公司 混合传输系统和混合传输系统的信号处理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3088368B2 (ja) * 1997-12-10 2000-09-18 静岡日本電気株式会社 ダイレクトコンバージョン受信機
US6434706B1 (en) * 1999-05-24 2002-08-13 Koninklijke Philips Electronics N.V. Clock system for multiple component system including module clocks for safety margin of data transfers among processing modules

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983920B (zh) * 2006-04-11 2010-08-25 华为技术有限公司 混合传输系统和混合传输系统的信号处理方法

Also Published As

Publication number Publication date
CN100397791C (zh) 2008-06-25

Similar Documents

Publication Publication Date Title
JP2610213B2 (ja) 同期装置及び同期方法
CN106301378B (zh) 一种高速dac同步方法及电路
WO2004109524A2 (en) Synchronous data transfer across clock domains
CN101498952B (zh) 一种同步时钟的装置和方法
CN105119702A (zh) 用于信号处理的定时同步方法及装置
CN1161901C (zh) 光通信系统中上行高速数据的同步接收方法与电路
CN1581705A (zh) 传输系统开销处理芯片侧时钟域转换电路的asic实现方法
EP0379279A2 (en) Data transmission synchroniser
CN101026448A (zh) 一种同步通信系统时钟再生方法及系统
US6775339B1 (en) Circuit design for high-speed digital communication
CN209640857U (zh) 一种ulsic时序收敛装置
CN110046125B (zh) 一种同频连续串行数据同步方法及装置
EP0817419A3 (en) Deterministic exchange of data between synchronised systems separated by a distance
CN103516455A (zh) 一种数据同步的方法及装置
US20020181631A1 (en) Reducing latency and power in asynchronous data transfers
CN114614823B (zh) 一种芯片时钟同步方法、数据采集卡及数据采集系统
CN100533414C (zh) 一种多路输入数据的控制系统及其控制方法
JPH05250280A (ja) データ転送方法
CN105389155A (zh) 一种利用spi接口实现tdm音频数据接收的方法及系统
CN103856281A (zh) 一种数据同步的方法
JPH11331137A (ja) 信号同期装置
CN110971341B (zh) 一种dbpl码硬件解码方法及系统
CN115085693B (zh) 一种多通道多相内插处理架构
CN117459064B (zh) 多路adc采样方法、装置及设备
CN116886786B (zh) 两相捆绑与四相双轨协议间的转换装置、芯片及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: HUAWEI TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: GANGWAN NETWORK CO., LTD.

Effective date: 20060922

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20060922

Address after: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen

Applicant after: Huawei Technologies Co., Ltd.

Address before: 100871, No. 21 West Third Ring Road, Beijing, Haidian District, Long Ling Building, 13 floor

Applicant before: Harbour Networks Holdings Limited

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080625

Termination date: 20150806

EXPY Termination of patent right or utility model