JPH05250280A - データ転送方法 - Google Patents
データ転送方法Info
- Publication number
- JPH05250280A JPH05250280A JP4050343A JP5034392A JPH05250280A JP H05250280 A JPH05250280 A JP H05250280A JP 4050343 A JP4050343 A JP 4050343A JP 5034392 A JP5034392 A JP 5034392A JP H05250280 A JPH05250280 A JP H05250280A
- Authority
- JP
- Japan
- Prior art keywords
- data
- generation unit
- clock
- signal
- start signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 この発明はデータ転送方法に関し、線路遅延
によるデータ転送速度の低下を防止することを目的とす
る。 【構成】 クロックＣＬＫ生成部１と、データ収集スタ
ート信号ＳＰ生成部２と、データ取り込み用のクロック
ＤＣＬＫ生成部３と、データ取り込み部４と、データバ
ッファ５を有する装置Ｍと、装置Ｍからのクロック信号
ＣＬＫと、信号ＳＰを入力し、信号ＣＬＫと信号ＳＰに
同期してデータを出力するＤＡＴＡ生成部６を有する装
置Ｓとを、１対Ｎのマルチドロップ接続（装置Ｍが１，
装置ＳがＮ）し、データをタイムスロット形式で収集す
る同期構成において、信号ＣＬＫと信号ＳＰを接続の最
遠端で折り返して各装置Ｓに接続し、且つ装置Ｍは折り
返す前の信号ＳＰと折り返し後の信号ＳＰとによりＤＣ
ＬＫ生成部３を制御し、装置Ｓは折り返し後の信号ＣＬ
Ｋと信号ＳＰとでＤＡＴＡ生成部６を制御することを特
徴とする。
によるデータ転送速度の低下を防止することを目的とす
る。 【構成】 クロックＣＬＫ生成部１と、データ収集スタ
ート信号ＳＰ生成部２と、データ取り込み用のクロック
ＤＣＬＫ生成部３と、データ取り込み部４と、データバ
ッファ５を有する装置Ｍと、装置Ｍからのクロック信号
ＣＬＫと、信号ＳＰを入力し、信号ＣＬＫと信号ＳＰに
同期してデータを出力するＤＡＴＡ生成部６を有する装
置Ｓとを、１対Ｎのマルチドロップ接続（装置Ｍが１，
装置ＳがＮ）し、データをタイムスロット形式で収集す
る同期構成において、信号ＣＬＫと信号ＳＰを接続の最
遠端で折り返して各装置Ｓに接続し、且つ装置Ｍは折り
返す前の信号ＳＰと折り返し後の信号ＳＰとによりＤＣ
ＬＫ生成部３を制御し、装置Ｓは折り返し後の信号ＣＬ
Ｋと信号ＳＰとでＤＡＴＡ生成部６を制御することを特
徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、各装置からのデータを
タイムスロット形式で収集する装置およびシステムにお
けるデータ転送方法に関する。近年、処理の分散化とネ
ットワーク化が促進され、かつ遠距離接続が当然である
状況になっている。接続距離の遠隔化が進むと、線路遅
延が無視できなくなり、データを補償するためには転送
速度を低下させる必要があった。しかしながら一方で
は、処理の高速化が要求されており、このような装置間
の転送速度の低下は全体の処理性能を圧迫する要因とな
る為、遠距離接続におけるデータ転送速度の高速化が望
まれている。
タイムスロット形式で収集する装置およびシステムにお
けるデータ転送方法に関する。近年、処理の分散化とネ
ットワーク化が促進され、かつ遠距離接続が当然である
状況になっている。接続距離の遠隔化が進むと、線路遅
延が無視できなくなり、データを補償するためには転送
速度を低下させる必要があった。しかしながら一方で
は、処理の高速化が要求されており、このような装置間
の転送速度の低下は全体の処理性能を圧迫する要因とな
る為、遠距離接続におけるデータ転送速度の高速化が望
まれている。
【０００２】
【従来の技術】図６の（Ａ）の様に、装置Ｍと３台の装
置ＳとしてのＳ１，Ｓ２，Ｓ３が、クロック信号線ＣＬ
Ｋ，データ収集スタート信号線ＳＰ，データ線ＤＡＴＡ
とで接続されており（装置Ｓは１〜ｎ台まで接続可能で
あるが、説明を簡単にする為、３台とした。）、それら
の接続距離は、装置Ｍから装置Ｓ１までがＬ，Ｓ２まで
が２倍の２Ｌ，Ｓ３までが３倍の３Ｌと等間隔で接続さ
れている場合で説明する。線路遅延は、距離ＬあたりＴ
Ｄ時間遅れることとする。
置ＳとしてのＳ１，Ｓ２，Ｓ３が、クロック信号線ＣＬ
Ｋ，データ収集スタート信号線ＳＰ，データ線ＤＡＴＡ
とで接続されており（装置Ｓは１〜ｎ台まで接続可能で
あるが、説明を簡単にする為、３台とした。）、それら
の接続距離は、装置Ｍから装置Ｓ１までがＬ，Ｓ２まで
が２倍の２Ｌ，Ｓ３までが３倍の３Ｌと等間隔で接続さ
れている場合で説明する。線路遅延は、距離ＬあたりＴ
Ｄ時間遅れることとする。
【０００３】図７は図６の（Ａ）の構成によるタイムチ
ャートを示している。同図では、仮に遅延ＴＤをクロッ
クＣＬＫの８分の１として書いてある。また、装置構成
は、同期型が図８となり、非同期型が図９となる。これ
ら同期型，非同期型のデータ転送装置とも基本的問題点
は同じ為、同期型で代表して以下に説明する。
ャートを示している。同図では、仮に遅延ＴＤをクロッ
クＣＬＫの８分の１として書いてある。また、装置構成
は、同期型が図８となり、非同期型が図９となる。これ
ら同期型，非同期型のデータ転送装置とも基本的問題点
は同じ為、同期型で代表して以下に説明する。
【０００４】図８において装置Ｍは、同期クロックＣＬ
Ｋ生成部８と、ＣＬＫ生成部８で作られたＣＬＫの立ち
上がりから１ＣＬＫ分スタート信号を発生するスタート
信号ＳＰ生成部９と，ＳＰの後縁からＣＬＫの立ち下が
りで順に決められた個数（この場合は３個）、データを
立ち下がりでサンプリングするＤＡＴＡ取り込み部１Ｓ
Ｐの後縁からＣＬＫに同期して１ＣＬＫ分のデータＤＡ
ＴＡを出力するＤＡＴＡ生成部１２よりなる。
Ｋ生成部８と、ＣＬＫ生成部８で作られたＣＬＫの立ち
上がりから１ＣＬＫ分スタート信号を発生するスタート
信号ＳＰ生成部９と，ＳＰの後縁からＣＬＫの立ち下が
りで順に決められた個数（この場合は３個）、データを
立ち下がりでサンプリングするＤＡＴＡ取り込み部１Ｓ
Ｐの後縁からＣＬＫに同期して１ＣＬＫ分のデータＤＡ
ＴＡを出力するＤＡＴＡ生成部１２よりなる。
【０００５】なお、ＤＡＴＡ生成部１２は、装置Ｓ１で
は１クロック目に、装置Ｓ２では２クロック目に、装置
Ｓ３では３クロック目に信号ＤＡＴＡを出力する。各々
のデータを“０１”，“０２”，“０３”とする。図７
において、距離Ｌにある装置Ｓ１は線路遅延の為、往路
ではＴＤ遅れてＣＬＫ，ＳＰを受信し、ＤＡＴＡ“０
１”を出力する。また復路ではＤＡＴＡ“０１”は同じ
くＴＤ遅れて装置Ｍに通知される。この為、遅延が無い
場合の理想的ＤＡＴＡ“０１”より２ＴＤ遅れて装置Ｍ
は、ＤＡＴＡ“０１”を取り込むことになる。
は１クロック目に、装置Ｓ２では２クロック目に、装置
Ｓ３では３クロック目に信号ＤＡＴＡを出力する。各々
のデータを“０１”，“０２”，“０３”とする。図７
において、距離Ｌにある装置Ｓ１は線路遅延の為、往路
ではＴＤ遅れてＣＬＫ，ＳＰを受信し、ＤＡＴＡ“０
１”を出力する。また復路ではＤＡＴＡ“０１”は同じ
くＴＤ遅れて装置Ｍに通知される。この為、遅延が無い
場合の理想的ＤＡＴＡ“０１”より２ＴＤ遅れて装置Ｍ
は、ＤＡＴＡ“０１”を取り込むことになる。
【０００６】また距離２Ｌにある装置Ｓ２は線路遅延の
為、２倍の２ＴＤ遅れてＣＬＫ，ＳＰを受信し、ＤＡＴ
Ａ“０２”を出力する。ＤＡＴＡ“０２”は同じく２Ｔ
Ｄ遅れて装置Ｍに通知される。この為、遅延が無い場合
の理想的ＤＡＴＡ“０２”より４ＴＤ遅れて装置ＭはＤ
ＡＴＡ“０２”を取り込むことになる。
為、２倍の２ＴＤ遅れてＣＬＫ，ＳＰを受信し、ＤＡＴ
Ａ“０２”を出力する。ＤＡＴＡ“０２”は同じく２Ｔ
Ｄ遅れて装置Ｍに通知される。この為、遅延が無い場合
の理想的ＤＡＴＡ“０２”より４ＴＤ遅れて装置ＭはＤ
ＡＴＡ“０２”を取り込むことになる。
【０００７】同様に、距離３Ｌにある装置Ｓ３のＤＡＴ
Ａ“０３”は、６ＴＤ遅れて装置Ｍに取り込まれる。装
置Ｓ４〜Ｓｎが距離４Ｌ〜ｎＬにあれば前のＤＡＴＡか
ら２ＴＤずつ更に遅れる。ＴＤはＣＬＫの８分の１（仮
定した遅延）であるからＣＬＫの立ち下がりでサンプリ
ングできるのは、良くて４ＴＤ（ＣＬＫの立ち下がりは
２分の１ＣＬＫ＝ＴＣ）迄となり、ＤＡＴＡ“０３”は
読み込めないことになる。これは距離が長くなればなる
ほど酷くなる。
Ａ“０３”は、６ＴＤ遅れて装置Ｍに取り込まれる。装
置Ｓ４〜Ｓｎが距離４Ｌ〜ｎＬにあれば前のＤＡＴＡか
ら２ＴＤずつ更に遅れる。ＴＤはＣＬＫの８分の１（仮
定した遅延）であるからＣＬＫの立ち下がりでサンプリ
ングできるのは、良くて４ＴＤ（ＣＬＫの立ち下がりは
２分の１ＣＬＫ＝ＴＣ）迄となり、ＤＡＴＡ“０３”は
読み込めないことになる。これは距離が長くなればなる
ほど酷くなる。
【０００８】図１０は、装置Ｓ１，Ｓ２，Ｓ３が、図６
の（Ｂ）に示す様に距離３Ｌ，２Ｌ，Ｌと逆に接続され
た場合である。この場合は、２ＴＤずつＤＡＴＡが衝突
し、正常に入力することができない。したがって何れの
場合も解決するには、最大往復線路遅延時間ＴＤmax が
ＣＬＫの半周期時間ＴＣ以下になる様に、ＣＬＫ周波数
を遅くする（転送速度を遅くする）か、接続距離を短く
する必要があった。
の（Ｂ）に示す様に距離３Ｌ，２Ｌ，Ｌと逆に接続され
た場合である。この場合は、２ＴＤずつＤＡＴＡが衝突
し、正常に入力することができない。したがって何れの
場合も解決するには、最大往復線路遅延時間ＴＤmax が
ＣＬＫの半周期時間ＴＣ以下になる様に、ＣＬＫ周波数
を遅くする（転送速度を遅くする）か、接続距離を短く
する必要があった。
【０００９】
【発明が解決しようとする課題】前述したように、従来
のデータ転送方法では、転送速度（ＣＬＫ）を満足しよ
うとすると、距離が短くしなければならず、長距離接続
しようとすると転送速度を遅くしなければならなかっ
た。加えて、接続距離の変更があると、転送速度（ＣＬ
Ｋ）を再検討・設計する必要もあった。この発明は以上
の事情を考慮してなされたもので、転送速度（ＣＬＫ）
を遅らすことなく長距離伝送を提供すること，接続距離
の変化に転送速度（ＣＬＫ）を変えることなく柔軟に対
応することのできるデータ転送方法を提供することを目
的とする。
のデータ転送方法では、転送速度（ＣＬＫ）を満足しよ
うとすると、距離が短くしなければならず、長距離接続
しようとすると転送速度を遅くしなければならなかっ
た。加えて、接続距離の変更があると、転送速度（ＣＬ
Ｋ）を再検討・設計する必要もあった。この発明は以上
の事情を考慮してなされたもので、転送速度（ＣＬＫ）
を遅らすことなく長距離伝送を提供すること，接続距離
の変化に転送速度（ＣＬＫ）を変えることなく柔軟に対
応することのできるデータ転送方法を提供することを目
的とする。
【００１０】
【課題を解決するための手段】この発明のデータ転送方
法は、同期構成による第１のデータ転送方法と非同期構
成による第２のデータ転送方法がある。第１のデータ転
送方法は、クロックＣＬＫ生成部１と、データ収集スタ
ート信号ＳＰ生成部２と、ＣＬＫ生成部１とは別にデー
タ取り込み用のクロックを生成するＤＣＬＫ生成部３
と、データ取り込み部４と、データバッファ５を有する
装置Ｍと、装置Ｍからのクロック信号ＣＬＫと、スター
ト信号ＳＰを入力し、信号ＣＬＫと信号ＳＰに同期して
データを出力するＤＡＴＡ生成部６を有する装置Ｓと
を、ケーブルまたはパターンで１対Ｎのマルチドロップ
接続（装置Ｍが１，装置ＳがＮ）し、データをタイムス
ロット形式で収集する同期構成において、信号ＣＬＫと
信号ＳＰを接続の最遠端で折り返して各装置Ｓに接続
し、且つ、装置Ｍは折り返す前の信号ＳＰと折り返し後
の信号ＳＰとによりＤＣＬＫ生成部３を制御し、装置Ｓ
は折り返し後の信号ＣＬＫと信号ＳＰとでＤＡＴＡ生成
部６を制御することにより、線路遅延によるデータ転送
速度の低下を防止することと伝送距離の変化に対してデ
ータ転送速度を変えることなく柔軟に対応できるように
したことを特徴とする。
法は、同期構成による第１のデータ転送方法と非同期構
成による第２のデータ転送方法がある。第１のデータ転
送方法は、クロックＣＬＫ生成部１と、データ収集スタ
ート信号ＳＰ生成部２と、ＣＬＫ生成部１とは別にデー
タ取り込み用のクロックを生成するＤＣＬＫ生成部３
と、データ取り込み部４と、データバッファ５を有する
装置Ｍと、装置Ｍからのクロック信号ＣＬＫと、スター
ト信号ＳＰを入力し、信号ＣＬＫと信号ＳＰに同期して
データを出力するＤＡＴＡ生成部６を有する装置Ｓと
を、ケーブルまたはパターンで１対Ｎのマルチドロップ
接続（装置Ｍが１，装置ＳがＮ）し、データをタイムス
ロット形式で収集する同期構成において、信号ＣＬＫと
信号ＳＰを接続の最遠端で折り返して各装置Ｓに接続
し、且つ、装置Ｍは折り返す前の信号ＳＰと折り返し後
の信号ＳＰとによりＤＣＬＫ生成部３を制御し、装置Ｓ
は折り返し後の信号ＣＬＫと信号ＳＰとでＤＡＴＡ生成
部６を制御することにより、線路遅延によるデータ転送
速度の低下を防止することと伝送距離の変化に対してデ
ータ転送速度を変えることなく柔軟に対応できるように
したことを特徴とする。
【００１１】第２のデータ転送方法は、クロックＣＬＫ
生成部１と、データ収集スタート信号ＳＰ生成部２と、
ＣＬＫ生成部１とは別にデータ取り込み用のクロックを
生成するＤＣＬＫ生成部３と、データ取り込み部４と、
データバッファ５を有する装置Ｍと、ＤＡＴＡ生成部６
およびデータ送信用のクロックＤＣＬＫ生成部７を設け
た装置Ｓとからなり、ＣＬＫの接続を無くした非同期構
成において、装置Ｍは折り返す前の信号ＳＰと折り返し
後の信号ＳＰによりＤＣＬＫ生成部３を制御し、装置Ｓ
は、折り返し後の信号ＳＰでＤＣＬＫ生成部７を制御す
ることにより、線路遅延によるデータ転送速度の低下を
防止することと伝送距離の変化に対してデータ転送速度
を変えることなく柔軟に対応できるようにしたことを特
徴とする。
生成部１と、データ収集スタート信号ＳＰ生成部２と、
ＣＬＫ生成部１とは別にデータ取り込み用のクロックを
生成するＤＣＬＫ生成部３と、データ取り込み部４と、
データバッファ５を有する装置Ｍと、ＤＡＴＡ生成部６
およびデータ送信用のクロックＤＣＬＫ生成部７を設け
た装置Ｓとからなり、ＣＬＫの接続を無くした非同期構
成において、装置Ｍは折り返す前の信号ＳＰと折り返し
後の信号ＳＰによりＤＣＬＫ生成部３を制御し、装置Ｓ
は、折り返し後の信号ＳＰでＤＣＬＫ生成部７を制御す
ることにより、線路遅延によるデータ転送速度の低下を
防止することと伝送距離の変化に対してデータ転送速度
を変えることなく柔軟に対応できるようにしたことを特
徴とする。
【００１２】
【作用】図１は、この発明のデータ転送方法に係る接続
構成を示したものである。同図の接続構成は、データ収
集のタイミングとなるＣＬＫとＳＰとを最遠端の装置で
折り返している。説明上、折り返したＣＬＫをＣＬＫ−
Ｒ，ＳＰをＳＰ−Ｒとする。また、接続距離と線路遅延
時間と装置Ｓは、図６に示す従来技術と同じ条件とす
る。
構成を示したものである。同図の接続構成は、データ収
集のタイミングとなるＣＬＫとＳＰとを最遠端の装置で
折り返している。説明上、折り返したＣＬＫをＣＬＫ−
Ｒ，ＳＰをＳＰ−Ｒとする。また、接続距離と線路遅延
時間と装置Ｓは、図６に示す従来技術と同じ条件とす
る。
【００１３】（ａ）同期時（第１のデータ転送方法） 同期時の場合，装置Ｍは、ＳＰの出力後、ＳＰ−Ｒを自
装置に入力することにより、往復線路遅延時間６ＴＤを
認識することができる。装置Ｓ１は、折り返し後のＣＬ
Ｋ−ＲとＳＰ−Ｒをそれぞれ入力することにより、５Ｔ
Ｄ遅れでＤＡＴＡ“０１”を出力する。このＤＡＴＡ
“０１”はＴＤ遅れで装置Ｍに入力されるので、装置Ｍ
から見るとＣＬＫ，ＳＰの出力後６ＴＤ遅れでＤＡＴＡ
“０１”が入力されることになる。
装置に入力することにより、往復線路遅延時間６ＴＤを
認識することができる。装置Ｓ１は、折り返し後のＣＬ
Ｋ−ＲとＳＰ−Ｒをそれぞれ入力することにより、５Ｔ
Ｄ遅れでＤＡＴＡ“０１”を出力する。このＤＡＴＡ
“０１”はＴＤ遅れで装置Ｍに入力されるので、装置Ｍ
から見るとＣＬＫ，ＳＰの出力後６ＴＤ遅れでＤＡＴＡ
“０１”が入力されることになる。
【００１４】次に、装置Ｓ２は、折り返し後のＣＬＫ−
ＲとＳＰ−Ｒをそれぞれ入力することにより、４ＴＤ遅
れでＤＡＴＡ“０２”を出力する。このＤＡＴＡ“０
２”は２ＴＤ遅れで装置Ｍに入力されるので、装置Ｍか
ら見るとＣＬＫ，ＳＰの出力後６ＴＤ遅れでＤＡＴＡ
“０２”が入力されることになる。さらに、装置Ｓ３
は、折り返し後のＣＬＫ−ＲとＳＰ−Ｒをそれぞれ入力
することにより、３ＴＤ遅れでＤＡＴＡ“０３”を出力
する。このＤＡＴＡ“０３”は３ＴＤ遅れで装置Ｍに入
力されるので、装置Ｍから見るとＣＬＫ，ＳＰの出力後
６ＴＤ遅れでＤＡＴＡ“０３”が入力されることにな
る。
ＲとＳＰ−Ｒをそれぞれ入力することにより、４ＴＤ遅
れでＤＡＴＡ“０２”を出力する。このＤＡＴＡ“０
２”は２ＴＤ遅れで装置Ｍに入力されるので、装置Ｍか
ら見るとＣＬＫ，ＳＰの出力後６ＴＤ遅れでＤＡＴＡ
“０２”が入力されることになる。さらに、装置Ｓ３
は、折り返し後のＣＬＫ−ＲとＳＰ−Ｒをそれぞれ入力
することにより、３ＴＤ遅れでＤＡＴＡ“０３”を出力
する。このＤＡＴＡ“０３”は３ＴＤ遅れで装置Ｍに入
力されるので、装置Ｍから見るとＣＬＫ，ＳＰの出力後
６ＴＤ遅れでＤＡＴＡ“０３”が入力されることにな
る。
【００１５】（ｂ）非同期時（第２のデータ転送方法） 非同期時の場合、装置ＭはＳＰの出力後、ＳＰ−Ｒを入
力することにより、往復線路遅延時間６ＴＤを認識する
ことができる。装置Ｓ１は、ＳＰでＤＡＴＡ送信クロッ
ク（ＤＣＬＫ）をストップ（リセット）し、５ＴＤ遅れ
のＳＰ−ＲでＤＣＬＫをスタートさせることにより、５
ＴＤ遅らして、ＤＡＴＡ“０１”を出力することができ
る。このＤＡＴＡ“０１”はＴＤ遅れで装置Ｍに入力さ
れるので、装置Ｍから見るとＳＰの出力後、６ＴＤにＤ
ＡＴＡ“０１”が入力されることになる。
力することにより、往復線路遅延時間６ＴＤを認識する
ことができる。装置Ｓ１は、ＳＰでＤＡＴＡ送信クロッ
ク（ＤＣＬＫ）をストップ（リセット）し、５ＴＤ遅れ
のＳＰ−ＲでＤＣＬＫをスタートさせることにより、５
ＴＤ遅らして、ＤＡＴＡ“０１”を出力することができ
る。このＤＡＴＡ“０１”はＴＤ遅れで装置Ｍに入力さ
れるので、装置Ｍから見るとＳＰの出力後、６ＴＤにＤ
ＡＴＡ“０１”が入力されることになる。
【００１６】次に、装置Ｓ２は、ＳＰでＤＡＴＡ送信ク
ロック（ＤＣＬＫ）をストップ（リセット）し、４ＴＤ
遅れのＳＰ−ＲでＤＣＬＫをスタートさせることによ
り、４ＴＤ遅らして、ＤＡＴＡ“０２”を出力すること
ができる。このＤＡＴＡ“０２”は２ＴＤ遅れで装置Ｍ
に入力されるので、装置Ｍから見るとＳＰの出力後、６
ＴＤでＤＡＴＡ“０２”が入力されることになる。
ロック（ＤＣＬＫ）をストップ（リセット）し、４ＴＤ
遅れのＳＰ−ＲでＤＣＬＫをスタートさせることによ
り、４ＴＤ遅らして、ＤＡＴＡ“０２”を出力すること
ができる。このＤＡＴＡ“０２”は２ＴＤ遅れで装置Ｍ
に入力されるので、装置Ｍから見るとＳＰの出力後、６
ＴＤでＤＡＴＡ“０２”が入力されることになる。
【００１７】次に、装置Ｓ３は、ＳＰでＤＡＴＡ送信ク
ロック（ＤＣＬＫ）をストップ（リセット）し、３ＴＤ
遅れのＳＰ−ＲでＤＣＬＫをスタートさせることによ
り、３ＴＤ遅らして、ＤＡＴＡ“０３”を出力すること
ができる。このＤＡＴＡ“０３”は３ＴＤ遅れで装置Ｍ
に入力されるので、装置Ｍから見るとＳＰの出力後、６
ＴＤでＤＡＴＡ“０３”が入力されることになる。
ロック（ＤＣＬＫ）をストップ（リセット）し、３ＴＤ
遅れのＳＰ−ＲでＤＣＬＫをスタートさせることによ
り、３ＴＤ遅らして、ＤＡＴＡ“０３”を出力すること
ができる。このＤＡＴＡ“０３”は３ＴＤ遅れで装置Ｍ
に入力されるので、装置Ｍから見るとＳＰの出力後、６
ＴＤでＤＡＴＡ“０３”が入力されることになる。
【００１８】以上より同期，非同期ともデータ制御信号
（ＣＬＫ，ＳＰ）を折り返した信号を用いることによ
り、装置Ｍは、往復線路遅延時間と同じ遅延時間でＤＡ
ＴＡ“０１”〜“０３”を入力することができるので、
データ受信サンプリングクロック（ＤＣＬＫ）を往復線
路遅延時間分だけ遅らす制御をすれば、伝送距離に関係
なく、かつ転送速度（ＣＬＫ）を落とさずデータを入力
することができる。なお、ＤＡＴＡ“０１”〜“０３”
の出力タイミングは、ＳＰ−Ｒの後縁から１ＣＬＫ−Ｒ
づつシフトしているのは言うまでもない。
（ＣＬＫ，ＳＰ）を折り返した信号を用いることによ
り、装置Ｍは、往復線路遅延時間と同じ遅延時間でＤＡ
ＴＡ“０１”〜“０３”を入力することができるので、
データ受信サンプリングクロック（ＤＣＬＫ）を往復線
路遅延時間分だけ遅らす制御をすれば、伝送距離に関係
なく、かつ転送速度（ＣＬＫ）を落とさずデータを入力
することができる。なお、ＤＡＴＡ“０１”〜“０３”
の出力タイミングは、ＳＰ−Ｒの後縁から１ＣＬＫ−Ｒ
づつシフトしているのは言うまでもない。
【００１９】
（ａ）同期時 図２は、本発明のデータ転送方法を実施するための装置
の内部構成を同期時について示したものであり、図４は
その装置の動作を示すタイムチャートである。図２にお
いて装置ＭのＣＬＫ生成部１は、ＳＰの送信タイミング
と装置ＳのＤＡＴＡ送信タイミング及び転送速度を決め
るＣＬＫ信号をつくる。ＳＰ生成部２は、装置ＳのＤＡ
ＴＡ送信スタートタイミングを通知するＳＰ信号をつく
るためのものであり、ＳＰ出力の前縁でＤＣＬＫ生成部
３をストップ（リセット）する。
の内部構成を同期時について示したものであり、図４は
その装置の動作を示すタイムチャートである。図２にお
いて装置ＭのＣＬＫ生成部１は、ＳＰの送信タイミング
と装置ＳのＤＡＴＡ送信タイミング及び転送速度を決め
るＣＬＫ信号をつくる。ＳＰ生成部２は、装置ＳのＤＡ
ＴＡ送信スタートタイミングを通知するＳＰ信号をつく
るためのものであり、ＳＰ出力の前縁でＤＣＬＫ生成部
３をストップ（リセット）する。
【００２０】ＤＣＬＫ生成部３は、ＤＡＴＡを取り込む
タイミングクロック（ＤＣＬＫ）をつくる部位であり、
ＳＰの前縁でストップ（リセット）され、ＳＰ−Ｒの後
縁でスタートする。これにより、ＤＡＴＡを取り込むタ
イミングがＳＰ−Ｒが返ってくる迄の時間（往復最大線
路時間）遅らす制御がなされる。また、ＤＡＴＡ取り込
み部４は、ＤＣＬＫに同期してＤＡＴＡをサンプリング
して取り込む部位であり、ＤＡＴＡバッファ５は、取り
込んだデータを格納する部位である。
タイミングクロック（ＤＣＬＫ）をつくる部位であり、
ＳＰの前縁でストップ（リセット）され、ＳＰ−Ｒの後
縁でスタートする。これにより、ＤＡＴＡを取り込むタ
イミングがＳＰ−Ｒが返ってくる迄の時間（往復最大線
路時間）遅らす制御がなされる。また、ＤＡＴＡ取り込
み部４は、ＤＣＬＫに同期してＤＡＴＡをサンプリング
して取り込む部位であり、ＤＡＴＡバッファ５は、取り
込んだデータを格納する部位である。
【００２１】各装置ＳのＤＡＴＡ生成部６は、内部デー
タをＣＬＫに同期させ、ＳＰで送信を開始する部位であ
る。このＤＡＴＡ生成部６は、図４に示すように、ＳＰ
からＤＡＴＡ“０１”，“０２”，“０３”を順に１Ｃ
ＬＫ−Ｒ分づつタイムスロットを形成するよう調整す
る。
タをＣＬＫに同期させ、ＳＰで送信を開始する部位であ
る。このＤＡＴＡ生成部６は、図４に示すように、ＳＰ
からＤＡＴＡ“０１”，“０２”，“０３”を順に１Ｃ
ＬＫ−Ｒ分づつタイムスロットを形成するよう調整す
る。
【００２２】前途説明したように装置Ｓ１は、５ＴＤ遅
れでＤＡＴＡ０１を送信する為、装置ＭのＤＡＴＡ取り
込み部４にはＳＰ出力後、６ＴＤでデータが入力され、
ＤＣＬＫによって正常にサンプリングされる。ＤＡＴＡ
“０２”，“０３”も同様であり、従来技術のようなデ
ータの隙間や衝突は起こらないため、転送時間（ＣＬ
Ｋ）を遅らせたり、距離を短くする必要はなくなる。
れでＤＡＴＡ０１を送信する為、装置ＭのＤＡＴＡ取り
込み部４にはＳＰ出力後、６ＴＤでデータが入力され、
ＤＣＬＫによって正常にサンプリングされる。ＤＡＴＡ
“０２”，“０３”も同様であり、従来技術のようなデ
ータの隙間や衝突は起こらないため、転送時間（ＣＬ
Ｋ）を遅らせたり、距離を短くする必要はなくなる。
【００２３】（ｂ）非同期時 図３は、本発明のデータ転送方法を実施するための装置
の内部構成を非同期時について示したものであり、図５
はその装置の動作を示すタイムチャートである。図３に
おいて装置ＭのＣＬＫ生成部１は、ＳＰの送信タイミン
グを決めるＣＬＫ信号をつくる。ＳＰ生成部２は、装置
ＳのＤＡＴＡ送信スタートタイミングを通知するＳＰ信
号をつくるものであり、ＳＰ出力の前縁でＤＣＬＫ生成
部３をストップ（リセット）する。
の内部構成を非同期時について示したものであり、図５
はその装置の動作を示すタイムチャートである。図３に
おいて装置ＭのＣＬＫ生成部１は、ＳＰの送信タイミン
グを決めるＣＬＫ信号をつくる。ＳＰ生成部２は、装置
ＳのＤＡＴＡ送信スタートタイミングを通知するＳＰ信
号をつくるものであり、ＳＰ出力の前縁でＤＣＬＫ生成
部３をストップ（リセット）する。
【００２４】ＤＣＬＫ生成部３は、ＤＡＴＡを取り込む
タイミングクロック（ＤＣＬＫ）をつくる部位であり、
ＳＰの前縁でストップ（リセット）され、ＳＰ−Ｒの後
縁でスタートする。これにより、ＤＡＴＡを取り込むタ
イミングがＳＰ−Ｒが返ってくる迄の時間（往復最大線
路時間）遅らす制御がなされる。
タイミングクロック（ＤＣＬＫ）をつくる部位であり、
ＳＰの前縁でストップ（リセット）され、ＳＰ−Ｒの後
縁でスタートする。これにより、ＤＡＴＡを取り込むタ
イミングがＳＰ−Ｒが返ってくる迄の時間（往復最大線
路時間）遅らす制御がなされる。
【００２５】ＤＡＴＡ取り込み部４は、ＤＣＬＫに同期
してＤＡＴＡをサンプリングして取り込む部位であり、
ＤＡＴＡバッファ５は、取り込まれたデータを格納する
部位である。各装置ＳのＤＣＬＫ生成部７は、同期時と
は異なりＣＬＫがない為、データ送信タイミングクロッ
ク（ＤＣＬＫ）を自装置でつくる部位である。
してＤＡＴＡをサンプリングして取り込む部位であり、
ＤＡＴＡバッファ５は、取り込まれたデータを格納する
部位である。各装置ＳのＤＣＬＫ生成部７は、同期時と
は異なりＣＬＫがない為、データ送信タイミングクロッ
ク（ＤＣＬＫ）を自装置でつくる部位である。
【００２６】ＤＣＬＫ生成部７は、ＳＰでストップ（リ
セット）され、ＳＰ−Ｒの後縁でＤＣＬＫをスタートさ
せる為、ＤＡＴＡ生成部６のＤＡＴＡ出力をＳＰ−Ｒの
遅れの分５ＴＤ遅らすことが出来る。ＤＡＴＡ生成部６
は、ＤＣＬＫ生成部７でつくられたＤＣＬＫに同期さ
せ、ＤＡＴＡを出力する部位である。ＤＡＴＡ生成部６
は、図５のようにＳＰからＤＡＴＡ“０１”，“０
２”，“０３”を順に１ＣＬＫ−Ｒ分づつタイムスロッ
トを形成するよう調整する。
セット）され、ＳＰ−Ｒの後縁でＤＣＬＫをスタートさ
せる為、ＤＡＴＡ生成部６のＤＡＴＡ出力をＳＰ−Ｒの
遅れの分５ＴＤ遅らすことが出来る。ＤＡＴＡ生成部６
は、ＤＣＬＫ生成部７でつくられたＤＣＬＫに同期さ
せ、ＤＡＴＡを出力する部位である。ＤＡＴＡ生成部６
は、図５のようにＳＰからＤＡＴＡ“０１”，“０
２”，“０３”を順に１ＣＬＫ−Ｒ分づつタイムスロッ
トを形成するよう調整する。
【００２７】前途説明したように装置Ｓ１は、５ＴＤ遅
れでＤＡＴＡ“０１”を送信する為、装置ＭのＤＡＴＡ
取り込み部４にはＳＰ出力後、６ＴＤでデータが入力さ
れＤＣＬＫで正常にサンプリングされる。ＤＡＴＡ“０
２”，“０３”も同様であり、従来技術の様なデータの
隙間や衝突は起こらないため、転送時間（ＣＬＫ）を遅
らせたり、距離を短くする必要はない。
れでＤＡＴＡ“０１”を送信する為、装置ＭのＤＡＴＡ
取り込み部４にはＳＰ出力後、６ＴＤでデータが入力さ
れＤＣＬＫで正常にサンプリングされる。ＤＡＴＡ“０
２”，“０３”も同様であり、従来技術の様なデータの
隙間や衝突は起こらないため、転送時間（ＣＬＫ）を遅
らせたり、距離を短くする必要はない。
【００２８】仮に装置Ｓが６４台，ＣＬＫ半周期時間を
ＴＣ，接続距離を６４Ｌ，Ｌ当たりの遅延時間をＴＤ，
ＴＤはＴＣの４分の１の場合における従来技術との転送
速度を比較すると、 ＴＤ＝０の理想的場合（比較基準） ＳＰ出力から６４個、ＤＡＴＡを入力する時間は、６４
×２ＴＣ＝１２８ＴＣである（ＤＡＴＡ長は１ＣＬＫ＝
２ＴＣ）。 従来技術の場合 最大往復線路遅延時間１２８ＴＤ（６４Ｌ×ＴＤ×往
復）。１２８ＴＤを正常に入力するには、１２８ＴＤ≦
ＴＣと成らなくてはいけないので、ＴＣを１２８÷４＝
３２（ＴＣ＝４ＴＤより）倍遅くする必要がある。よっ
て、ＳＰ出力から６４個ＤＡＴＡを入力する時間は、６
４×２ＴＣ×３２＝４０９６ＴＣとなる。 本発明の場合 ＴＣを変える必要はない。ＤＡＴＡ取り込みの開始を最
大往復線路遅延時間１２８ＴＤ分遅らせる制御時間が追
加されるだけである。１２８ＴＤ÷４＝３２ＴＣ（制御
時間）。よって、ＳＰ出力から６４個ＤＡＴＡを入力す
る時間は、３２ＴＣ＋６４×２ＴＣ＝１６０ＴＣとな
る。
ＴＣ，接続距離を６４Ｌ，Ｌ当たりの遅延時間をＴＤ，
ＴＤはＴＣの４分の１の場合における従来技術との転送
速度を比較すると、 ＴＤ＝０の理想的場合（比較基準） ＳＰ出力から６４個、ＤＡＴＡを入力する時間は、６４
×２ＴＣ＝１２８ＴＣである（ＤＡＴＡ長は１ＣＬＫ＝
２ＴＣ）。 従来技術の場合 最大往復線路遅延時間１２８ＴＤ（６４Ｌ×ＴＤ×往
復）。１２８ＴＤを正常に入力するには、１２８ＴＤ≦
ＴＣと成らなくてはいけないので、ＴＣを１２８÷４＝
３２（ＴＣ＝４ＴＤより）倍遅くする必要がある。よっ
て、ＳＰ出力から６４個ＤＡＴＡを入力する時間は、６
４×２ＴＣ×３２＝４０９６ＴＣとなる。 本発明の場合 ＴＣを変える必要はない。ＤＡＴＡ取り込みの開始を最
大往復線路遅延時間１２８ＴＤ分遅らせる制御時間が追
加されるだけである。１２８ＴＤ÷４＝３２ＴＣ（制御
時間）。よって、ＳＰ出力から６４個ＤＡＴＡを入力す
る時間は、３２ＴＣ＋６４×２ＴＣ＝１６０ＴＣとな
る。
【００２９】
【発明の効果】以上の比較結果により、この発明によれ
ば、理想的な場合よりは、制御時間分遅れるものの、従
来技術に対しては一桁以上、転送速度を向上させること
ができる。これは装置Ｓの点数が多くなるに従い、ま
た、接続距離が長くなるに従いこの効果は益々大きくな
る。さらに、接続距離の変化に伴いＣＬＫを可変した
り、再検討・設計等を行う必要もないため、システム設
計において柔軟な対応が可能となる。
ば、理想的な場合よりは、制御時間分遅れるものの、従
来技術に対しては一桁以上、転送速度を向上させること
ができる。これは装置Ｓの点数が多くなるに従い、ま
た、接続距離が長くなるに従いこの効果は益々大きくな
る。さらに、接続距離の変化に伴いＣＬＫを可変した
り、再検討・設計等を行う必要もないため、システム設
計において柔軟な対応が可能となる。
【図１】本発明の原理を説明する装置接続図である。
【図２】本発明の同期構成に係る一実施例の接続構成図
である。
である。
【図３】本発明の非同期構成に係る一実施例の接続構成
図である。
図である。
【図４】図２の同期構成によるタイムチャートである。
【図５】図３の非同期構成によるタイムチャート図であ
る。
る。
【図６】従来技術の装置間接続および接続距離を装置Ｓ
３までモデル化した接続構成図である。
３までモデル化した接続構成図である。
【図７】図６の構成（Ａ）に対応するタイムチャートで
ある。
ある。
【図８】従来技術の同期構成に係る装置間構成図であ
る。
る。
【図９】従来技術の非同期構成に係る装置間構成図であ
る。
る。
【図１０】図６の構成（Ｂ）に対応するタイムチャート
である。
である。
１ ＣＬＫ生成部 ２ ＳＰ生成部 ３ ＤＣＬＫ生成部 ４ ＤＡＴＡ取り込み部 ５ ＤＡＴＡバッファ ６ ＤＡＴＡ生成部
Claims (2)
- 【請求項１】 クロック生成部（１）と、データ収集ス
タート信号生成部（２）と、クロック生成部（１）とは
別にデータ取り込み用のクロックを生成するデータクロ
ック生成部（３）と、データ取り込み部（４）およびデ
ータバッファ（５）を有する装置（Ｍ）と、装置（Ｍ）
からのクロック信号と、スタート信号を入力し、クロッ
ク信号とスタート信号に同期してデータを出力するデー
タ生成部（６）を有する装置（Ｓ）とを、１対Ｎのマル
チドロップ接続（装置Ｍが１，装置ＳがＮ）し、データ
をタイムスロット形式で収集する同期構成において、 クロック信号とスタート信号を接続の最遠端で折り返し
て各装置（Ｓ）に接続し、且つ、装置（Ｍ）は折り返す
前のスタート信号と折り返し後のスタート信号とにより
データクロック生成部（３）を制御し、装置（Ｓ）は折
り返し後のクロック信号とスタート信号とでデータ生成
部（６）を制御することにより、線路遅延によるデータ
転送速度の低下を防止することと伝送距離の変化に対し
てデータ転送速度を変えることなく柔軟に対応できるよ
うにしたことを特徴とするデータ転送方法。 - 【請求項２】 クロック生成部（１）と、データ収集ス
タート信号生成部（２）と、クロック生成部（１）とは
別にデータ取り込み用のクロックを生成するデータクロ
ック生成部（３）と、データ取り込み部（４）およびデ
ータバッファ（５）を有する装置（Ｍ）と、データ生成
部（６）およびデータ送信用のデータクロック生成部
（７）を設けた装置（Ｓ）とからなり、クロックの接続
を無くした非同期構成において、 装置（Ｍ）は折り返す前のスタート信号と折り返し後の
スタート信号によりデータクロック生成部（３）を制御
し、装置（Ｓ）は、折り返し後のスタート信号でデータ
クロック生成部（７）を制御することにより、線路遅延
によるデータ転送速度の低下を防止することと伝送距離
の変化に対してデータ転送速度を変えることなく柔軟に
対応できるようにしたことを特徴とするデータ転送方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4050343A JPH05250280A (ja) | 1992-03-09 | 1992-03-09 | データ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4050343A JPH05250280A (ja) | 1992-03-09 | 1992-03-09 | データ転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250280A true JPH05250280A (ja) | 1993-09-28 |
Family
ID=12856276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4050343A Withdrawn JPH05250280A (ja) | 1992-03-09 | 1992-03-09 | データ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250280A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6208548B1 (en) | 1997-08-27 | 2001-03-27 | Mitsubishi Denki Kabushiki Kaisha | Slave circuit select device which can individually select a plurality of slave circuits with one data bus |
| US6768346B2 (en) | 1996-06-07 | 2004-07-27 | Hitachi, Ltd. | Signal transmission system |
| JP2007299522A (ja) * | 2001-02-23 | 2007-11-15 | Micron Technology Inc | 高速メモリシステムにおいて読出しタイミングを同期させる方法 |
| JP2008306695A (ja) * | 2007-05-10 | 2008-12-18 | Sony Corp | データ転送回路、固体撮像素子、およびカメラシステム |
| US8749535B2 (en) | 2008-10-07 | 2014-06-10 | Samsung Electronics Co., Ltd. | Clock-shared differential signaling interface and related method |
-
1992
- 1992-03-09 JP JP4050343A patent/JPH05250280A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768346B2 (en) | 1996-06-07 | 2004-07-27 | Hitachi, Ltd. | Signal transmission system |
| US6208548B1 (en) | 1997-08-27 | 2001-03-27 | Mitsubishi Denki Kabushiki Kaisha | Slave circuit select device which can individually select a plurality of slave circuits with one data bus |
| JP2007299522A (ja) * | 2001-02-23 | 2007-11-15 | Micron Technology Inc | 高速メモリシステムにおいて読出しタイミングを同期させる方法 |
| JP2008306695A (ja) * | 2007-05-10 | 2008-12-18 | Sony Corp | データ転送回路、固体撮像素子、およびカメラシステム |
| US8749535B2 (en) | 2008-10-07 | 2014-06-10 | Samsung Electronics Co., Ltd. | Clock-shared differential signaling interface and related method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5414830A (en) | Apparatus for serialization and deserialization of data, and resultant system for digital transmission of serial data | |
| JP2011010117A (ja) | Ｐｗｍ半導体電力変換装置システムおよびｐｗｍ半導体電力変換装置 | |
| JPH05250280A (ja) | データ転送方法 | |
| US5247485A (en) | Memory device | |
| US5008904A (en) | Synchronizer using clock phase extrapolation | |
| CN113491082B (zh) | 一种数据处理装置 | |
| US6775339B1 (en) | Circuit design for high-speed digital communication | |
| CN105607689A (zh) | 高速多相时钟同步方法 | |
| CN110046125B (zh) | 一种同频连续串行数据同步方法及装置 | |
| US6016521A (en) | Communication control device | |
| US4053708A (en) | Asynchronous sample pulse generator | |
| KR20030013673A (ko) | 데이터 전송 속도 변환 장치 | |
| JP2001060977A (ja) | 伝送システム | |
| CN100397791C (zh) | 传输系统开销处理芯片侧时钟域转换电路的asic实现方法 | |
| JPH0250665B2 (ja) | ||
| JP2513132B2 (ja) | 信号速度変換装置 | |
| SU1474658A1 (ru) | Устройство ввода асинхронного цифрового потока | |
| JPS6253539A (ja) | フレ−ム同期方式 | |
| JP2538779B2 (ja) | 速度変換回路 | |
| JP3179403B2 (ja) | デジタル信号同期回路 | |
| JPS6125340A (ja) | 速度変換回路 | |
| JPH07141055A (ja) | 信号伝送方法および装置 | |
| JP2504615B2 (ja) | 信号伝達タイミング制御方式 | |
| JPS62257238A (ja) | デ−タ並列伝送方式 | |
| JPS6024497B2 (ja) | デ−タ転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |