JP2504615B2 - 信号伝達タイミング制御方式 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 隣接して接続された各要素間ではローカル時間内で信
号伝達が行われる複数の回路要素を順次接続したローカ
ル接続回路を有し、ローカル接続回路に対してはリモー
ト時間内で信号伝達が行われる回路網についての信号伝
達のタイミング制御を行う信号伝達タイミング制御方式
に関し、 リモート接続とローカル接続が可能な回路網におい
て、信号伝達の時間をできるだけ短くして、高速、かつ
効率良く処理を行える信号伝達タイミング制御方式を提
供することを目的とし、 隣接する回路要素の間では順次ローカル時間差で信号
伝達の指示を行うとともに、各回路要素自身については
各々リモート時間の周期で信号伝達の指示を行う信号周
期調整回路を有する構成である。

〔産業上の利用分野〕

本発明は信号伝達タイミング制御方式に係り、特に、
隣接して接続された各要素間ではローカル時間内で信号
伝達が行われる複数の回路要素を順次接続したローカル
接続回路を有し、ローカル接続回路に対してはリモート
時間内で信号伝達が行われる回路網についての信号伝達
のタイミング制御を行う信号伝達タイミング制御方式に
関する。

〔従来の技術〕

従来、第７図に示すように、信号伝達タイミングの調
整を行う信号伝達タイミング制御方式があった。

当該制御回路は同図に示すように、各隣接する段間で
はシステム・クロックに相当するローカル時間“１τ”
以内で信号の伝達が可能となるように順次接続された
（以下「ローカル接続」という）複数段の回路要素8
2₁，82₂からなるローカル接続回路81を有するととも
に、当該ローカル接続回路81間についてはシステム・ク
ロックの２倍に相当するリモート時間“２τ”で信号の
伝達が行われるように接続された（以下「リモート接
続」という）回路網である。

また、隣接する各回路要素82₁．82₂間及び当該各回路
要素82₁．82₂自身については各々前記リモート時間の周
期で動作の指示を行う信号周期変換回路83を有するもの
である。

ここで、「ローカル接続」とは接続線の長さが比較的
短くて信号伝達に要する時間が比較的短い、ローカル時
間、例えば“１τ”で行われる接続形式をいい、「リモ
ート接続」とは接続線の長さが比較的長くて信号伝達に
要する時間が比較的長い、リモート時間、例えば“２
τ”で行われる接続形式をいう。

〔発明が解決しようとする課題〕

ところで、以上説明したように、従来ではリモート接
続の動作において、全てが前記リモート時間“２τ”で
動作していたため、内部の動作時間もローカル接続時間
に比べて２倍かかっており、応答時間が長いという問題
点を有していた。

そこで、本発明はリモート接続とローカル接続が可能
な回路網において、信号伝達の時間を節約して、高速に
かつ効率良く動作することができる信号伝達タイミング
制御方式を提供することを目的としてなされたものであ
る。

〔課題を解決するための手段〕

以上の技術的課題を解決するため、本発明は第１図に
示すように、隣接して接続された各要素間ではローカル
時間内で信号伝達が行われる複数の回路要素2_i;i＝1,2,
3〜を順次接続したローカル接続回路１を有し、ローカ
ル接続回路１に対してはリモート時間内で信号伝達が行
われる回路網についての信号伝達のタイミング制御を行
う信号伝達タイミング制御方式において、隣接する回路
要素2_i;i＝1,2,3〜の間では順次ローカル時間差で信号
伝達の指示を行うとともに、各回路要素2_i;i＝1,2,3〜
自身については各々リモート時間の周期で信号伝達の指
示を行う信号周期調整回路３を有するものをいう。

〔作用〕

続いて、本発明の動作を説明する。

第１図に示すように、ローカル接続回路１に対してリ
モート時間内に当該ローカル接続回路１を含む回路網か
ら信号伝達があると、前記信号周期調整回路３は当該ロ
ーカル接続回路１に属する各回路要素2_iに対して、各々
ローカル時間差で信号伝達動作の制御を行わせるように
順次制御信号を出力する。

リモート時間及びローカル時間の差は接続距離の相違
が信号伝達時間の相違となって表れたものである。

また、各回路要素２自身に対しては、リモート時間の
周期で動作の指示を行うことになる。

したがって、リモート接続により接続されている回路
網から入力する信号であっても、前記ローカル接続回路
内では、前記ローカル時間差で信号伝達の動作が行われ
るため、回路網全体としての動作時間はリモート時間間
隔のみで動作する場合に比べ高速に動作することにな
る。

ここで、「回路要素」とは例えばフリップ・フロップ
素子のように、少なくとも制御信号に基づいて入力した
信号を出力する機能をもつものである。

〔実施例〕

続いて、本発明の実施例について説明する。

第２図には本例に係る全体システム図を示す。

当該システムは同図に示すように、回路内部がローカ
ル接続により接続されている２個のローカル接続回路11
₀，11₁を有し、当該各ローカル接続回路同士は相互にリ
モート時間で信号の伝達が行われるリモート接続により
接続されている。

また、ローカル接続回路11₀には同図に示すように、
主記憶装置に対するアクセス等の指示を行うMCU011a₀，
入出力装置の各種の制御を行うIOP011b₀，CPU011c₀を有
し、ローカル接続回路11₁にも同様にMCU111a₁，IOP111b
₁，CPU111c₁を有する。

当該各ローカル接続回路11に属する各回路は比較的短
い時間で接続されているローカル接続で接続されてお
り、各ローカル接続回路11₀，11₁の前記IOP11b₀，11b₁
には本実施例に係る信号伝達タイミング方式に係るタイ
ミング制御回路10,20,30,40とを有する。

当該タイミング制御回路10,20,30,40を第３図に示
す。

当該タイミング制御回路は比較的短いローカル時間間
隔で各隣接段間で信号伝達が可能となるように順次接続
された複数段の回路要素22_i;i＝1,2,3を有する。

第１段（Ａ）に相当する回路要素22₁はTAGバス及びデ
ータバスからの信号を各々保持するレジスタ（FF）2
4₁，25₁を有する。また、第２段（Ｂ）の回路要素22₂は
同図に示すように、インタフェース制御回路に相当する
ものであり、当該回路には前記TAGバス及びデータバス
に対応するレジスタ24₂，25₂を有するものである。

さらに、第３段（Ｃ）に相当する回路要素23₃として
前記CPUに対して応答信号を送出するためのレジスタ（F
F）を有するものである。

また、本実施例では、隣接する当該回路要素22_i;i＝
1,2,3の各段間では順次ローカル時間差で動作の指示を
行うとともに、当該各回路要素22_i;i＝1,2,3自身につい
ては各々前記リモート時間の周期で動作の指示を行う信
号周期調整回路23を有する。

さらに、本実施例では前記ローカル時間はシステム・
クロック１τに相当し、前記リモート時間は２個のシス
テム・クロック２τに相当するものとする。

第４図には当該信号調整回路23を示したものであり、
同図に示すように、本回路は外部から入力したSYNC信号
を保持するSYNC1レジスタ23aと、当該SYNC信号を１τ分
遅延させて保持するSYNC2レジスタ23bと、前記SYNC1レ
ジスタ23aに保持されたSYNC信号か“0"状態でDIS端子に
入力する場合に同時にCRK端子に入力するクロック信号
を前記第１段（Ａ）及び第３段（Ｃ）の回路要素に送出
することにより変調を行うチョッパ回路23cと、前記SYN
C2レジスタ23bに保持されたSYNC信号がやはり“0"状態
の場合に同時に入力するクロック信号を前記第２段
（Ｂ）の回路要素22₂に出力するチョッパ回路23dを有す
るものである。

前記SYNC2レジスタ23bに保持する信号は前記SYNC1レ
ジスタ23aに保持した信号よりも遅延させるようにして
いる。ここで、本実施例では遅延信号を用いて、反転信
号を用ていないのは、リモート接続のされていないロー
カル接続インタフェース制御回路においてはSYNC1信号
として常に“0"信号を使用するため、その反転では常に
“1"となるため、クロック信号が全く発生することがな
くなってしまうからである。

ただし、外部入力ピン（ローカル／リモートの認識用
レベル信号）を１つ別に用意して、その信号でSYNC1信
号の反転を“0"に抑えるかどうかを決定しても良い。

第５図には当該信号周期調整回路23に入力するシステ
ム・クロック信号（周期１τ）に対し、その出力信号を
示すものであって、第１段及び第３段の回路要素に対す
る制御信号と、第２段の回路要素に対する制御信号との
位相のずれは各々１τであり、かつ各制御信号自体につ
いては各々周期が２τであることを示す。また、当該出
力信号は、当該信号周期調整回路23に入力する１τ毎に
“0"と“1"とが交互に繰り返す周期２τのSYNC信号を用
いて発生させている。

尚、ローカル接続インタフェースに対しては前記SYNC
信号が常に“0"であるため、DIS端子には“0"が与えら
れ続け、通常のクロック信号が分配されることになる。

続いて、本実施例に係る信号伝達タイミング制御方式
の動作を説明する。

前記CPU11cがIOP11bに対しリクエスト信号を出す場合
には、TAGバスとデータバスとに同時にリクエスト信号
を発行する。

その際、第２図に示すように、CPUとIOP11b₁とは直接
的に一対一に接続されており、他のローカル接続回路11
₀にあるCPU11c₀とはリモート接続され、同一のローカル
接続回路11₁にあるCPU11c₁とはローカル接続されてい
る。

その際、本実施例に係る信号周期調整用回路23がロー
カル接続用のインタフェースに用いられた場合、すなわ
ち、第２図のタイミング制御回路40の場合には第６図
（ａ）に示すように、当該信号調整用回路23aにはSYNC
信号として、“0"状態の信号が入力し、当該システム・
クロック信号と同一の周期１τの信号が前記第１段、第
２段及び第３段の前記回路要素22₁，22₂，22₃に送出さ
れることになる。

一方、当該信号周期回路23がリモート接続回路とのイ
ンタフェース部分に設けられた場合、すなわち、第２図
のタイミング制御回路30の場合には、第６図（ｂ）に示
すように、隣接する回路要素間、すなわち、回路要素22
₁及び回路要素22₂の間、回路要素22₂及び回路要素22₃の
間にあっては、前記ローカル時間差をもって、動作の指
示を与え、各回路要素自身22₁，22₂，22₃については前
記リモート時間の周期で、制御信号を送出することにな
る。

こうして、第３段の回路要素22₃によりIOP11b₁はリク
エスト信号を発行した前記CPU11c₀に対しリクエスト信
号を受け付けた旨の応答信号（STACK FULL）を伝達する
ことになる。

尚、第６図（ｃ）に従来の場合を示すように、リモー
ト接続部分だけでなく、ローカル接続部分に対しても、
リモート時間間隔で動作の指示を行うようにしている場
合と異なり、ローカル接続部分はローカル時間の間隔で
動作の指示を行うようにしている。

したがって、本実施例では従来に比較して、その分、
高速に動作することができることになる。

逆にIOPの他の回路に、CPUからのリクエストがきたこ
とを知らせるのはどちらも１τの信号で伝えるため、リ
モート接続時は１τの信号に直している（SYNC信号によ
って制御する）。

以上説明したように、本実施例では同一のタイミング
制御回路により、リモート接続及びローカル接続のされ
ている回路網に対しては、各回路要素に対しては動作時
間がローカル接続時と同一になり、応答時間の短縮を図
ることができることになる。

また、リモート接続のされている回路、またはローカ
ル接続のされている回路とのインタフェースのような異
種のインタフェースを同一のタイミング制御回路を用い
て動作させることができることになり、開発費用の削減
を図ることができる。

〔発明の効果〕

以上説明したように、本発明ではリモート接続及びロ
ーカル接続の両者がされている場合には、信号周期調整
回路に指示することにより、ローカル接続のされている
回路部分に関してはローカル時間差に基づいて動作の指
示を行うようにしている。

したがって、リモート時間の代りにローカル時間差を
用いる分だけ、高速に信号伝達を行うことができること
になる。

【図面の簡単な説明】 第１図は発明の原理ブロック図、第２図は実施例に係る
全体ブロック図、第３図は実施例に係るインタフェース
制御回路を示すブロック図、第４図は実施例に係るSUNC
信号（クロック）作成回路、第５図は実施例に係る各FF
に与えるクロック位相を示すタイムチャート、第６図は
実施例（ａ）（ｂ）及び従来例に係るインタフェース制
御回路のタイムチャート、及び第７図は従来例に係るブ
ロック図である。 1,11……ローカル接続回路 2_i;1＝1,2.〜，12_i……回路要素 3,13……信号周期調整回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】隣接して接続された各要素間ではローカル
   時間内で信号伝達が行われる複数の回路要素（2_i;i＝1,
   2,3〜）を順次接続したローカル接続回路（１）を有
   し、ローカル接続回路（１）に対してはリモート時間内
   で信号伝達が行われる回路網についての信号伝達のタイ
   ミング制御を行う信号伝達タイミング制御方式におい
   て、 隣接する回路要素（2_i;i＝1,2,3〜）の間では順次ロー
   カル時間差で信号伝達の指示を行うとともに、各回路要
   素（2_i;i＝1,2,3〜）自身については各々リモート時間
   の周期で信号伝達の指示を行う信号周期調整回路（３）
   を有することを特徴とする信号伝達タイミング制御方
   式。