JP2000174739A - データ転送方式およびデータ転送装置 - Google Patents
データ転送方式およびデータ転送装置Info
- Publication number
- JP2000174739A JP2000174739A JP10350365A JP35036598A JP2000174739A JP 2000174739 A JP2000174739 A JP 2000174739A JP 10350365 A JP10350365 A JP 10350365A JP 35036598 A JP35036598 A JP 35036598A JP 2000174739 A JP2000174739 A JP 2000174739A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmitting
- burst
- transmission
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 送信、受信装置の設計の簡易化を図り、ま
た、ＨＷ量を削減する。 【解決手段】 ｎ個の送信装置１−１〜１−ｎと１個の
受信装置４におけるデータ入力回路５−１〜５−ｎと
は、各々、異なるデータ配線長の伝送線で接続されてお
り、互いに同期するクロック信号で動作する。送信装置
１−１〜１−ｎは、バーストデータの送出タイミングに
応じて、交互にレベルが変化するストローブ信号を受信
装置４側に送出する。受信装置４は、データ入力回路５
−１〜５−ｎにより、ストローブ信号の立ち上がり、立
ち下がりエッジでバーストデータを取り込む。
た、ＨＷ量を削減する。 【解決手段】 ｎ個の送信装置１−１〜１−ｎと１個の
受信装置４におけるデータ入力回路５−１〜５−ｎと
は、各々、異なるデータ配線長の伝送線で接続されてお
り、互いに同期するクロック信号で動作する。送信装置
１−１〜１−ｎは、バーストデータの送出タイミングに
応じて、交互にレベルが変化するストローブ信号を受信
装置４側に送出する。受信装置４は、データ入力回路５
−１〜５−ｎにより、ストローブ信号の立ち上がり、立
ち下がりエッジでバーストデータを取り込む。
Description
【０００１】
【発明の属する技術分野】本発明は、データ処理装置の
互いに同期するクロック信号で動作する半導体集積回路
からなる送信、受信回路に係り、特にバーストデータ転
送を行う場合のデータ転送方式およびデータ転送装置に
関する。
互いに同期するクロック信号で動作する半導体集積回路
からなる送信、受信回路に係り、特にバーストデータ転
送を行う場合のデータ転送方式およびデータ転送装置に
関する。
【０００２】
【従来の技術】従来、半導体集積回路からなる送信装置
と受信装置との間でデータ転送を行う場合、図３および
図４に示すように、送信装置１０のＦ／Ｆ回路１１で
は、クロック発生回路１４からの共通クロックＣＬＫ信
号の立ち上がりタイミングで送出すべきデータを取り込
み、外部端子から送出し、これと同時に、イネーブル信
号Ｅにより遅延回路ＤＬを動作させ、信号ＣＬＫをデー
タの送出遅延時間ｔｄとほぼ同じ時間だけ遅延させたク
ロック信号ＣＬＫ'を送出する。受信装置１２の入力Ｆ
／Ｆ回路１３では、転送されてきたデータを信号ＣＬ
Ｋ'の立ち下がりに同期して取り込むというデータ転送
方式がとられている。
と受信装置との間でデータ転送を行う場合、図３および
図４に示すように、送信装置１０のＦ／Ｆ回路１１で
は、クロック発生回路１４からの共通クロックＣＬＫ信
号の立ち上がりタイミングで送出すべきデータを取り込
み、外部端子から送出し、これと同時に、イネーブル信
号Ｅにより遅延回路ＤＬを動作させ、信号ＣＬＫをデー
タの送出遅延時間ｔｄとほぼ同じ時間だけ遅延させたク
ロック信号ＣＬＫ'を送出する。受信装置１２の入力Ｆ
／Ｆ回路１３では、転送されてきたデータを信号ＣＬ
Ｋ'の立ち下がりに同期して取り込むというデータ転送
方式がとられている。
【０００３】
【発明が解決しようとする課題】ところで、従来のデー
タ転送方式において、例えばクロック周期が４ｎｓとい
った高い周波数で送信装置と受信装置が動作した場合、
装置内で構成された遅延回路ではバラツキが大きくなる
という問題がある。また、装置間のクロックスキューも
考慮しなければならず、データの送出遅延時間と同じだ
けの遅延を作り出すのが難しくなり、データを取り込む
際、セットアップタイム、ホールドタイムを満足するの
が困難になるという問題がある。さらに、ｎ個の送信装
置と１個の受信装置との構成になった場合には、装置内
の遅延回路が増大し、ＨＷ量の増加につながるという問
題がある。
タ転送方式において、例えばクロック周期が４ｎｓとい
った高い周波数で送信装置と受信装置が動作した場合、
装置内で構成された遅延回路ではバラツキが大きくなる
という問題がある。また、装置間のクロックスキューも
考慮しなければならず、データの送出遅延時間と同じだ
けの遅延を作り出すのが難しくなり、データを取り込む
際、セットアップタイム、ホールドタイムを満足するの
が困難になるという問題がある。さらに、ｎ個の送信装
置と１個の受信装置との構成になった場合には、装置内
の遅延回路が増大し、ＨＷ量の増加につながるという問
題がある。
【０００４】この発明は上述した事情に鑑みてなされた
もので、送信、受信装置間のクロックスキューを考慮す
る必要がなく、設計の簡易化を図ることができ、また、
半導体集積回路内に遅延回路を設けることなく、ＨＷ量
を削減することができるデータ転送方式およびデータ転
送装置を提供することを目的とする。
もので、送信、受信装置間のクロックスキューを考慮す
る必要がなく、設計の簡易化を図ることができ、また、
半導体集積回路内に遅延回路を設けることなく、ＨＷ量
を削減することができるデータ転送方式およびデータ転
送装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】上述した問題点を解決す
るために、請求項１記載の発明では、互いに同期するク
ロック信号で動作するｎ個の送信装置と１個の受信装置
との間のデータ転送方式において、前記送信装置は、各
々、送信データと同期したストローブ信号を異なる配線
長のデータ伝送線を介して受信装置側に送出することを
特徴とする。
るために、請求項１記載の発明では、互いに同期するク
ロック信号で動作するｎ個の送信装置と１個の受信装置
との間のデータ転送方式において、前記送信装置は、各
々、送信データと同期したストローブ信号を異なる配線
長のデータ伝送線を介して受信装置側に送出することを
特徴とする。
【０００６】また、請求項２記載の発明では、請求項１
記載のデータ転送方式において、前記受信装置は、前記
ストローブ信号の立ち上がりエッジ、立ち下がりエッジ
で前記バーストデータを取り込むことを特徴とする。
記載のデータ転送方式において、前記受信装置は、前記
ストローブ信号の立ち上がりエッジ、立ち下がりエッジ
で前記バーストデータを取り込むことを特徴とする。
【０００７】また、上述した問題点を解決するために、
請求項３記載の発明では、互いに同期するクロック信号
により動作する半導体集積回路からなるｎ個の送信装置
と１個の受信装置で構成されたデータ転送装置におい
て、前記送信装置と受信装置とは、各々、異なる配線長
のデータ伝送線で接続されていることを特徴とする。
請求項３記載の発明では、互いに同期するクロック信号
により動作する半導体集積回路からなるｎ個の送信装置
と１個の受信装置で構成されたデータ転送装置におい
て、前記送信装置と受信装置とは、各々、異なる配線長
のデータ伝送線で接続されていることを特徴とする。
【０００８】また、請求項４記載の発明では、請求項３
記載のデータ転送装置において、前記送信装置は、各
々、バーストデータを前記受信装置に順次送出するバー
ストデータ送信手段と、前記バーストデータ送信手段に
よるバーストデータの送出タイミングに応じて、交互に
レベルが変化するストローブ信号を前記受信装置送出す
るストローブ信号送信手段とを備え、前記受信装置は、
各々異なるデータ配線長を介して前記ｎ個の送信装置よ
り送出されたバーストデータとストローブ信号を入力す
る、前記ｎ個の送信装置に対応したｎ個のデータ入力手
段を備えることを特徴とする。
記載のデータ転送装置において、前記送信装置は、各
々、バーストデータを前記受信装置に順次送出するバー
ストデータ送信手段と、前記バーストデータ送信手段に
よるバーストデータの送出タイミングに応じて、交互に
レベルが変化するストローブ信号を前記受信装置送出す
るストローブ信号送信手段とを備え、前記受信装置は、
各々異なるデータ配線長を介して前記ｎ個の送信装置よ
り送出されたバーストデータとストローブ信号を入力す
る、前記ｎ個の送信装置に対応したｎ個のデータ入力手
段を備えることを特徴とする。
【０００９】また、請求項５記載の発明では、請求項４
記載のデータ転送装置において、前記データ入力手段
は、前記ストローブ信号の立ち上がりエッジで奇数番目
のバーストデータを取り込む第１の取り込み手段と、前
記ストローブ信号の立ち下がりエッジで偶数番目のバー
ストデータを取り込む第２の取り込み手段とを備えるこ
とを特徴とする。
記載のデータ転送装置において、前記データ入力手段
は、前記ストローブ信号の立ち上がりエッジで奇数番目
のバーストデータを取り込む第１の取り込み手段と、前
記ストローブ信号の立ち下がりエッジで偶数番目のバー
ストデータを取り込む第２の取り込み手段とを備えるこ
とを特徴とする。
【００１０】この発明では、送信装置から送出されるバ
ーストデータに同期したストローブ信号を送信装置から
送出し、受信装置側でそのストローブ信号を用いバース
トデータを取り込むことにより送受信装置間のクロック
キューを考慮する必要がないため設計の簡易化を図るこ
とが可能となる。また、ストローブ信号にそれぞれの受
信装置にみあった配線遅延を持たせることにより半導体
集積回路内に遅延回路を設けずに、データ転送を可能と
することによりＨＷ量の削減も同時に実現することが可
能となる。
ーストデータに同期したストローブ信号を送信装置から
送出し、受信装置側でそのストローブ信号を用いバース
トデータを取り込むことにより送受信装置間のクロック
キューを考慮する必要がないため設計の簡易化を図るこ
とが可能となる。また、ストローブ信号にそれぞれの受
信装置にみあった配線遅延を持たせることにより半導体
集積回路内に遅延回路を設けずに、データ転送を可能と
することによりＨＷ量の削減も同時に実現することが可
能となる。
【００１１】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を説明する。 Ａ．実施形態の構成 図１は、本発明の実施形態による全体の構成を示すブロ
ック図である。図において、本発明の実施の形態は、互
いに同期するクロック信号で動作するｎ個の送信装置１
−１、…、１−ｎと受信装置４で構成される。１個目の
送信装置１−１は、クロック信号ＣＬＫ１で動作するデ
ータ出力回路２−１、ストローブ信号出力回路３−１で
構成されており、双方ともＦ／Ｆ回路から成る。ｎ個目
の送信装置１−ｎは、クロック信号ＣＬＫ２で動作する
データ出力回路２−ｎ、ストローブ信号出力回路３−ｎ
で構成されており、双方ともＦ／Ｆ回路から成る。受信
装置４は、データ入力回路４−１、…、４−ｎからな
り、各データ入力回路４−ｉ（ｉ＝１〜ｎ）は、Ｆ／Ｆ
回路５−１〜５−ｎ、６−１〜６−ｎ、セレクタ回路７
−１〜７−ｎ、クロック信号ＣＬＫ３で動作するＦ／Ｆ
回路８−１〜８−ｎから構成されている。
の形態を説明する。 Ａ．実施形態の構成 図１は、本発明の実施形態による全体の構成を示すブロ
ック図である。図において、本発明の実施の形態は、互
いに同期するクロック信号で動作するｎ個の送信装置１
−１、…、１−ｎと受信装置４で構成される。１個目の
送信装置１−１は、クロック信号ＣＬＫ１で動作するデ
ータ出力回路２−１、ストローブ信号出力回路３−１で
構成されており、双方ともＦ／Ｆ回路から成る。ｎ個目
の送信装置１−ｎは、クロック信号ＣＬＫ２で動作する
データ出力回路２−ｎ、ストローブ信号出力回路３−ｎ
で構成されており、双方ともＦ／Ｆ回路から成る。受信
装置４は、データ入力回路４−１、…、４−ｎからな
り、各データ入力回路４−ｉ（ｉ＝１〜ｎ）は、Ｆ／Ｆ
回路５−１〜５−ｎ、６−１〜６−ｎ、セレクタ回路７
−１〜７−ｎ、クロック信号ＣＬＫ３で動作するＦ／Ｆ
回路８−１〜８−ｎから構成されている。
【００１２】データ出力回路１−３の出力バーストデー
タ（ＤＡＴＡ１）は、データ入力回路４−１内のＦ／Ｆ
回路５−１，６−１に接続され、送信装置１−１と受信
装置４との間のデータ配線長は１０ｃｍとする。ストロ
ーブ信号出力回路３−１のストローブ信号（ＳＴＢ１）
は、データ入力回路４−１のＦ／Ｆ回路５−１のクロッ
ク入力に接続され、また、インバータを介してＦ／Ｆ回
路６−１のクロック入力に接続されている。Ｆ／Ｆ回路
５−１，６−１のデータ出力は、セレクタ回路７−１を
介してＦ／Ｆ回路８−１の入力に接続されている。
タ（ＤＡＴＡ１）は、データ入力回路４−１内のＦ／Ｆ
回路５−１，６−１に接続され、送信装置１−１と受信
装置４との間のデータ配線長は１０ｃｍとする。ストロ
ーブ信号出力回路３−１のストローブ信号（ＳＴＢ１）
は、データ入力回路４−１のＦ／Ｆ回路５−１のクロッ
ク入力に接続され、また、インバータを介してＦ／Ｆ回
路６−１のクロック入力に接続されている。Ｆ／Ｆ回路
５−１，６−１のデータ出力は、セレクタ回路７−１を
介してＦ／Ｆ回路８−１の入力に接続されている。
【００１３】同様に、データ出力回路２−ｎの出力バー
ストデータ（ＤＡＴＡｎ）は、データ入力回路４−ｎ内
のＦ／Ｆ回路５−ｎ，６−ｎに接続され、送信装置１−
ｎと受信装置４との間のデータ配線長は５ｃｍとする。
ストローブ信号出力回路３−ｎのストローブ信号（ＳＴ
Ｂｎ）は、データ入力回路４−ｎのＦ／Ｆ回路５−ｎの
クロック入力に接続され、また、インバータを介してＦ
／Ｆ回路６−ｎのクロック入力に接続されている。Ｆ／
Ｆ回路５−ｎ，６−ｎのデータ出力は、セレクタ回路７
−ｎを介してＦ／Ｆ回路８−ｎの入力に接続されてい
る。
ストデータ（ＤＡＴＡｎ）は、データ入力回路４−ｎ内
のＦ／Ｆ回路５−ｎ，６−ｎに接続され、送信装置１−
ｎと受信装置４との間のデータ配線長は５ｃｍとする。
ストローブ信号出力回路３−ｎのストローブ信号（ＳＴ
Ｂｎ）は、データ入力回路４−ｎのＦ／Ｆ回路５−ｎの
クロック入力に接続され、また、インバータを介してＦ
／Ｆ回路６−ｎのクロック入力に接続されている。Ｆ／
Ｆ回路５−ｎ，６−ｎのデータ出力は、セレクタ回路７
−ｎを介してＦ／Ｆ回路８−ｎの入力に接続されてい
る。
【００１４】Ｂ．実施形態の動作 次に、図２に示すタイミングチャートを参照して本実施
形態の全体の動作について詳細に説明する。送信装置１
−１に供給されるクロック信号をＣＬＫ１、送信装置１
−ｎに供給されるクロック信号をＣＬＫ２、受信装置４
に供給されるクロック信号をＣＬＫ３とする。ここでク
ロック信号の周期は４ｎｓ程度、また、ＣＬＫ３を基準
としてＣＬＫ１、ＣＬＫ２にそれぞれクロックスキュー
が存在し、クロックスキューは、クロック周期に対し±
５％程度とする。ＣＬＫ３に対しＣＬＫ１はプラス側、
ＣＬＫ３に対しＣＬＫ２はマイナス側とする。図２のタ
イムチャートの（１），（４），（７）に対応する。
形態の全体の動作について詳細に説明する。送信装置１
−１に供給されるクロック信号をＣＬＫ１、送信装置１
−ｎに供給されるクロック信号をＣＬＫ２、受信装置４
に供給されるクロック信号をＣＬＫ３とする。ここでク
ロック信号の周期は４ｎｓ程度、また、ＣＬＫ３を基準
としてＣＬＫ１、ＣＬＫ２にそれぞれクロックスキュー
が存在し、クロックスキューは、クロック周期に対し±
５％程度とする。ＣＬＫ３に対しＣＬＫ１はプラス側、
ＣＬＫ３に対しＣＬＫ２はマイナス側とする。図２のタ
イムチャートの（１），（４），（７）に対応する。
【００１５】送信装置１−１のデータ出力回路２−１
は、クロック信号ＣＬＫ１の立ち上がりのタイミングで
受信装置４に送出するためのバーストデータ（１ｓｔデ
ータをＡ、２ｎｄデータをＢ、３ｒｄデータをＣ、４ｔ
ｈデータをＤとする。）を順次取り込み、外部端子から
送出する。また、送信装置１−１のストローブ信号出力
回路３−１は、バーストデータ“Ａ"が送出されるのと
同時に“ＬＯＷレベル"から“ＨＩＧＨレベル"に出力が
変化し、バーストデータ“Ｂ"が出力されるのと同時に
“ＬＯＷレベル"に戻り、バーストデータ“Ｃ"が送出さ
れるのと同時に“ＨＩＧＨレベル"に戻り、バーストデ
ータ“Ｄ"が送出されるのと同時に“ＬＯＷレベル"に戻
る。このように交互にレベルが変化するストローブ信号
を送出する。
は、クロック信号ＣＬＫ１の立ち上がりのタイミングで
受信装置４に送出するためのバーストデータ（１ｓｔデ
ータをＡ、２ｎｄデータをＢ、３ｒｄデータをＣ、４ｔ
ｈデータをＤとする。）を順次取り込み、外部端子から
送出する。また、送信装置１−１のストローブ信号出力
回路３−１は、バーストデータ“Ａ"が送出されるのと
同時に“ＬＯＷレベル"から“ＨＩＧＨレベル"に出力が
変化し、バーストデータ“Ｂ"が出力されるのと同時に
“ＬＯＷレベル"に戻り、バーストデータ“Ｃ"が送出さ
れるのと同時に“ＨＩＧＨレベル"に戻り、バーストデ
ータ“Ｄ"が送出されるのと同時に“ＬＯＷレベル"に戻
る。このように交互にレベルが変化するストローブ信号
を送出する。
【００１６】上述した送信装置１−１から受信装置４へ
のバーストデータ、ストローブ信号の出力タイミング
は、図２に示す（２）、（３）に対応し、バーストデー
タ、ストローブ信号が受信装置４へ同時に出力されるの
がわかる。
のバーストデータ、ストローブ信号の出力タイミング
は、図２に示す（２）、（３）に対応し、バーストデー
タ、ストローブ信号が受信装置４へ同時に出力されるの
がわかる。
【００１７】また、送信装置１−ｎのデータ出力回路２
−ｎは、クロック信号ＣＬＫ２の立ち上がりのタイミン
グで受信装置４に送出するためのバーストデータ（１ｓ
ｔデータをＥ、２ｎｄデータをＦ、３ｒｄデータをＧ、
４ｔｈデータをＨとする。）を順次取り込み、外部端子
から送出する。また、送信装置１−ｎのストローブ信号
出力回路３−ｎは、バーストデータ“Ｅ"が送出される
のと同時に“ＬＯＷレベル"から“ＨＩＧＨレベル"に出
力が変化し、バーストデータ“Ｆ"が出力されるのと同
時に“ＬＯＷレベル"に戻り、バーストデータ“Ｇ"が送
出されるのと同時に“ＨＩＧＨレベル"に戻り、バース
トデータ“Ｈ"が送出されるのと同時に“ＬＯＷレベル"
に戻る。このように交互にレベルが変化するストローブ
信号を送出する。
−ｎは、クロック信号ＣＬＫ２の立ち上がりのタイミン
グで受信装置４に送出するためのバーストデータ（１ｓ
ｔデータをＥ、２ｎｄデータをＦ、３ｒｄデータをＧ、
４ｔｈデータをＨとする。）を順次取り込み、外部端子
から送出する。また、送信装置１−ｎのストローブ信号
出力回路３−ｎは、バーストデータ“Ｅ"が送出される
のと同時に“ＬＯＷレベル"から“ＨＩＧＨレベル"に出
力が変化し、バーストデータ“Ｆ"が出力されるのと同
時に“ＬＯＷレベル"に戻り、バーストデータ“Ｇ"が送
出されるのと同時に“ＨＩＧＨレベル"に戻り、バース
トデータ“Ｈ"が送出されるのと同時に“ＬＯＷレベル"
に戻る。このように交互にレベルが変化するストローブ
信号を送出する。
【００１８】上述した送信装置１−ｎから受信装置４へ
のバーストデータ、ストローブ信号の出力タイミング
は、図２に示す（５）、（６）に対応する。
のバーストデータ、ストローブ信号の出力タイミング
は、図２に示す（５）、（６）に対応する。
【００１９】上記バーストデータをストローブ信号で受
信装置４のデータ入力回路４−１、…、４−ｎに取り込
む際に、奇数番目のバーストデータＡ、ＣまたＥ、Ｇを
ストローブ信号の立ち上がりでＦ／Ｆ回路５−１、…、
５−ｎに取り込み、また、偶数番目のバーストデータ
Ｂ、ＤまたＦ、Ｈをストローブ信号の立ち下がりでＦ／
Ｆ回路６−１、…、６−ｎに取り込む。
信装置４のデータ入力回路４−１、…、４−ｎに取り込
む際に、奇数番目のバーストデータＡ、ＣまたＥ、Ｇを
ストローブ信号の立ち上がりでＦ／Ｆ回路５−１、…、
５−ｎに取り込み、また、偶数番目のバーストデータ
Ｂ、ＤまたＦ、Ｈをストローブ信号の立ち下がりでＦ／
Ｆ回路６−１、…、６−ｎに取り込む。
【００２０】この時、送信装置１−１から受信装置４ま
でのバーストデータ（ＤＡＴＡ１）の転送遅延時間が最
大Ｔｄｍａｘ、最小Ｔｄｍｉｎだけ要したとすると、デ
ータの確定幅は、データ出力回路２−１から出力された
時点に比べ（Ｔｄｍａｘ−Ｔｄｍｉｎ）だげ減少してい
る。このため、ストローブ信号（ＳＴＢ１）の転送遅延
時間を配線遅延により、（Ｔｄｍａｘ＋１／２データ確
定幅程度）持たせる。また、同様に送信装置１−ｎから
受信装置４までのバーストデータ（ＤＡＴＡｎ）の転送
遅延時間が最大Ｔｄｍａｘ'、最小Ｔｄｍｉｎ'だけ要し
たとすると、ストローブ信号（ＳＴＢｎ）の転送遅延時
間を配線遅延により、（Ｔｄｍａｘ'＋１／２データ確
定幅程度）持たせる。
でのバーストデータ（ＤＡＴＡ１）の転送遅延時間が最
大Ｔｄｍａｘ、最小Ｔｄｍｉｎだけ要したとすると、デ
ータの確定幅は、データ出力回路２−１から出力された
時点に比べ（Ｔｄｍａｘ−Ｔｄｍｉｎ）だげ減少してい
る。このため、ストローブ信号（ＳＴＢ１）の転送遅延
時間を配線遅延により、（Ｔｄｍａｘ＋１／２データ確
定幅程度）持たせる。また、同様に送信装置１−ｎから
受信装置４までのバーストデータ（ＤＡＴＡｎ）の転送
遅延時間が最大Ｔｄｍａｘ'、最小Ｔｄｍｉｎ'だけ要し
たとすると、ストローブ信号（ＳＴＢｎ）の転送遅延時
間を配線遅延により、（Ｔｄｍａｘ'＋１／２データ確
定幅程度）持たせる。
【００２１】こうすることにより送信側と受信側のクロ
ックスキューを気にすることなく、セットアップタイ
ム、ホールドタイムを十分満足し、Ｆ／Ｆ回路にデータ
を取り込むことができる。ストローブ信号に対し、送信
側、又は受信側の半導体集積回路内に遅延回路を使用し
ない理由として、遅延回路による遅延時間は、配線遅延
時間に比べバラツキが大きいため、本発明のような高い
周波数で動作する装置では、受信装置でデータを取り込
めない場合が起こるためである。この時のタイミング
は、図２に示す（８）、（９）、（１３）、（１４）に
対応する。
ックスキューを気にすることなく、セットアップタイ
ム、ホールドタイムを十分満足し、Ｆ／Ｆ回路にデータ
を取り込むことができる。ストローブ信号に対し、送信
側、又は受信側の半導体集積回路内に遅延回路を使用し
ない理由として、遅延回路による遅延時間は、配線遅延
時間に比べバラツキが大きいため、本発明のような高い
周波数で動作する装置では、受信装置でデータを取り込
めない場合が起こるためである。この時のタイミング
は、図２に示す（８）、（９）、（１３）、（１４）に
対応する。
【００２２】Ｆ／Ｆ回路５−１は、ＤＡＴＡ１の奇数番
目Ａ、ＣのデータをＳＴＢ１の立ち上がりで、Ｆ／Ｆ回
路６−１は、ＤＡＴＡ１の偶数番目Ｂ、ＤのデータをＳ
ＴＢ１の立ち下がりで、１／２クロック周期程度のセッ
トアップタイム、ホールドタイムを満足し取り込むこと
ができる。この時のタイミングは、図２に示す（１
０）、（１１）に対応する。また、Ｆ／Ｆ回路５−ｎ
は、ＤＡＴＡｎの奇数番目Ｅ、ＧのデータをＳＴＢｎの
立ち上がりで、Ｆ／Ｆ回路６−ｎではＤＡＴＡｎの偶数
番目Ｆ、ＨのデータをＳＴＢｎの立ち下がりで、１／２
クロック周期程度のセットアップタイム、ホールドタイ
ムを満足し取り込むことができる。この時のタイミング
は、図２に示す（１５）、（１６）に対応する。
目Ａ、ＣのデータをＳＴＢ１の立ち上がりで、Ｆ／Ｆ回
路６−１は、ＤＡＴＡ１の偶数番目Ｂ、ＤのデータをＳ
ＴＢ１の立ち下がりで、１／２クロック周期程度のセッ
トアップタイム、ホールドタイムを満足し取り込むこと
ができる。この時のタイミングは、図２に示す（１
０）、（１１）に対応する。また、Ｆ／Ｆ回路５−ｎ
は、ＤＡＴＡｎの奇数番目Ｅ、ＧのデータをＳＴＢｎの
立ち上がりで、Ｆ／Ｆ回路６−ｎではＤＡＴＡｎの偶数
番目Ｆ、ＨのデータをＳＴＢｎの立ち下がりで、１／２
クロック周期程度のセットアップタイム、ホールドタイ
ムを満足し取り込むことができる。この時のタイミング
は、図２に示す（１５）、（１６）に対応する。
【００２３】Ｆ／Ｆ回路８−１、…、８−ｎでは、クロ
ック信号ＣＬＫ３の立ち上がりのタイミングで順次、有
効タイミングで選択された奇数番目、偶数番目のバース
トデータがセレクタ７−１、…、７−ｎを介して入力さ
れ、送信装置と受信装置とのデータ転送を完了する。こ
の時のタイミングは、図２に示す（１２）、（１７）に
対応する。
ック信号ＣＬＫ３の立ち上がりのタイミングで順次、有
効タイミングで選択された奇数番目、偶数番目のバース
トデータがセレクタ７−１、…、７−ｎを介して入力さ
れ、送信装置と受信装置とのデータ転送を完了する。こ
の時のタイミングは、図２に示す（１２）、（１７）に
対応する。
【００２４】また、バーストデータ転送を行わない場合
は、送信装置１−１、…、１−ｎのストローブ信号出力
回路３−１、…、３−ｎは、ストローブ信号を“ＬＯＷ
レベル"で送出し、バーストデータを受信するＦ／Ｆ回
路５−１、…、５−ｎ，６−１、…、６−ｎでは、送出
されたバーストデータは取り込まれず、送受信装置間の
データ転送は行われない。
は、送信装置１−１、…、１−ｎのストローブ信号出力
回路３−１、…、３−ｎは、ストローブ信号を“ＬＯＷ
レベル"で送出し、バーストデータを受信するＦ／Ｆ回
路５−１、…、５−ｎ，６−１、…、６−ｎでは、送出
されたバーストデータは取り込まれず、送受信装置間の
データ転送は行われない。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
互いに同期するクロック信号で動作するｎ個の送信装置
と１個の受信装置で構成され、送信装置と受信装置との
データ配線長がｎ個毎に異なる場合のデータ転送方式に
おいて、送信データと同期したストローブ信号を受信装
置側に送出し、遅延回路に比べバラツキの少ない配線遅
延をもたせたストローブ信号の立ち上がり、立ち下がり
エッジで受信側のＦ／Ｆ回路にバーストデータを取り込
むようにしたので、送信、受信装置間のクロックスキュ
ーを考慮する必要がなくなり、設計の簡易化が図れるこ
とができ、また、半導体集積回路内に遅延回路を設けず
にデータ転送が行われるため、ＨＷ量を削減することが
できるという利点が得られる。
互いに同期するクロック信号で動作するｎ個の送信装置
と１個の受信装置で構成され、送信装置と受信装置との
データ配線長がｎ個毎に異なる場合のデータ転送方式に
おいて、送信データと同期したストローブ信号を受信装
置側に送出し、遅延回路に比べバラツキの少ない配線遅
延をもたせたストローブ信号の立ち上がり、立ち下がり
エッジで受信側のＦ／Ｆ回路にバーストデータを取り込
むようにしたので、送信、受信装置間のクロックスキュ
ーを考慮する必要がなくなり、設計の簡易化が図れるこ
とができ、また、半導体集積回路内に遅延回路を設けず
にデータ転送が行われるため、ＨＷ量を削減することが
できるという利点が得られる。
【図１】 本発明の実施形態によるデータ転送方式を適
用したシステムの構成を示すブロック図である。
用したシステムの構成を示すブロック図である。
【図２】 本実施形態の動作を説明するためのタイミン
グチャートである。
グチャートである。
【図３】 従来のデータ転送方式を適用したシステムの
構成を示すブロック図である。
構成を示すブロック図である。
【図４】 従来の動作を説明するためのタイミングチャ
ートである。
ートである。
１−１〜１−ｎ 送信装置 ４ 受信装置 ２−１〜２−ｎ データ出力回路（バーストデータ送信
手段） ３−１〜３−ｎ ストローブ信号出力回路（ストローブ
信号送信手段） ４−１〜４−ｎ 入力回路（データ入力手段） ５−１〜５−ｎ Ｆ／Ｆ回路（第１の取り込み手段） ６−１〜６−ｎ Ｆ／Ｆ回路（第２の取り込み手段） ８−１〜８−ｎ Ｆ／Ｆ回路 ７−１〜７−ｎ セレクタ回路
手段） ３−１〜３−ｎ ストローブ信号出力回路（ストローブ
信号送信手段） ４−１〜４−ｎ 入力回路（データ入力手段） ５−１〜５−ｎ Ｆ／Ｆ回路（第１の取り込み手段） ６−１〜６−ｎ Ｆ／Ｆ回路（第２の取り込み手段） ８−１〜８−ｎ Ｆ／Ｆ回路 ７−１〜７−ｎ セレクタ回路
Claims (5)
- 【請求項１】 互いに同期するクロック信号で動作する
ｎ個の送信装置と１個の受信装置との間のデータ転送方
式において、 前記送信装置は、各々、送信データと同期したストロー
ブ信号を異なる配線長のデータ伝送線を介して受信装置
側に送出することを特徴とするデータ転送方式。 - 【請求項２】 前記受信装置は、前記ストローブ信号の
立ち上がりエッジ、立ち下がりエッジで前記バーストデ
ータを取り込むことを特徴とする請求項１記載のデータ
転送方式。 - 【請求項３】 互いに同期するクロック信号により動作
する半導体集積回路からなるｎ個の送信装置と１個の受
信装置で構成されたデータ転送装置において、 前記送信装置と受信装置とは、各々、異なる配線長のデ
ータ伝送線で接続されていることを特徴とするデータ転
送装置。 - 【請求項４】 前記送信装置は、各々、バーストデータ
を前記受信装置に順次送出するバーストデータ送信手段
と、前記バーストデータ送信手段によるバーストデータ
の送出タイミングに応じて、交互にレベルが変化するス
トローブ信号を前記受信装置送出するストローブ信号送
信手段とを備え、 前記受信装置は、各々異なるデータ配線長を介して前記
ｎ個の送信装置より送出されたバーストデータとストロ
ーブ信号を入力する、前記ｎ個の送信装置に対応したｎ
個のデータ入力手段を備えることを特徴とする請求項３
記載のデータ転送装置。 - 【請求項５】 前記データ入力手段は、前記ストローブ
信号の立ち上がりエッジで奇数番目のバーストデータを
取り込む第１の取り込み手段と、前記ストローブ信号の
立ち下がりエッジで偶数番目のバーストデータを取り込
む第２の取り込み手段とを備えることを特徴とする請求
項４記載のデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10350365A JP2000174739A (ja) | 1998-12-09 | 1998-12-09 | データ転送方式およびデータ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10350365A JP2000174739A (ja) | 1998-12-09 | 1998-12-09 | データ転送方式およびデータ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000174739A true JP2000174739A (ja) | 2000-06-23 |
Family
ID=18410001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10350365A Pending JP2000174739A (ja) | 1998-12-09 | 1998-12-09 | データ転送方式およびデータ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000174739A (ja) |
-
1998
- 1998-12-09 JP JP10350365A patent/JP2000174739A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8194652B2 (en) | Serializer for generating serial clock based on independent clock source and method for serial data transmission | |
| US20030099253A1 (en) | Apparatus and method for arbitrating data transmission amongst devices having SMII standard | |
| US8205110B2 (en) | Synchronous operation of a system with asynchronous clock domains | |
| US6775339B1 (en) | Circuit design for high-speed digital communication | |
| US20120105113A1 (en) | Data transfer circuit and data transfer method for clock domain crossing | |
| JP2000174739A (ja) | データ転送方式およびデータ転送装置 | |
| JP3539494B2 (ja) | クロック分配回路及び分配方法並びにクロック供給回路 | |
| JPH04354219A (ja) | データ伝送方式 | |
| JPH05336091A (ja) | バス通信システム | |
| JP2000332741A (ja) | 通信装置 | |
| US20230297525A1 (en) | High speed interface for multi image sensor device | |
| JP2000029561A (ja) | クロック供給回路 | |
| JP3950650B2 (ja) | 並列データ転送装置及び並列データ転送方法 | |
| US7103071B1 (en) | Communication protocol for the broadcast of first/last event detection over a single communication channel | |
| JP2806568B2 (ja) | 共通バス制御方式 | |
| JP2008090598A (ja) | 記憶装置 | |
| US7181292B2 (en) | System control method, control processing system, and control processing apparatus | |
| JP2511551B2 (ja) | 共通バス制御方式 | |
| JP2504615B2 (ja) | 信号伝達タイミング制御方式 | |
| JP2004185297A (ja) | 同期式回路およびインタフェース回路 | |
| JP2023529266A (ja) | アナログ－デジタルコンバータ又はデジタル－アナログコンバータを同期する方法及び対応するシステム | |
| JPH07141055A (ja) | 信号伝送方法および装置 | |
| JPS63110838A (ja) | 同期信号転送方式 | |
| JP2000261510A (ja) | 送信装置、受信装置 | |
| JP2010130060A (ja) | データ転送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000711 |