JPS63110838A

JPS63110838A - 同期信号転送方式

Info

Publication number: JPS63110838A
Application number: JP61255826A
Authority: JP
Inventors: Yoshitaka Kato; 加藤　良孝
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-10-29
Filing date: 1986-10-29
Publication date: 1988-05-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ディジタル通信の分野に利用される同期信号
転送方式に関するもので、特に、同期動作の装置におい
てブロック間での長いケーブルパスに高速のデータ信号
を転送する場合の同期信号転送方式に関する。

〔従来の技術〕

従来、同期動作のディジタル装置において、ケーブルを
用いてデータ信号を転送するこの種の信号転送として、
信号を並列展開し、低速に下げてから、転送するように
したものがある。

第３図はこの従来構成を示している。また、第４図はそ
の動作を示すもので、第４図（イ）〜（ト）は、それぞ
れ第３図中のアルファベットを付した位置に対応する信
号の波形を示しており、第４図（イ）〜（ハ）は並列展
開して受信側へ送られたデータｊ−１〜ｊ−ｎを、また
、第４図（ニ）は受信側のクロック信号ｋを、そして、
第４図（ホ）〜（ト）は受信側の各ラッチ回路の出力１
−１〜！！−ｎを示している。

第３図に示すように、送信側装置１と受信側装置２間は
ケーブル３で接続されている。送信個装Ｗ１はバッファ
４−１〜４−ｎとコネクタ５を有している。受信側装置
２はコネクタ６とラッチ回路７−１〜７−ｎを有してい
る。

第３図において、並列展開されたデータ信号は送信側装
置１のバッファ４−１〜４−ｎよりコネクタ５及びケー
ブル３を経由して受信側装置２のコネクタ６に入り、ラ
ンチ回路７−１〜？−ｎの入力に到達する。ラッチ回路
７−１〜７−ｎは受信側装置２のクロック信号にでラッ
チされる。ランチ回路７−１〜７−ｎに到達したデータ
信号ｊ−１〜ｊ−ｎはラッチ回路のセットアツプタイム
Ｃｕｐ（第４図参照）の直前まで遅延が許される設計と
なる。よって、送信側からの遅延がｔｏ　　（第４図参
照）以下であれば、受信側は受信可能となる。

〔発明が解決しようとする問題点〕

しかし、上述した従来の方式では、遅延を見込んでクロ
ック信号の周期を長くしておく必要があり、高速信号の
場合は並列展開を行ってクロック信号周期の長い低速の
信号までビットレートを下げて行う必要がある。このよ
うに、従来は、並列展開し、低速に下げてから転送しな
ければならない。

しかも、並列展開を行うということは、信号線（ケーブ
ル）の本数が多くなるという欠点があり、装置の規模が
大きくなる。

本発明の目的は、上述のような欠点を除去した同期信号
転送方式を提供することにある。

〔問題点を解決するための手段〕

本発明は、同期動作のディジタル装置におけるブロック
間データ転送を行う場合の同期信号転送方式において、送信側より転送するデータ信号、第１のフレームパルス
、第１のクロック信号の３種類の信号を受信側へ伝送す
るために等長化したケーブルと、受信側へ伝送された第
１のフレームパルスと第１のクロック信号により、フレ
ームパルス間のデータを個別にラッチするためのｎ個（
ｎはフレーム間のデータ数）のランチパルスを発生する
パルス発生回路と、データ信号が供給されると共に、前記ラッチパルスが供
給されるｎ個のラッチ回路と、このｎ個のラッチ回路の
出力を選択する選択回路と、受信側よりの第２のフレームパルスと第２のクロック信
号により前記選択回路を制御する選択信号を発生する回
路とから成ることを特徴としている。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の構成図である。

第１図に示すように、送信側装置１１と受信側装置１２
とは、ケーブル１３によって接続されている。

送信側装置１１は、同期動作のディジタル装置における
ブロック間データ転送を行う場合に、送信側からデータ
信号、第１のフレームパルス、第１のクロック信号の３
種類の信号を転送するようバッファ１４−１−１４−３
を備えている。バッファ１４−１には伝送すべきデータ
信号が供給されるようになっており、また第１のフレー
ムパルスはパンツｙ１４−２に、第１のクロック信号は
バッファ１４−３に加えられるようになっている。

これらバッファ１４−１〜１４−３は、コネクタ１５に
接続されている。このコネクタ１５は、ケーブル１３を
介して受信側装置１２のコネクタ１６に接続されている
。データ信号、第１のフレームパルス及び第１のクロッ
ク信号は、このケーブル１３を通して受信側へ伝送され
るが、ここで、ケーブル１３としては、これら３種類の
信号を伝送するため等長化したケーブルが用いられてい
る。すなわち、ケーブル１３の中のデータ信号、フレー
ムパルス、クロック信号については各々等長化された線
長のワイヤーで配線することによって、相互の遅延の差
は無いものとされている。

受信側装置１２は、コネクタ１６の他、ｎ個（ｎはフレ
ーム間のデータ数）のラッチ回路１７−１〜１７−ｎと
、ラッチパルス用の第１のパルス発生回路１８と、選択
信号用の第２のパルス発生回路１９と、選択回路２０と
を備えている。

ｎ個のランチ回路１７−１〜１７−ｎには、受信側へ伝
送されて来たデータ信号ａが加えられるようになってい
る。第１のパルス発生回路１８は、到来した第１のフレ
ームパルスｂと第１のクロック信号ｃにより、フレーム
パルス間のデータを個別にラッチするためのｎ個のラッ
チパルスｄ−１〜ｄ−ｎを発生する回路で、これらラッ
チパルスｄ−１〜ｄ−ｎは各ラッチ回路１７−１〜１７
−ｎに供給される。

選択回路２０は、これらｎ個のランチ回路１７−１〜１
７−ｎの出力信号ｅ−１〜ｅ−ｎを選択する回路であり
、また、第２のパルス発生回路１９は、受信側よりの第
２のフレームパルスｆと第２のクロック信号ｇによりこ
の選択回路２０を制御する選択信号りを発生するように
なっている。

このように、この転送方式では、同期動作のディジタル
装置におけるブロック間データ転送において、送信側よ
りデータ信号、第１のフレームパルス、第１のクロック
信号の３種類の信号を転送し、この３種類の信号を伝送
するために等長化したケーブル１３を有し、受信側は、
第１のフレームパルスト１第１のクロック信号Ｃにより
、フレームパルス間のデータを個別にラッチするための
ｎ個（ｎはフレーム間のデータ数）のラッチパルスを発
生する第１のパルス発生回路１８と、ｎ個のラッチ回路
１７−１〜１７−ｎと、このｎ個のラッチ回路１７−１
〜１７−ｎの出力ｅ−１〜ｅ−ｎを選択する選択回路２
０と、受信側よりの第２のフレームパルスｒと、第２の
クロック信号ｇにより選択回路２０を制御する選択信号
りを発生する第２のパルス発生回路１９より構成されて
いる。

次に、第２図をも参照して動作について説明する。

なお、第２図は第１図中のアルファベットを付した位置
に対応する信号を示すもので、第２図（イ）は各ラッチ
回路１７−１〜１７−ｎに加えられるデータ信号ａ、第
２図（ロ）、（ハ）はそれぞれ第１のパルス発生回路１
８に加えられる第１のフレームパルスｂ、第１のクロッ
ク信号Ｃを示す。

また、第２図（ニ）〜（へ）はラッチパルスｄ−１〜ｄ
−ｎ、第２図（ト）〜（す）は各ラッチ回路１７−１〜
１７−ｎの出力信号６−１〜ｅ　−ｎを示す。更に、第
２図（ヌ）、（ル）はそれぞれ第２のパルス発生回路１
９に加えられる受信側の第２のフレームパルスｆ、第２
のクロック（Ｋ　号ｇ　−第２図（オ）は選択信号りで
あり、そして、第２図（ワ）は選択回路２０からの出力
信号ｉを示す。

今、送信側装置１１において、データ信号、第１のフレ
ームパルス、第１のクロック信号がバッファ１４−１〜
１４−３に加えられたとすると、データ信号、　第１の
フレームパルス、第１のクロ・ツク信号は送信側のバッ
ファ１４−１〜１４−３よりコネクタ１５及びケーブル
１３を経由して受信側装置１２のコネクタ１６に入り、
第２図（イ）に示すデータ信号ａはラッチ回路１７−１
〜１７−ｎの入力に到達し、！２図（ロ）、（ハ）に示
す第１のフレームパルスｂと第１のクロック信号Ｃはデ
ータを個別にランチするためのｎ個（ｎはフレーム間の
データ数）のラッチパルスｄ−１〜ｄ−ｎを発生する第
１のパルス発生回路１８に到達する。

第１のフレームパルスｂと第１のクロック信号Ｃにより
第１のパルス発生回路１８は第２図（ニ）〜（へ）に示
すようなランチパルスｄ−１〜ｄ−ｎを発生し、これが
各ランチ回路１７−１〜１７−ｎに供給されるので、フ
レーム間のデータ信号は各々ラッチパルスｄ−１〜ｄ−
ｎによりラッチ回路１７−１〜１７−ｎに第２図（ト）
〜（す）に示す如く保持される。そして、ラッチ回路１
７−１〜１７−ｎの出力信号ｅ−１〜ｅ−ｎは選択回路
２０により選択され第２図（ワ）に示すような出力信号
ｉとして出力される。この場合、選択回路２０を制御す
る第２図（オ）の選択信号りは、第２図（ヌ）。

（ル）に示す受信側の第２のフレームパルスｆと第２の
クロック信号ｇにより、第２のパルス発生回路１９によ
り発生され、選択回路２０に供給されている。よって、
選択回路２０の出力信号ｌは、第２図（ヌ）及び（ワ）
に示すように、第２のフレームパルスｆの位置に揃えら
れて出力されることとなる。

このようにして、データ転送を行うことができ、第２図
に示すように、フレームパルス周期を受信側での遅延Ｔ
ｏ以上に設けた設計とすれば、受信側では、受信側のフ
レームパルスｆに位相を揃えてデータ信号を受信できる
。

転送に当たって、従来のものでは、データ信号に関する
信号線の本数が多くなり、装置の規模が大きくなるのに
対して、上述の方式ではそのようなことがない。第１図
では、送受間でデータ信号の他にフレームパルス、クロ
ック信号のワイヤーを設ける必要があるが、それでも並
列展開を行いデータ信号を多数必要とする従来回路より
は有利である。また、ＩＣの高速動作が可能となりつつ
あるため、高速信号のままに送受できるこの方式によれ
ば高速から低速、低速から高速への変換回路が不要とな
る。また、受信側の回路は従来回路より多くなるが、Ｌ
ＳＩ技術により１チツプ化は可能であり、規模の拡大と
はならない。

〔発明の効果〕

以上説明したように、本発明によれば、データ信号の伝
送路として、従来のように多数本の信号線を用いず、単
一の伝送路で済ますことができ、装置の規模が大きくな
るのを避けることができ、また、高速信号のままで送受
できるので、送受信側に、高速から低速、低速から高速
へ変換するための回路を使用する必要がなく、特に高速
のデータ信号を転送する場合に好適である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図は第１
図の動作説明に供する各部の信号波形を示す図、第３図は従来例を示す構成図、第４図はその動作波形を示す図である。１１・・・送信側装置１２・・・受信側装置１３・・・ケーブル１４−１〜１４−３・・・バッファ１５、１６・・・コネクタ１７−１〜１７−ｎ・・・ラッチ回路１８、１９・・・パルス発生回路２０・・・選択回路

Claims

【特許請求の範囲】

（１）同期動作のディジタル装置におけるブロック間デ
ータ転送を行う場合の同期信号転送方式において、送信側より転送するデータ信号、第１のフレームパルス
、第１のクロック信号の３種類の信号を受信側へ伝送す
るために等長化したケーブルと、受信側へ伝送された第
１のフレームパルスと第１のクロック信号により、フレ
ームパルス間のデータを個別にラッチするためのｎ個（
ｎはフレーム間のデータ数）のラッチパルスを発生する
パルス発生回路と、データ信号が供給されると共に、前記ラッチパルスが供
給されるｎ個のラッチ回路と、このｎ個のラッチ回路の出力を選択する選択回路と、受信側よりの第２のフレームパルスと第２のクロック信
号により前記選択回路を制御する選択信号を発生する回
路とから成ることを特徴とする同期信号転送方式。