JPH033436A - マルチフレーム同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチフレーム同期回路に係わり、特に時分割
多重化装置内のマルチフレームと、これとは異なるマル
チフレームの多重化ラインからのデータを同期させるマ
ルチフレーム同期回路に関する。

〔従来の技術〕

通常、例えばディジタルデータ通信などにおいては、高
価な伝送路を有効に利用し経済的に信号の伝送を行うた
めに、１つの伝送路を用いて多°数の信号を同時に伝送
することが行われている。この方法の１つとして、複数
の信号を時間ごとに分割し、割り当て伝送する時分割多
重化方式が用いられることが多い。

ところで、従来この種の多重化装置では、装置内のマル
チフレームと多重化ラインのマルチフレームの同期化は
行われていない。例えば、装置側ではＮ個のフレームか
らなるＮマルチフレームであるのに対し、多重化ライン
ではＭ個のフレームからなるＭマルチフレームとなって
いるような場合がそれである。従って、ある多重化ライ
ンからこれと同じマルチフレーム構成の多重化ラインに
中継を行う場合であっても、前者と後者とでマルチフレ
ームとデータの位置が一致しなくなる。

そこで、マルチフレームとデータの位置関係を保存させ
るため、−旦、第１の多重化ラインのマルチフレームか
ら装置内のマルチフレームに速度変換したのち装置内で
スイッチングし、次に第２の多重化ラインのマルチフレ
ームに速度変換するという方式が行われていた。

〔発明が解決しようとする課題〕

このように従来の多重化装置では、多重化ラインを中継
する際、その前後で速度変換をすることによりデータと
マルチフレームの位置を一致させることとしていたので
、この速度変換の際にデータに歪みが生じるという欠点
があった。特に、こうした速度変換を何度も行うと、デ
ータの歪みがさらに大きくなるという問題があった。

そこで、本発明の目的はマルチフレームとデータの位置
関係を保存しながら多重化ライン間の中継を行うマルチ
フレーム同期回路を提供することにある。

〔課題を解決するための手段〕

本発明では、（・ｉ）所定のマルチフレームで構成され
る第１の多重化ラインからマルチフレームデータを取り
込む受信手段と、（ｉｉ　）このマルチフレームとは異
なる構成のマルチフレームでのみ動作する装置のそのマ
ルチフレームと、第１の多重化ラインのマルチフレーム
との最小公倍の位置を示す基準クロック信号を生成する
基準クロック信号生成手段と、（ｉｉｉ　）この基準ク
ロック信号を基に、装置が動作可能となるタイミングで
、受信データのデータビット部分のみをこの装置に送出
する同期化手段と、（ｉｖ）この装置を経て戻されたデ
ータに、出力先の多重化ラインと同じマルチフレームを
付加するフレーム付加手段と、（Ｖ）この付加手段によ
り作成されたマルチフレームデータを、出力先の多重化
ラインに出力する送信手段とをマルチフレーム同期回路
に具備させる。

そして本発明では、多重化ラインのマルチフレームと装
置のマルチフレームの最小公倍の基準クロック信号に基
いたタイミング制御を行うことでこれら両者の同期をと
り、装置側のマルチフレームのタイミングでスイッチン
グなど所望の処理を行う。しかるのち、出力先の多重化
ラインのマルチフレームに応じたマルチフレームを付加
して出力する。

〔実施例〕

以下、実施例につき本発明の詳細な説明する。

第１図は、本発明の一実施例におけるマルチフレーム同
期回路を表わしたものである。

この回路で、基準クロック生成回路１１は多重化ライン
のマルチフレームとスイッチ回路１４が動作するマルチ
フレームの最小公倍の基準クロック信号５２を出力する
。これにより、スイッチ回路１４および第１、第２の多
重化ラインインターフェース部１２．１３が制御される
ようになっている。

スイッチ回路１４は、第１および第２の多重化ラインイ
ンターフェース部１２．１３の間で、データのスイッチ
ングを行う。

受信部２１−１．２１−２は、入力バッファ回路２２−
１，２２−２を経てスイッチ回路１４に接続されると共
に、フレーム同期回路２３−１．２３−２にも接続され
ている。

バッファ制御回路２４−１．２４−２は、フレーム同期
回路２３−１．２３−２および基準クロック生成回路１
１から供給される信号により、入力バッファ回路２２−
１．２２−２、出力バッファ回路２５−１．２５−２、
多重回路２６−・１．２６−２およびマルチフレーム生
成回路２７−１．２７−２を制御するようになっている
。

出力バッファ回路２５−１．２５−２は、その一端をス
イッチ回路１４に、他端を多重回路２６−１．２６−２
に接続されている。この多重回路２６−１．２６−２に
はバッファ制御回路２４−１．２４−２およびマルチフ
レーム生成回路２７−１．２７−２から制御信号が供給
され、これにより出力されるデータは送信部２８−１．
２８−２を経て多重化ライン１６．１５に送出されるよ
うになっている。

以上のような構成のマルチフレーム同期回路の動作を説
明する。

一例として、Ｎマルチフレームの多重化装置により、そ
れぞれＭマルチフレームの第１の多重化ライン１５から
第２の多重化ライン１６にデータを中継する場合につい
て説明する。

まず、第１の多重化ラインインターフェース１２の動作
を説明する。

Ｍマルチフレームデータが、第１の多重化ライン１５か
ら第１の多重化ラインインターフェース部１２に入力さ
れると、受信部２１−１を経て入力バッファ回路２２−
１に書き込まれる。この受信データ４２−１はフレーム
同期回路２３−１にも供給され、これより出力されるＭ
マルチフレーム同期信号４３−１はバッファ制御回路２
４−１に入力される。

一方、基準クロック生成回路１１は、第１の多重化ライ
ンのＭマルチフレーム（第２図ｂ）とスイッチ回路１４
ＯＮマルチフレーム（同図Ｃ）の最小公倍の位置にパル
スをもつ基準クロック信号５２（同図ａ〉を出力し、バ
ッファ制御回路２４−１に供給する。。

このバッファ制御回路２４−１は、基準クロック信号５
２とフレーム同期信号４３−１に基づきバッファ制御信
号４４−１を出力し、大力バッファ回路２２−１に供給
する。これにより、受信データ４２−１を入力バッファ
回路２２−１に読み書きするタイミングの制御が行われ
る。すなわち、受信データ４２−１のうちＭマルチフレ
ームを構成するフレームビットは書き込まれず、これ以
外のデータ部分のみが書き込まれる。

この入力バッファ回路２２−１からは、受信データの先
頭フレームの先頭に位置していたデータと基準クロック
信号５２とが一致するようなタイミングでデータ５３が
読み出され、スイッチ回路１４に送出される。すなわち
、基準クロック信号５２　（第２図ａ）のパルスとパル
スの間には、スイッチ回路のＮマルチフレームの整数倍
に相当するデータ列が存在することになる（同図Ｃ）。

従って、スイッチ回路１４では、このデータの位置関係
をずらすことなくスイッチングを行うことができ、第２
の多重化ラインインターフェース部１３に送出する。

第２の多重化ラインインターフェース部では、次のよう
な動作が行われる。

バッファ制御回路２４−２は、基準クロック信号５２に
基づいたバッファ制御信号４５−２を出力し、出カバソ
ファ回路２５−２に供給する。このタイミングで、スイ
ッチ回路１４からのデータが出力バッファ回路２５−２
に書き込まれる。このデータはさらに基準クロック信号
５２のタイミングで読み出され、多重回路２６−２に送
出される。

多重回路２６−２に入力されたデータは、バッファ制御
回路２４−２からの制御信号４６−２、およびこれに基
づいてマルチフレーム生成口ｖ！Ｉ２７−２から供給さ
れる制御信号４７−２により、基準クロック信号５２に
同期したＭマルチフレームが付加される。そして、この
データは送信部２８−２を介して第２の多重ライン１６
に出力される。

また、第２の多重化ライン１６から入力されたデータも
同様に中継され、第１の多重化ライン１５に出力される
。

以上のようにして、Ｎマルチフレームのスイッチ回路１
４により、Ｍマルチフレームの多重化ライン間でのデー
タの中継をマルチフレームとデータの位置関係を維持し
ながら行うことができ゛る。

〔発明の効果〕

このように、本発明のマルチフレーム同期回路によれば
、多重化装置内のマルチフレームと多重化ラインのマル
チフレームの同期をとることとしたので、例えば多重化
ライン間を中継する場合、その前後でマルチフレームと
データの相互の位置関係を保存することができる。また
、本発明では速度変換を行わないため、中継によりデー
タの歪みを生ずることがないという長所がある。

従って、多重化ライン間において信頼性が高くトランス
ペアレントなデータ伝送が実現できるという効果がある
。

【図面の簡単な説明】

図面は本発明の一実施例を説明するためのもので、この
うち第１図はマルチフレーム同期回路を表わす回路図、
第２図は基準クロック信号およびマルチフレームの構成
を表わしたものである。 １１・・・・・・基準クロック生成回路、１２・・・・
・・第１の多重化ラインインターフェース部、 １３・・・・・・第２の多重化ラインインターフェース
部、 １４・・・・・・スイッチ回路、 ２１−１．２１−２・・・・・・受信部、２２−１．２
２−２・・・・・・入力バッファ回路、２３−１．２３
−２・・・・・・フレーム同期回路、路、 ２８−１、 一 − − 一 − − − 一 ２・・・・・・バッファ制御回路、 ２・・・・・・出力バッファ回路、 ２・・・・・・多重回路、 ２・・・・・・マルチフレーム生成口 ８ ２・・・・・・送信部。 出　願　人　　日本電気株式会社 代　理　人　　弁理士　山内梅雄 篤１　図 １

Claims (1)

1. 【特許請求の範囲】 所定のマルチフレームで構成される第１の多重化ライン
   からマルチフレームデータを取り込む受信手段と、 このマルチフレームとは異なる構成のマルチフレームで
   のみ動作する装置のそのマルチフレームと、前記第１の
   多重化ラインのマルチフレームとの最小公倍の位置を示
   す基準クロック信号を生成する基準クロック信号生成手
   段と、 この基準クロック信号を基に、前記装置が動作可能とな
   るタイミングで、受信データのデータビット部分のみを
   この装置に送出する同期化手段と、 前記装置を経て戻されたデータに、出力先の多重化ライ
   ンと同じマルチフレームを付加するフレーム付加手段と
   、 この付加手段により作成されたマルチフレームデータを
   、前記出力先の多重化ラインに出力する送信手段 とを具備することを特徴とするマルチフレーム同期回路
   。