JPS63209337A - 中継装置 - Google Patents
中継装置Info
- Publication number
- JPS63209337A JPS63209337A JP62044950A JP4495087A JPS63209337A JP S63209337 A JPS63209337 A JP S63209337A JP 62044950 A JP62044950 A JP 62044950A JP 4495087 A JP4495087 A JP 4495087A JP S63209337 A JPS63209337 A JP S63209337A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- pcm
- synchronization
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 23
- 238000003780 insertion Methods 0.000 claims description 19
- 230000037431 insertion Effects 0.000 claims description 19
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 238000012795 verification Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数個の低位ＰＣＭ信号を同期多重して生成
したＰＣＭ多重信号を伝送路信号とするＰＣＭ通信方式
の中継装置に関する。
したＰＣＭ多重信号を伝送路信号とするＰＣＭ通信方式
の中継装置に関する。
本発明は、ＰＣＭ多重信号が非同期状態で受信されたと
きに、同期状態に再生した信号を生成する中継手段にお
いて、 多重信号を構成する低位信号の上位および下位の両信号
とも同期状態に再生することにより、端局装置で、低位
信号の上位および下位の両信号の同期状態の監視を行う
ことができるようにしたものである。
きに、同期状態に再生した信号を生成する中継手段にお
いて、 多重信号を構成する低位信号の上位および下位の両信号
とも同期状態に再生することにより、端局装置で、低位
信号の上位および下位の両信号の同期状態の監視を行う
ことができるようにしたものである。
従来のこの種の受信信号が非同期状態時にＡＩＳ信号を
挿入する手段をもつＰＣＭ中継装置では、第２図に示す
ように、同期多重された高位ＰＣＭ信号を２系統の低位
ＰＣＭ信号に分離し、一方の下位ＰＣＭ信号ａはそのま
まの状態で送信信号Ｃとして出力し、他方の上位ＰＣＭ
信号ｊは同期回路６でフレーム同期をとり、同期状態で
はセレクタ回路７で上位ＰＣＭ信号ｊを選択し、また、
非同期状態では内部発振器クロックｅに同期したＡｒｓ
信号信号上レクタ回路７で選択して送信信号Ｉとして出
力していた。
挿入する手段をもつＰＣＭ中継装置では、第２図に示す
ように、同期多重された高位ＰＣＭ信号を２系統の低位
ＰＣＭ信号に分離し、一方の下位ＰＣＭ信号ａはそのま
まの状態で送信信号Ｃとして出力し、他方の上位ＰＣＭ
信号ｊは同期回路６でフレーム同期をとり、同期状態で
はセレクタ回路７で上位ＰＣＭ信号ｊを選択し、また、
非同期状態では内部発振器クロックｅに同期したＡｒｓ
信号信号上レクタ回路７で選択して送信信号Ｉとして出
力していた。
このような従来のＡＩＳ信号挿入手段をもっＰＣＭ中継
装置は高位ＰＣＭ信号を２系統の低位ＰＣＭ信号に分離
し、一方の低位ＰＣＭ信号にはＡＩｓ挿入手段を有し、
他方の低位ＰＣＭ信号はそのままの状態で出力するよう
になっているので、多段のＰＣＭ中継装置を介してＰＣ
Ｍ端局装置へＰＣＭ信号を伝送する場合に、非同期状態
の監視を各中継装置で行うのは１系統のみであり、また
、ＰＣＭ端局装置では高位ＰＣＭ信号を２系統の低位Ｐ
ＣＭ信号に分離し、同期状態の監視手段を有するが、非
同期状態での２系統の低位ＰＣＭ信号の識別手段は１系
統のみしか動作しない欠点がある。
装置は高位ＰＣＭ信号を２系統の低位ＰＣＭ信号に分離
し、一方の低位ＰＣＭ信号にはＡＩｓ挿入手段を有し、
他方の低位ＰＣＭ信号はそのままの状態で出力するよう
になっているので、多段のＰＣＭ中継装置を介してＰＣ
Ｍ端局装置へＰＣＭ信号を伝送する場合に、非同期状態
の監視を各中継装置で行うのは１系統のみであり、また
、ＰＣＭ端局装置では高位ＰＣＭ信号を２系統の低位Ｐ
ＣＭ信号に分離し、同期状態の監視手段を有するが、非
同期状態での２系統の低位ＰＣＭ信号の識別手段は１系
統のみしか動作しない欠点がある。
本発明はこのような欠点を除去するもので、低位信号の
上位および下位の両信号の同期状態の監視が行える中継
装置を提供することを目的とする。
上位および下位の両信号の同期状態の監視が行える中継
装置を提供することを目的とする。
ｒ問題点を解決するための手段〕
本発明は、複数個の低位ＰＣＭ信号を多重して生成した
ＰＣＭ多重信号が到来し、この低位ｐｃＭ信号の内の上
位信号と下位信号とをそれぞれ入力する端子と、このＰ
ＣＭ多重信号の基準クロックに相当の内部クロックを発
生する内部発振器とを備えた中継装置において、下位信
号のクロックと基準クロックとの同期を検定する第一同
期手段と、上位信号のクロックと基準クロックとの同期
を検定する第二同期手段と、上記第二同期手段の検定結
果に基づき内部クロックまたは上位信号から再生したク
ロックのいずれか一方を選択するクロック選択手段と、
このクロック選択手段で選択されたクロックに同期し、
上位信号に相当する第一挿入信号を発生する第一挿入信
号発生手段と、上記クロック選択手段で選択されたクロ
ックに同期し、下位信号に相当する第二挿入信号を発生
する第二挿入信号発生手段と、上記第一同期手段の検定
結果に基づき下位信号または第二挿入信号のいずれか一
方を選択する第一選択手段と、上記第二同期手段の検定
結果に基づき上位信号または第一挿入信号のいずれか一
方を選択する第二選択手段とを備えたことを特徴とする
。
ＰＣＭ多重信号が到来し、この低位ｐｃＭ信号の内の上
位信号と下位信号とをそれぞれ入力する端子と、このＰ
ＣＭ多重信号の基準クロックに相当の内部クロックを発
生する内部発振器とを備えた中継装置において、下位信
号のクロックと基準クロックとの同期を検定する第一同
期手段と、上位信号のクロックと基準クロックとの同期
を検定する第二同期手段と、上記第二同期手段の検定結
果に基づき内部クロックまたは上位信号から再生したク
ロックのいずれか一方を選択するクロック選択手段と、
このクロック選択手段で選択されたクロックに同期し、
上位信号に相当する第一挿入信号を発生する第一挿入信
号発生手段と、上記クロック選択手段で選択されたクロ
ックに同期し、下位信号に相当する第二挿入信号を発生
する第二挿入信号発生手段と、上記第一同期手段の検定
結果に基づき下位信号または第二挿入信号のいずれか一
方を選択する第一選択手段と、上記第二同期手段の検定
結果に基づき上位信号または第一挿入信号のいずれか一
方を選択する第二選択手段とを備えたことを特徴とする
。
上位信号が同期状態であるときに、この上位信号はその
まま送出される。上位信号が非同期状態のときに、内部
発振器の発生するクロックに同期し、上位信号に相応の
挿入信号が送出される。
まま送出される。上位信号が非同期状態のときに、内部
発振器の発生するクロックに同期し、上位信号に相応の
挿入信号が送出される。
下位信号が同期状態であるときに、この下位信号はその
まま送出される。下位信号が非同期状態のときに、上位
信号が同期状態であれば、上位クロックのクロックに同
期し、下位信号に相応の挿入信号が送出され、また、上
位信号が非同期状態であれば、内部発振器の発生するク
ロックに同期し、下位信号に相応の挿入信号が送出され
る。
まま送出される。下位信号が非同期状態のときに、上位
信号が同期状態であれば、上位クロックのクロックに同
期し、下位信号に相応の挿入信号が送出され、また、上
位信号が非同期状態であれば、内部発振器の発生するク
ロックに同期し、下位信号に相応の挿入信号が送出され
る。
以下、本発明の一実施例を図面に基づき説明する。第１
図は、この実施例の構成を示すブロック構成図である。
図は、この実施例の構成を示すブロック構成図である。
この実施例装置は、受信クロック信号ｄまたは内部発振
器クロックｅの一方を選択するクロックセレクタ回路３
と、上位ＰＣＭ信号に代るＡＩＳ信号信号化成するＡＩ
Ｓ信号発生回路４と、下位ＡＩＳ信号ｉを出力するＡＩ
Ｓ信号セレクタ回路５と、下位ＰＣＭ信号ａが入力する
同期回路１と、下位ＰＣＭ信号ａにかかわる送信信号Ｃ
を出力するセレクタ回路２と、上位ＰＣＭ信号ｊが人力
する同期回路６と、上位ＰＣＭ信号ｊにかかわる送信信
号ｌを出力するセレクタ回路７とを備える。
器クロックｅの一方を選択するクロックセレクタ回路３
と、上位ＰＣＭ信号に代るＡＩＳ信号信号化成するＡＩ
Ｓ信号発生回路４と、下位ＡＩＳ信号ｉを出力するＡＩ
Ｓ信号セレクタ回路５と、下位ＰＣＭ信号ａが入力する
同期回路１と、下位ＰＣＭ信号ａにかかわる送信信号Ｃ
を出力するセレクタ回路２と、上位ＰＣＭ信号ｊが人力
する同期回路６と、上位ＰＣＭ信号ｊにかかわる送信信
号ｌを出力するセレクタ回路７とを備える。
次に、この実施例装置の動作を第１図に基づき説明する
。
。
高位ＰＣＭ信号を入力し、低位ＰＣＭ信号に分離し、低
位ＰＣＭ信号の内の一方の上位ＰＣＭ信号ｊを同期回路
６に入力してフレーム同期をとると同時に、オーバヘッ
ドビットデータの一部が分離データとして外部に取り出
される。非同期状態では、クロックセレクタ回路３へ切
換信号ｋが送られ、上位ＰＣＭ信号と同期して入力して
いる受信クロック信号ｄから内部発振器クロックｅにク
ロックを切り換える。ＡＴＳ信号発生回路４ではクロッ
クセレクタ回路３からのＡＸＳ信号用クロックｆに同期
した固定された主信号、固定された一部オーバヘッドビ
ソトおよびオーバヘッドビットの一部である低位サービ
スデータを上位ＰＣＭ信号用のＡＩＳ信号ｇとして発生
する。ＡＩＳ信号セレクタ回路５では、ＡＴＳ信号発生
回路４から入力された上位ＰＣＭ信号用のＡＩＳ信号ｇ
を下位ＰＣＭ信号用のＡＩＳ信号ｉへ変換するために固
定挿入信号りを入力し、上位ＰＣＭ信号用のＡＩＳ信号
信号同定された一部オーバヘッドビット内の上位下位Ｐ
ＣＭ信号識別信号を下位ＰＣＭ信号識別信号に変換し、
オーバヘッドビットの一部である低位サービスデータを
固定信号に変換し、下位ＰＣＭ信号用のＡＩＳ信号ｉと
して出力する。
位ＰＣＭ信号の内の一方の上位ＰＣＭ信号ｊを同期回路
６に入力してフレーム同期をとると同時に、オーバヘッ
ドビットデータの一部が分離データとして外部に取り出
される。非同期状態では、クロックセレクタ回路３へ切
換信号ｋが送られ、上位ＰＣＭ信号と同期して入力して
いる受信クロック信号ｄから内部発振器クロックｅにク
ロックを切り換える。ＡＴＳ信号発生回路４ではクロッ
クセレクタ回路３からのＡＸＳ信号用クロックｆに同期
した固定された主信号、固定された一部オーバヘッドビ
ソトおよびオーバヘッドビットの一部である低位サービ
スデータを上位ＰＣＭ信号用のＡＩＳ信号ｇとして発生
する。ＡＩＳ信号セレクタ回路５では、ＡＴＳ信号発生
回路４から入力された上位ＰＣＭ信号用のＡＩＳ信号ｇ
を下位ＰＣＭ信号用のＡＩＳ信号ｉへ変換するために固
定挿入信号りを入力し、上位ＰＣＭ信号用のＡＩＳ信号
信号同定された一部オーバヘッドビット内の上位下位Ｐ
ＣＭ信号識別信号を下位ＰＣＭ信号識別信号に変換し、
オーバヘッドビットの一部である低位サービスデータを
固定信号に変換し、下位ＰＣＭ信号用のＡＩＳ信号ｉと
して出力する。
セレクタ回路７では、上位ＰＣＭ信号ｊとＡＩＳ信号発
生回路４からの上位ＰＣＭ信号用のＡＴＳ信号ｇを入力
し、同期回路６からの切換信号ｋに基づき上位ＰＣＭ信
号が同期状態では上位ＰＣＭ信号ｊを選択し、非同期状
態ではＡＩＳ信号ｇを選択し、上位ＰＣＭ信号１として
出力する。
生回路４からの上位ＰＣＭ信号用のＡＴＳ信号ｇを入力
し、同期回路６からの切換信号ｋに基づき上位ＰＣＭ信
号が同期状態では上位ＰＣＭ信号ｊを選択し、非同期状
態ではＡＩＳ信号ｇを選択し、上位ＰＣＭ信号１として
出力する。
セレクタ回路２では、低位ＰＣＭ信号の内の下位ＰＣＭ
信号ａとＡＩＳ信号セレクタ回路５からの下位ＰＣＭ信
号用のＡＴＳ信号ｉとを入力し、同期回路１からの切換
信号すに基づき、下位ＰＣＭ信号ａが同期状態では上位
ＰＣＭ信号の同期非同期のいずれにも関係なく下位ＰＣ
Ｍ信号ａを選択し、下位ＰＣＭ信号ａが非同期状態でか
つ上位ＰＣＭ信号ｊが同期状態では上位ＰＣＭ信号ｊと
同期して入力した受信クロック信号ｄからのクロックが
クロックセレクタ回路３で選択され、このクロックに同
期した下位ＰＣＭ信号用のＡＩＳ信号ｉを選択し、下位
ＰＣＭ信号ａおよび上位ＰＣＭ信号ｊが共に非同期状態
では、クロックセレクタ回路３で内部発振器クロックが
選択され、このクロックに同期した下位ＰＣＭ信号用の
ＡＴＳ信号ｉが選択されて下位ＰＣＭ信号Ｃとして出力
される。
信号ａとＡＩＳ信号セレクタ回路５からの下位ＰＣＭ信
号用のＡＴＳ信号ｉとを入力し、同期回路１からの切換
信号すに基づき、下位ＰＣＭ信号ａが同期状態では上位
ＰＣＭ信号の同期非同期のいずれにも関係なく下位ＰＣ
Ｍ信号ａを選択し、下位ＰＣＭ信号ａが非同期状態でか
つ上位ＰＣＭ信号ｊが同期状態では上位ＰＣＭ信号ｊと
同期して入力した受信クロック信号ｄからのクロックが
クロックセレクタ回路３で選択され、このクロックに同
期した下位ＰＣＭ信号用のＡＩＳ信号ｉを選択し、下位
ＰＣＭ信号ａおよび上位ＰＣＭ信号ｊが共に非同期状態
では、クロックセレクタ回路３で内部発振器クロックが
選択され、このクロックに同期した下位ＰＣＭ信号用の
ＡＴＳ信号ｉが選択されて下位ＰＣＭ信号Ｃとして出力
される。
本発明は、以上説明したように、中継装置で、２系統の
低位ＰＣＭ信号の各々に別々のタイミングでＡＩＳ信号
を挿入することが可能になり、各中継装置の各２系統の
低位ＰＣＭ信号について動作状態を監視できる効果があ
る。また、端局装置で中継装置が非同期状態でも、２系
統の低位ＰＣＭ信号のうちの上位ＰＣＭ信号または下位
ＰＣＭ信号のいずれであるかを識別することができる効
果がある。
低位ＰＣＭ信号の各々に別々のタイミングでＡＩＳ信号
を挿入することが可能になり、各中継装置の各２系統の
低位ＰＣＭ信号について動作状態を監視できる効果があ
る。また、端局装置で中継装置が非同期状態でも、２系
統の低位ＰＣＭ信号のうちの上位ＰＣＭ信号または下位
ＰＣＭ信号のいずれであるかを識別することができる効
果がある。
第１図は本発明実施例の構成を示すプロ・ツク構成図。
第２図は従来例の構成を示すプロ・ツク構成図。
１．６・・・同期回路、２．７・・・セレクタ回路、３
・・・クロックセレクタ回路、４・・・ＡＩＳ信号発生
回路、５・・・ＡＴＳ信号セレクタ回路、ａ・・・下位
ｐｃＭ信号、ｂ、ｋ・・・切換信号、Ｃ１１・・・送信
信号、ｄ・・・受信クロック信号、ｅ・・・内部発振器
クロ・ツク、ｆ・・・ＡＩＳ信号用クロック、ｇ、ｉ・
・・ＡＩＳ信号、ｈ・・・固定挿入信号、ｊ・・・」１
位ＰＣＭ信号。 特許出願人 日本電気株式会社４１、 代理人 弁理士 井 出 直 孝 】 ０ 従来例の構成 箪 ２ 図 実施例の構成 第１図
・・・クロックセレクタ回路、４・・・ＡＩＳ信号発生
回路、５・・・ＡＴＳ信号セレクタ回路、ａ・・・下位
ｐｃＭ信号、ｂ、ｋ・・・切換信号、Ｃ１１・・・送信
信号、ｄ・・・受信クロック信号、ｅ・・・内部発振器
クロ・ツク、ｆ・・・ＡＩＳ信号用クロック、ｇ、ｉ・
・・ＡＩＳ信号、ｈ・・・固定挿入信号、ｊ・・・」１
位ＰＣＭ信号。 特許出願人 日本電気株式会社４１、 代理人 弁理士 井 出 直 孝 】 ０ 従来例の構成 箪 ２ 図 実施例の構成 第１図
Claims (1)
- （１）複数個の低位ＰＣＭ信号を多重して生成したＰＣ
Ｍ多重信号が到来し、この低位ＰＣＭ信号の内の上位信
号と下位信号とをそれぞれ入力する端子と、このＰＣＭ
多重信号の基準クロックに相当の内部クロックを発生す
る内部発振器とを備えた中継装置において、 下位信号のクロックと基準クロックとの同期を検定する
第一同期手段と、 上位信号のクロックと基準クロックとの同期を検定する
第二同期手段と、 上記第二同期手段の検定結果に基づき内部クロックまた
は上位信号から再生したクロックのいずれか一方を選択
するクロック選択手段と、 このクロック選択手段で選択されたクロックに同期し、
上位信号に相当する第一挿入信号を発生する第一挿入信
号発生手段と、 上記クロック選択手段で選択されたクロックに同期し、
下位信号に相当する第二挿入信号を発生する第二挿入信
号発生手段と、 上記第一同期手段の検定結果に基づき下位信号または第
二挿入信号のいずれか一方を選択する第一選択手段と、 上記第二同期手段の検定結果に基づき上位信号または第
一挿入信号のいずれか一方を選択する第二選択手段と を備えたことを特徴とする中継装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044950A JP2504028B2 (ja) | 1987-02-26 | 1987-02-26 | 中継装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044950A JP2504028B2 (ja) | 1987-02-26 | 1987-02-26 | 中継装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63209337A true JPS63209337A (ja) | 1988-08-30 |
| JP2504028B2 JP2504028B2 (ja) | 1996-06-05 |
Family
ID=12705765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62044950A Expired - Lifetime JP2504028B2 (ja) | 1987-02-26 | 1987-02-26 | 中継装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504028B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE414159T1 (de) | 1996-08-23 | 2008-11-15 | Kirin Brewery | Hefevektoren und verfahren für ihre benutzung für die produktion von proteinen. |
-
1987
- 1987-02-26 JP JP62044950A patent/JP2504028B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2504028B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4747094A (en) | Signal coupling system for optical repeater system | |
| JPS63209337A (ja) | 中継装置 | |
| JPH10262074A (ja) | 送受信システム | |
| JPS63253740A (ja) | 多重変換装置の監視システム | |
| JPS61239736A (ja) | ビツトスチ−ル方式 | |
| KR100322273B1 (ko) | 교환망의마스터-슬레이브노드간의망동기장치및방법 | |
| JP2864703B2 (ja) | 光伝送路の二重化方式 | |
| JP2590923B2 (ja) | 多重化ｐｃｍ信号中継装置 | |
| JP3102163B2 (ja) | Ｓｄｈ信号伝送システムにおけるｆ１バイト転送方式 | |
| JP2669844B2 (ja) | 多重アクセス制御方式 | |
| JP2504399B2 (ja) | 光中間中継装置 | |
| JPH0520011B2 (ja) | ||
| JPH0521454B2 (ja) | ||
| JPH0253338A (ja) | 監視データ収集方式 | |
| JP2798782B2 (ja) | ディジタルデータ伝送方式 | |
| KR900004474B1 (ko) | 전전자 교환기의 cept 디지탈 트렁크 접속장치 | |
| JPH11252144A (ja) | 二重リングネットワークシステム、中継装置およびフレーム伝送方法 | |
| JPH0194731A (ja) | 時分割多重化装置 | |
| JPH01264426A (ja) | 伝送路切替方式 | |
| Horrell | Digital communication systems technical control | |
| JP2001053736A (ja) | フレーム同期回路 | |
| JP2003264568A (ja) | データ伝送システム | |
| JPH05252162A (ja) | 監視システム | |
| JPH05145507A (ja) | 同期多重交換回路 | |
| JPH05167455A (ja) | Ｃｍｉ／ａｍｉ変換装置、ａｍｉ／ｃｍｉ変換装置、およびｃｍｉ／ａｍｉ／ｃｍｉインターフェース |