JPS63253740A

JPS63253740A - 多重変換装置の監視システム

Info

Publication number: JPS63253740A
Application number: JP62087132A
Authority: JP
Inventors: Shigeo Shinada; 品田　重男; Hiroyuki Fujita; 浩之藤田; Yoichi Nagata; 洋一永田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-04-10
Filing date: 1987-04-10
Publication date: 1988-10-20
Also published as: US4987568A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は多重変換装置の監視システムに係り、特に自己
診断を行なうのに好適な監視システムに関する。

〔従来の技術〕

従来の多重変換装置の監視方式では、例えば特公昭５６
−４９５０８号公報や昭和５４年度電子通信学会総合全
国大会２０３６　ｒ多重変換装置ＩＮ−０１１ＴＣＨＥ
ＣＫ　Ｊに記載されている様に、多重変装置の入出力信
号をバイポーラ信号形式のまま分岐して監視回路に入力
し、監視回路内の切替回路で入力信号中から比較照合を
行なう信号と選択し、この選択した信号をユニポーラ信
号形式に変換している。

〔発明が解決しようとする問題点〕

上記従来技術は、比較を行なうための信号を選択する為
の切替回路に対する実装上及び経済上の配慮がされてお
らず、監視回路の小型化。

経済化において問題がある。

実際、例えばリレーのような機械スイッチで前記切替回
路を構成すると、一般に切替は数十ｌｌ１ｓ〜数百ｍ５
ｅｃの周期で行なわれるので、切替回数が非常に多くな
り寿命上問題が生じる。従って、実現するには高価なリ
レーが必要となる。

又、ダイオードやトランジスタで電子スイッチを構成し
切替回路を作るとなると、高周波のバイポーラ信号の切
替を行なうためには、広い帯域に渡って平坦な周波数特
性と少ない漏話量を達成する事が要求され、スイッチの
回路構成、及び実装が難しくなり、部品も高価なものが
必要となる。更に、バイポーラ信号形式のまま入出力信
号を分岐し比較部へ入力するので、低次群及び高次群の
入力インターフェスが比較部にも必要になってしまうと
いう問題がある。

本発明の目的は、これらバイポーラ形式の信号の切替回
路や低次群、高次群の入力インターフェスを監視回路や
比較部に設けなくて済む多重変換装置の監視システムを
提供することにある。

ｃ問題点を解決するための手段〕上記目的は、多重化部、多重分離部の監視はそれらの入
出力信号をそのまま比較する構成とし、低次群出力イン
ターフェス部および高次群出力インターフェス部には夫
々信号断検出器を設け、低次群入力インターフェス部お
よび高次群入力インターフェス部には夫々信号断検出器
あるいは同期はずれ検出器と各次群の出力インターフェ
ス部の出力を当該次群の入力インターフェス部の入力側
に折り返す選択器を設けることで、達成される。

〔作　用〕

ユニポーラ符号形式に係る区間、すなわち多重化部と多
重分離部はこの区間だけで独立にその入出力信号を比較
することで監視する。また、バイポーラ符号形式に係る
区間、すなわち各次群の入力および出力インターフェス
部はこの区間だけで独立に監視する。バイポーラ符号形
式に係る区間では、各次群の出力インターフェス部の異
常は当該出力インターフェス部に備えられた信号断検出
器で監視し、その他の箇所の異常は、異常検出時に選択
器で該当する次群の出力信号を入力に折り返し、再び同
一の異常が検出されるか否かで監視する。

〔実施例〕

以下、本発明の一実施例を図面を参照して説明する。

第１図は、本発明の一実施例に係る監視システムを適用
した多重変換装置の構成図である。

第１図において、バイポーラ符号形式のｎ本の低次群入
力信号１−１　（以下、ｉは１≦ｉ≦ｎの正整数を表す
。）は夫々リレーで構成した選択器２−ｉを通して対応
する低次群入力インターフェス部３−ｉに入力され、各
低次群入力インターフェス部３−ｉでユニポーラ符号形
式に符号変換された低次群入力信号１６−１が多重化部
４及び比較部２０に入力されるようになっている。多重
化部４において多重化されたユニポーラ符号形式の高次
群出力１７は高次群出力インターフェス部５及び比較部
２０に入力され、高次群出力インターフェス５でバイポ
ーラ符号形式に変換された１本の高次群信号が外部に出
力されるようになっている。

１本のバイポーラ符号形式の高次群入力信号７は、リレ
ーで構成した選択器８を介して高次群入力インターフェ
ス部９に入力され、高次群入力インターフェス部９でユ
ニポーラ符号形式に符号変換された信号１９が多重分離
部１０及び比較部２０に入力されるようになっている。

多重分雌部１０でｎ本の低次群信号に分離された各ユニ
ポーラ符号形式の低次群信号１８−１は、夫々対応する
低次群出力インターフェス部１１−１に入力されると共
に比較部２０にも入力される。そして、各低次群出力イ
ンターフェス部１１−ｉでバイポーラ符号に変換され低
次群信号１２−ｉが外部に出力されるようになっている
。

高次群出力インターフェス部５内、並びに、低次群の入
力および出力インターフェス部３−１および１１−１に
は夫々例えばモノマルチバイブレータで構成した信号断
検出器が備えられ、各信号断検出器の検出信号２３．１
３−１　、１５−　ｉが監視制御部２５に入力される。

また、高次群出力インターフェス部５の出力信号は選択
器８に折り返され、選択器８は、監視制御部２５からの
制御信号２４により高次群出力インターフェス５の出力
信号あるいは高次群入力信号７を選択して高次群入力イ
ンターフェス９に出力するようになっている。更に、低
次群出力インターフェ゛ス部１１−１の各出力信号は対
応する選択器２−１に折り返され、各選択器２−ｉは、
監視制御部２５からの制御信号１４−１により夫々低次
群出力インターフェス部１１−１の出力信号あるいは低
次群入力信号１−ｉを選択して対応する低次群入力イン
ターフェス部３−ｉに出力するようになっている。多重
分離部１０から出力される信号２２および比較部２０か
ら出力される比較結果信号２１も監視制御部２５に入力
される。

斯かる構成の多重変換装置における監視方式を次に説明
する０選択器２−ｉ、８が夫々外部からの入力信号１−
ｉ、７を選択している場合、低次群入力信号１−ｉは、
選択器２−ｉを通って低次群入力インターフェス部３−
ｉで符号変換され（以下、一般にバイポーラ符号からユ
ニポーラ符号へ変換されるのでＢ／Ｕ変換と略言する。

）、多重化部４へ入力される。これらはチャネル毎にス
タッフ同期がとられ、一定の規則に従って時分割多重化
され、高次群信号に変化され、高次群出力インターフェ
ス部５で符号変換され（一般にユニポーラ符号からバイ
ポーラ符号へ変換されるのでＵ／Ｂ変換と以下呼ぶ）、
高次群出力信号６として出力される。

一方、高次群入力信号７は、選択器８を通って高次群入
力インターフェス部９へ入力し、ここでＢ／Ｕ変換され
る。多重分離部１０では、まずフレーム同期がとられ、
フレーム同期パルスをもとにｎ本の低次群信号に分離さ
れ、分離された低次群信号は、チャネル毎にデスタッフ
され、これによって生じたジッタは位相同期ループによ
り吸収され出力される。この信号は低次群出力インター
フェス部１１−１でＵ／Ｂ変換されて、低次群出力信号
１２−１となって出力される。

監視制御部２５へは、ユニポーラ形式の低次群入力信号
１６−１とユニポーラ形式の高次群出力信号１７の比較
、及びユニポーラ形式の低次群出力信号１８−１とユニ
ポーラ形式の高次群入力信号１９の比較が比較部２０で
行なわれた比較結果信号２１と、各低次群入力インター
フェス部３−ｉで検出された入力断検出信号１３−ｉ各
低次群出カインターフェス部１１−ｉで検出された出力
断信号１５−ｉ高次群出力インターフェス部５で検出さ
れた出力断信号２３．多重分離部１０で同期保護がとら
れた時に検出された同期はずれ信号２２が入力される。

これらの信号をもとに監視制御部では以下のように障害
の判定が行なわれる。

まず、低次群入力インターフェス部３−ｉからの人力断
検出信号１３−１が断検出を示す時、制御信号１４−１
を出力して対応するｉチャネルの出力信号１２−１を選
択器２−ｉを用いて折り返し、断検出をした低次群入力
インターフェス部３−１へ入力させる。そして、再び信
号断が検出されるか否かを監視し、検出された場合に、
該当する低次群入力インターラエス部３−ｉは故障と判
断する。このとき、折り返し信号は、高インピーダンス
の抵抗をはさんで分岐し、出力信号１２−１に影響を与
えないようにする。尚、選択回路２−ｉを構成するリレ
ーのオン−オフは、入力断が検出されたときのみ行なわ
れるので、寿命上の問題はない。

高次群入力インターフェス部９からの信月により、多重
分離部１０から同期はずれ検出信号２２が監視制御部２
５に出力されると、監視制御部２５は制御信号２４を選
択器８に送出し、高次群人力インターフェス部９・＼の
入力信号として高次群出力インターフェス部５の出力信
号を折り返す。

そして、再び同期はずれが検出されるか否かを監視し、
同期はずれが検出されたときは故障と判断する０面、本
実施例では、高次群入力インターフェス部９の故障の監
視を、同期はずれ検出信号の有無で行なう構成としたが
、前述と同様に信号断を検出することで信号の折り返し
を行ない、再び信号断が検出されるか否かで監視するこ
とも可能である。また、装置の簡易化。

経済化の観点から、インターフェス部の出力信号を入力
部に折り返す試験は、高次群側についてのみ行なっても
良い。

低次群出力インターフェス部１１−ｉおよび高次群出力
インターフェス部５に対しては、これらのブロックで出
力断が検出されるか否かを監視し、即ち、信号１５−１
．２３を監視し、これ等の信号が出力断を示す場合に対
応する出力インターフェス部は故障であると判断する。

多重化部４．多重分離部１０は、これらの入出力信号の
比較部２０での比較結果２１が不一致を示す場合に故障
と判断する。但し、一般に入力信号断の場合はＡＩＳ信
号（Ａｌａｒｍ　ＩｎｄｉｃａｔｉｏｎＳｉｇｎａｌ、
一般にａｌｌ″１勺を送出するので、低次群側入力断な
ら対応する高次群側出力のタイムスロットがＡＩＳ信号
か否か、高次群側が入力断あるいは同期はずれなら、低
次群側出力信号がＡＩＳ信号となっているか否か、及び
比較部２０でも同期はずれが検出されるか否かを調べ、
この結果が比較結果２１となり障害判定がなされる。

第２図は、低次群入力インターフェス部の詳細構成図で
ある。低次群入力インターフェス部３−ｉは、選択器２
−１の出力信号を入力するとＲ等化器２７と、ダイオー
ドやキャパシタ等で構成したピーク検出器２８と、Ｂ／
Ｕ変換器２９と、識別器３０と、タイミング抽出器３１
と、クロック断検出器３２から成る。

選択器２−ｉからの入力信号は、Ｒ等化器２７で等化さ
れ、Ｂ／Ｕ変換器２９でユニポーラ符号に変換される。

又、この時、ピーク検出器２８でピーク検出され、回路
２７ヘフイードバツクＩＩＪ？ｉｌがなされる。回路２
９の出力からタイミング抽出器３１でクロックの抽出が
行なわれ、このクロックは出力されると共に、回路３０
で識別が行なわれ、ユニポーラ形式の低次群信号となっ
て多重化部４へ出力される。回路３２では、クロック信
号の断検出が行なわれ、その結果がクロック断検出信号
１３−ｉとして監視制御部２５へ出力される。

なお、通導化を避けるために、選択器２−ｉをＲ等化器
２７とＢ／Ｕ変換器２９との間に入れ、信号を折り返す
構成とすることも可能である。

第３図は低次群出力インターフェス部の詳細構成図であ
る。低次群出力インターフェス部１１−１は、リタイミ
ング回路３７と、Ｕ／Ｂ変換器３８と、クロック断検出
器３９と、ハイモニタ回路４０からなる。

多重分離部１０からの低次群信号かりタイミング回路３
７に入力すると、該入力信号は送信クロックによりタイ
ミングが取り直され、次にＵ／Ｂ変換器３Ｂでバイポー
ラ符号形式の低次群信号に変換されて信号１２−１とし
て出力される。一方、断検出回路３９は入力してくるク
ロックのクロック断を検出したとき、断検出信号を監視
制御部２５に出力する。また、ハイモニタ回路４０はＵ
／Ｂ変換器３８の出力をハイモニタしてこれを折り返し
信号として選択器２−ｉに折り返す。

尚、低次群側のインターフェス部について説明したが、
高次群側のインターフェス部についても同様に構成され
る。但し、本実施例では、Ｗ次群入力インターフェス部
にはクロック断検出回路の代わりに同期はずれ検出回路
を設けである。この同期はずれ検出回路は、例えば、フ
リフブフロソプや論理ゲートで構成される。

また、前述した比較部２０であるが、本実施例では入出
力信号がユニポーラ符号形式であるために論理回路で構
成でき、入出力信号がバイポーラ符号形式の場合の回路
構成に較べて、より簡単で安価となり、しかも、ＬＳＩ
化が容易なので装置の小型、高信頼化につながる効果が
ある。

以上述べたように、本実施例によれば、多重変換装置を
監視する為の各回路は、安価な部品で容易に構成する事
ができ、しかも、多重変換装置全体を監視しているので
、確実な障害の検知が可能である。

〔発明の効果〕

本発明によれば、監視回路にバイポーラ信号の切替回路
、及び、低、高次群のＢ／Ｕ変換器を使用しないで、確
実な多重変換装置の障害検出ができるので、監視回路の
経済性を図る事ができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係る多重変換装置の構成図
、第２図は第１図に示す低次群入力インターフェス部の
詳細構成図、第３図は第１図に示す低次群出力インター
フェス部の詳細構成図である。２−ｉ、８・・・選択器、３−ｉ・・・低次群入力イン
ターフェス部、４・・・多重化部、５・・・高次群出力
インターフェス部、９・・・高次群成力インターフェス
部、ｌＯ・・・多重分離部、１１−ｉ・・・低次群出力
インターフェス部、２０・・・比較部、２５・・・監視
制御部、２７・・・Ｒ等化器、２９・・・Ｂ／Ｕ変換器
、３０・・・識別器、３１・・・タイミング抽出器、３
２・・・クロック断検出器、３７・・・リタイミング回
路、３８・・・Ｕ／Ｂ変換器、３９・・・クロック断検
出器、４０・・・ハイモニタ回路。

Claims

【特許請求の範囲】

１、低次群入力信号を符号変換する低次群入力インター
フェス部と、符号変換された複数本の低次群信号を多重
化する多重化部と、多重化された信号を符号変換する高
次群出力インターフェス部と、高次群入力信号を符号変
換する高次群入力インターフェス部と、符号変換された
高次群信号を複数本の低次群信号に分離する多重分離部
と、分離された低次群信号を符号変換する低次群出力イ
ンターフェス部と、監視制御部とを備える多重変換装置
において、前記多重化部および前記多重分離部の入出力
信号をそのまま比較する比較部を設け、前記低次群出力
インターフェス部および高次群出力インターフェス部に
夫々信号断検出器を設け、前記低次群入力インターフェ
ス部および前記高次群入力インターフェス部に夫々信号
断検出器あるいは同期はずれ検出器を設け、前記各次群
の出力インターフェス部の出力を当該次群の入力インタ
ーフェス部の入力側に折り返す選択器を設け、前記監視
制御部は前記比較部からの比較結果出力信号により前記
多重化部および多重分離部の監視を行ない、前記各イン
ターフェス部の監視は、前記信号断検出器、あるいは前
記選択器により信号を折り返したときの前記信号断検出
器または前記同期はずれ検出器からの信号により行なう
ようにしたことを特徴とする多重変換装置の監視システ
ム。