JP2001053736A - フレーム同期回路 - Google Patents

フレーム同期回路

Info

Publication number
JP2001053736A
JP2001053736A JP11229536A JP22953699A JP2001053736A JP 2001053736 A JP2001053736 A JP 2001053736A JP 11229536 A JP11229536 A JP 11229536A JP 22953699 A JP22953699 A JP 22953699A JP 2001053736 A JP2001053736 A JP 2001053736A
Authority
JP
Japan
Prior art keywords
frame
signal
frame synchronization
loop
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11229536A
Other languages
English (en)
Inventor
Kazunori Yamaguchi
和紀 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP11229536A priority Critical patent/JP2001053736A/ja
Publication of JP2001053736A publication Critical patent/JP2001053736A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 LOOP−DET1が折返し命令を検出した
ときから、折返しループが構成されて送信回線に送出す
る信号のフレーム同期が確立されるまでの時間を短縮す
る。 【解決手段】 折返し命令を検出するための折返し命令
検出部1が接続され受信回線からの信号の出力先を切替
えるフレームスイッチ2と、フレーム同期をとるための
フレーム同期判定部4が接続され送信回線に出力する信
号の入力先を切替えるフレームスイッチ3と、所望の値
から0/1交番を生成するための0/1交番発生部8が
接続されたフレーム変換部7とを備えて構成し、折返し
命令の実行時に、フレーム同期回路をリセットして同期
はずれ状態にすると共に、折返して送信する最初の送信
フレーム信号のフレーム同期信号のMビットを所定の値
から送出することにより、折返し命令の実行時における
フレーム同期確立までの時間を短縮したフレーム同期回
路が実現できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フレーム同期回路
に関し、特に、折返し命令の実行時におけるフレーム同
期確立までの時間を短縮する技術に関する。
【0002】
【従来の技術】従来、複数の情報源からのディジタル信
号を時分割多重することにより一つの伝送路で複数のデ
ータ等を伝送する技術がディジタル伝送の分野では広く
知られている。そして、所定のビットレート(b/s)
で伝送されるディジタル信号チャネルをいくつかまとめ
てより高速なビットレートの信号列となるよう多重化
し、更に、順次高速な伝送ビットレートとなるよう階層
的に多重化していく手順をディジタルハイアラーキと呼
ぶ。このハイアラーキは、束ねられるチャネル数が小さ
い順に、1次群(1.544Mb/s),2次群(6.
312Mb/s)・・・と言うように階梯構造がとられ
ており、近年にあっては、SDH(Synchronous Digita
l Hierarchy)として標準化されている。
【0003】このように階層構造が図られたディジタル
伝送装置は、例えば図3に示すように構成される。図3
はディジタル伝送装置の構成例を示す図である。この図
は、ISDN(Integrated services digital networ
k)サービスを提供するためのIインタフェース加入者
系の装置構成例であって、複数のディジタル端末装置1
01に接続された下位多重化装置102と上位多重化装
置103とが2本の伝送路により接続され、互いに送信
及び受信を行なう様子を示している。ここで、ディジタ
ル端末装置101は、IDSU(I interface digital
service unit)であり、下位多重化装置102は、前記
複数のIDSUからの基本インタフェースを収容して2
次群速度(6.3M)インタフェースへの多重変換を行
なう端局装置であり、上位多重化装置103は、前記2
次群速度(6.3M)インタフェースを収容して中継伝
送系の種々の伝送速度に変換する端局装置である。
【0004】次に、前記下位多重化装置102のフレー
ム同期回路について説明する。図4は、従来のフレーム
同期回路10の構成例を示す図であり、多重/分離回路
11と共に下位多重化装置102を構成する。この例に
示すフレーム同期回路10は、折返し命令検出部(LO
OP−DET)1が接続されたフレームスイッチ(F−
SW)2と、フレーム同期判定部(F−SYNC)4が
接続されたフレームスイッチ(F−SW)3と、前記F
−SW2からの出力信号を直接にF−SW3に繋げる
か、或いは、前記F−SW2からの出力信号をフレーム
変換部(F−CONV)6を介してF−SW3に繋げる
かを切り替える切替選択部(SEL)5と、上述したこ
れらの機能ブロックを統括的に制御する制御部(CON
T)9とを備えている。なお、前記CONT9と各機能
ブロックとの接続は図示を省略する。
【0005】この図に示すフレーム同期回路10は以下
のように機能する。即ち、多重化装置等の通信設備は一
般に保守試験機能を有している。この保守試験機能の一
つにループバックと呼ばれる折り返し試験があり、この
試験によって伝送路を切分けて故障や正常性を確認する
ものである。以下、このような保守試験中(ここでは折
返し試験を指す)の動作をテストモード、一方、通常運
用中の動作をノーマルモードと称する。前記F−SW2
はノーマルモード時には受信回線からの信号を多重/分
離回路11に送出するようCONT9により制御されて
いる。このときLOOP−DET1はF−SW2を通過
する信号に折返し命令(実行/解除)が含まれているか
否かを監視している。また、前記F−SW3はノーマル
モード時には多重/分離回路11からの信号を送信回線
に送出する。そしてF−SYNC4は多重/分離回路1
1からの信号に対しフレーム同期を行ない、CONT9
がF−SYNC4からの出力に基づいてF−SW3が送
出する信号のタイミングを制御している。
【0006】ここで、フレーム同期に用いられるフレー
ム同期パターンについて説明する。図5は、送信回線へ
の送信フレーム(S)と受信回線からの受信フレーム
(R)とにそれぞれ含まれるフレーム同期パターンの例
を示す図である。この図に示されるようにフレーム同期
パターンは8ビットからなり、例えば、送信のフレーム
同期パターンは“1000000M”、受信のフレーム
同期パターンは“100000M0”である。なお、M
で示されるビットには、フレーム毎に交互に“0”と
“1”の値をとるものである。つまり、この場合のフレ
ーム同期パターンは、送信と受信とでは7ビット目と8
ビット目が入れ替わった形態となっている。
【0007】このようにノーマルモードで動作中に、L
OOP−DET1が折返し命令(実行)を検出してCO
NT9に伝えると、CONT9はF−SW2とF−SW
3の切替制御を行ない、F−SW2は受信回線からの信
号をSEL5に送出するように切り替わり、F−SW3
はSEL5からの信号のみを受けるように切り替わり、
ノーマルモードからテストモードに移行する。そして、
通常、SEL5はOFFとなっており、OFFのときに
は接点aを、ONのときには接点bを選択するようにな
っている。つまり、テストモードにおいてはF−SW2
からの信号はSEL5の接点aを通じてF−SW3に届
くことになる。これにより、受信回線からの信号が多重
分離回路に到達することなく、F−SW2、SEL5お
よびF−SW3を介して送信回線に送出されることにな
る。
【0008】こうして折返しルートが構成されるとF−
SW3には直接受信信号が供給されることになるが、受
信信号は送信信号とはフレーム同期パターンが違うた
め、F−SYNC4にて同期がとれなくなり、所定の前
方保護段数を経た後に同期外れ状態になる。次に、F−
SYNC4が同期外れとなったという情報をCONT9
が受けると、CONT9の制御によりSEL5がONし
て接点b側に切り替り、接点bを通じてF−SW2から
の信号がF−CONV6に送出され、F−CONV6か
らの信号がF−SW3に送出されるようになる。前記F
−CONV6はフレーム同期パターンの7ビット目と8
ビット目を入れ替える処理を行なうものであり、これに
より、F−SW3に供給される信号のフレーム同期パタ
ーンは送信信号のものと同じとなるから、F−SYNC
4は所定の後方保護段数を経た後に同期確立状態にな
る。
【0009】なお、ここで保護段数のカウントの仕方に
ついて図6を参照しながら説明する。図6に示すよう
に、F−SYNC4はフレーム同期パターンの8ビット
目のMビットを監視するに際して、“1”の値に注視し
ており、“1”を確認するとカウントを1とし、次のフ
レームに“0”を確認するとカウントを2とするように
段数をカウントして行くようになっている。以上のよう
な一連の手順によりノーマルモードからテストモードに
移行して、折返し試験を行なうのである。
【0010】
【発明が解決しようとする課題】しかしながら、上述し
た従来のフレーム同期回路においては、以下に示すよう
な問題点があった。つまり、LOOP−DET1が折返
し命令を検出したときから、折返しループが構成されて
送信回線に送出する信号のフレーム同期が確立されるま
でに長時間を要するという問題点があった。つまり、F
−SW3が多重/分離回路11からの信号に対して確立
していたフレーム同期が外れるまでの前方保護時間、例
えば、前方保護6段であれば12.5ms〜15msの
時間と、F−SW3がF−CONV6からの信号に対し
てフレーム同期を確立するまでの後方保護時間、例え
ば、後方保護3段であれば6.25ms〜8.75ms
の時間とが必要であり、この場合には最大で23.75
msもの時間がかかっていた。
【0011】本発明はこのような問題点を解決するため
になされたものであり、LOOP−DET1が折返し命
令を検出したときから、折返しループが構成されて送信
回線に送出する信号のフレーム同期が確立されるまでの
時間を短縮することができるフレーム同期回路を提供す
ることを目的とする。
【0012】
【課題を解決するための手段】上記課題を解決するため
に本発明に係わるフレーム同期回路請求項1の発明は、
受信回線から受信フレーム信号を受信する一方、送信回
線に送信フレーム信号を送信する通信装置であって、受
信回線を介して折返し命令が到来すると、受信回線から
の信号を送信回線に折返すための折返しループを構成
し、送信回線用のフレーム同期回路をリセットして同期
はずれ状態にすると共に、受信回線より到来したフレー
ム同期信号の一部又は全てを送信回線用のフレーム同期
信号に置換する際に、後方保護段数を最小の回数で満足
するようなフレーム同期信号パターンとしたことによ
り、折返し命令の実行時におけるフレーム同期確立まで
の時間を短縮したことを特徴とする。
【0013】
【発明の実施の形態】以下、図示した実施の形態例に基
づいて本発明を詳細に説明する。図1は本発明に係わる
フレーム同期回路の実施の形態例を示す機能ブロック図
である。なお、従来技術として図4に示して説明したも
のと同様の機能ブロックについては、同一の符号を付し
てその説明を省略する。
【0014】この例に示すフレーム同期回路は、折返し
命令検出部(LOOP−DET)1が接続されたフレー
ムスイッチ(F−SW)2と、フレーム同期判定部(F
−SYNC)4が接続されたフレームスイッチ(F−S
W)3と、0/1交番発生部(0/1交番GEN)8が
接続されたフレーム変換部(F−CONV)7と、制御
部(CONT)9とを備えている。前記F−SW2は、
受信回線からの信号を入力し、これを多重/分離回路1
1、またはF−CONV7に出力するように接続され、
前記F−SW3は、多重/分離回路11、またはF−C
ONV7からの信号を入力し、これを送信回線に出力す
るように接続されている。なお、CONT9と各機能ブ
ロックとの接続は図示を省略する。
【0015】この図に示すフレーム同期回路は以下のよ
うに機能する。即ち、ノーマルモードにおいて、前記F
−SW2は受信回線からの信号を多重/分離回路11に
送出し、前記F−SW3は多重/分離回路11からの信
号を送信回線に送出して通常の送受信を行なう。そし
て、LOOP−DET1が受信回線からの信号に折返し
命令(実行)を検出すると、CONT9の制御により、
前記F−SW2は受信回線からの信号をF−CONV7
に送出し、前記F−SW3はF−CONV7からの信号
を送信回線に送出するよう折返しループを構成してテス
トモードに移行する。
【0016】次に、CONT9にLOOP−DET1か
ら折返し命令を検出したことが伝わると、CONT9は
F−SYNC4に対してリセット信号を送出し、これに
よりF−SYNC4は、ノーマルモードにおいて多重/
分離回路11からの信号に対して確立していたフレーム
同期を強制的に外す。つまり、フレーム同期を一旦リセ
ットするのである。
【0017】次に、前記F−CONV7は、受信フレー
ムのフレーム同期パターンの7ビット目と8ビット目を
入れ替える処理を行なって、送信フレームのフレーム同
期パターンに変換し、F−SW3に出力する。また、こ
のとき送信フレームのフレーム同期パターンのMビット
の符号と置換する値を前記0/1交番GEN8で生成す
る。なお、前記0/1交番GEN8は生成する最初の値
が“1”となるように設定されており、したがって、1
→0→1→0・・・というように0/1交番を発生す
る。
【0018】これによりF−SYNC4は、F−SW3
の入力が切り替ってF−CONV7から出力される最初
のフレームのフレーム同期パターンのMビット位置に
“1”を確認することができ、テストモードに移行した
直後からフレーム同期の後方保護段数を確実にカウント
することができる。
【0019】つまり、折返し命令の実行時に、F−SY
NC4を強制的にフレーム同期を外して前方保護時間を
削除すると共に、F−SYNC4が折返し信号に対して
新たにフレーム同期をとるにあたっては、従来にあって
は、F−CONV7から出力する最初のフレーム同期パ
ターンのMビットが“0”であるか“1”であるかが不
確定であったものを、F−CONV7から出力する最初
のフレーム同期パターンのMビットを確実に“1”にす
ることにより、最小の後方保護時間でフレーム同期を確
立することができる。
【0020】この結果、本明細書に記載した従来技術の
例と、本発明の例とを比較した場合の所要時間の違いを
図2に示す。図2は、折返し命令の実行を受けたときか
ら、折返し信号(送信フレーム)送信に係るフレーム同
期確立までのタイミングチャートを示す図である。ま
ず、従来のフレーム同期回路にあっては、で折返し命
令の実行を受けると前方保護によってのタイミングで
フレーム同期外れ(〜:12.5〜15ms)となり、次
のの期間において折返し信号に対してフレーム同期を
とる際の後方保護(3段)の後にのタイミングで同期
確立(〜:6.25〜8.75ms)となる。
【0021】一方、本発明のフレーム同期回路にあって
は、で折返し命令の実行を受けるとのタイミングで
直ちにフレーム同期外れとなり、次のの期間において
折返し信号に対してフレーム同期をとる際の後方保護
(3段)の後にのタイミングで同期確立(〜:6.
25ms)となる。
【0022】即ち、従来にあっては折返しループが構成
されて最初に送信されるフレームのフレーム同期パター
ンのMビットが“1”であるのか、又は“0”であるの
かが不確定であったのに対して、本発明においては最初
に送信されるフレームのフレーム同期パターンのMビッ
トの値をフレーム同期判定部が注視する所望の値、例え
ば、“1”とすることにより1フレーム分を待つことが
無くなった。したがって、本発明は折返し命令実行を受
けたときから、最小の後方保護時間のみでフレーム同期
を確立することができる。
【0023】以上説明した本発明の実施の形態例におい
ては、F−SYNC4がフレーム同期パターンのMビッ
トの“1”を注視し、これにより、0/1交番GEN8
が“1”→“0”の順で0/1交番を発生するという例
を示したが、本発明の実施にあってはこの例に限らず、
例えばF−SYNC4がフレーム同期パターンのMビッ
トの“0”を注視するものとし、これに伴い、0/1交
番GEN8として“0”→“1”の順で0/1交番を発
生するように構成しても良い。
【0024】以上のように、本発明に係わるフレーム同
期回路は、折返し命令実行時におけるフレーム同期確立
までの時間を1/3〜1/4程度に短縮することができ
る。
【0025】
【発明の効果】以上のように本発明に係わるフレーム同
期回路は、受信回線から受信フレーム信号を受信する一
方、送信回線に送信フレーム信号を送信する通信装置で
あって、受信回線を介して折返し命令が到来すると、受
信回線からの信号を送信回線に折返すための折返しルー
プを構成し、送信回線用のフレーム同期回路をリセット
して同期はずれ状態にすると共に、折返して送信するフ
レーム信号のフレーム同期信号の一部又は全てを、前記
フレーム同期回路がフレーム同期信号を検出するのに最
も適した符号に置換するよう構成したので、折返し命令
の実行時におけるフレーム同期確立までの時間を短縮し
たフレーム同期回路が実現できる。
【図面の簡単な説明】
【図1】本発明に係るフレーム同期回路の構成例を示す
の機能ブロック図である。
【図2】折返し命令の実行を受けたときから、折返し信
号(送信フレーム)送信に係るフレーム同期確立までの
タイミングチャートを示す図である。
【図3】ディジタル伝送装置の構成例を示す図である。
【図4】従来のフレーム同期回路の構成例を示す機能ブ
ロック図である。
【図5】フレーム同期パターンの例を示す図である。
【図6】フレーム同期における保護段数のカウント説明
のための図である。
【符号の説明】 1・・・折返し命令検出部(LOOP−DET) 2・・・フレームスイッチ(F−SW) 3・・・フレームスイッチ(F−SW) 4・・・フレーム同期判定部(F−SYNC) 5・・・切替選択部(SEL) 6・・・フレーム変換部(F−CONV) 7・・・フレーム変換部(F−CONV) 8・・・0/1交番発生部(0/1交番GEN) 9・・・制御部(CONT) 10・・・フレーム同期回路 11・・・多重/分離回路 101・・・ディジタル端末装置 102・・・下位多重化装置 103・・・上位多重化装置

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】受信回線から受信フレーム信号を受信する
    一方、送信回線に送信フレーム信号を送信する通信装置
    であって、 受信回線を介して折返し命令が到来すると、 受信回線からの信号を送信回線に折返すための折返しル
    ープを構成し、 送信回線用のフレーム同期回路をリセットして同期はず
    れ状態にすると共に、 受信回線より到来したフレーム同期信号の一部又は全て
    を送信回線用のフレーム同期信号に置換する際に、後方
    保護段数を最小の回数で満足するようなフレーム同期信
    号パターンとしたことにより、 折返し命令の実行時におけるフレーム同期確立までの時
    間を短縮したことを特徴とするフレーム同期回路。
JP11229536A 1999-08-16 1999-08-16 フレーム同期回路 Pending JP2001053736A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11229536A JP2001053736A (ja) 1999-08-16 1999-08-16 フレーム同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11229536A JP2001053736A (ja) 1999-08-16 1999-08-16 フレーム同期回路

Publications (1)

Publication Number Publication Date
JP2001053736A true JP2001053736A (ja) 2001-02-23

Family

ID=16893720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11229536A Pending JP2001053736A (ja) 1999-08-16 1999-08-16 フレーム同期回路

Country Status (1)

Country Link
JP (1) JP2001053736A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088821A (ja) * 2005-09-22 2007-04-05 Oki Electric Ind Co Ltd ディジタル信号伝送インタフェース回路とそのループ切り替え方法
JP2008035233A (ja) * 2006-07-28 2008-02-14 Oki Electric Ind Co Ltd 狭帯域通信システムのフレーム同期回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088821A (ja) * 2005-09-22 2007-04-05 Oki Electric Ind Co Ltd ディジタル信号伝送インタフェース回路とそのループ切り替え方法
JP4658759B2 (ja) * 2005-09-22 2011-03-23 沖電気工業株式会社 ディジタル信号伝送インタフェース回路とそのループ切り替え方法
JP2008035233A (ja) * 2006-07-28 2008-02-14 Oki Electric Ind Co Ltd 狭帯域通信システムのフレーム同期回路

Similar Documents

Publication Publication Date Title
US7042836B2 (en) Transmitting apparatus
EP0356012A2 (en) TDM Demultiplexer
EP0935357B1 (en) Terminal apparatus, device for detecting the mismatching of work/protection line bridging function in a synchronous communication network and the method
EP0868042B1 (en) Clock information transfer system for AAL type 1 transmission
US6256326B1 (en) Pseudo-synchronization prevention method in SDH transmission mode, pseudo-synchronization preventing SDH transmission system, and transmitter-receiver in pseudo-synchronization preventing SDH transmission system
US4730302A (en) Monitoring means for digital signal multiplex equipment
US7139479B2 (en) Method and apparatus for optical network administration
US6628674B1 (en) Apparatus depending on timing source for synchronization
US20030112463A1 (en) Path control method, a transmitter circuit, and a receiver circuit
US7050450B1 (en) Telecommunications system and method for producing a master clock in the same
JP2001053736A (ja) フレーム同期回路
JPH114206A (ja) 端局装置
JP2001230747A (ja) 電気通信システム
JP2001358736A (ja) リング型ネットワークシステム
US6081535A (en) STM-16 network-node interface in an ATM switch and the fault diagnosing method thereof
JP3104490B2 (ja) 二重化ループlanの従属同期制御方法
JP3763889B2 (ja) デジタル伝送装置
JP3267527B2 (ja) パッケージ故障情報転送方式
JP3592243B2 (ja) ランダムパタン送受信方法並びにこれを用いた光ディジタル伝送装置
JPH098762A (ja) 中継装置
JP3050160B2 (ja) 回線品質監視方式
KR100255807B1 (ko) 수요밀집형 광 가입자 전송장치의 광 송수신장치
JP2504028B2 (ja) 中継装置
JP4128705B2 (ja) 回線監視システム
KR0147760B1 (ko) 동기식 광 전송 시스템

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050719