JP3763889B2 - デジタル伝送装置 - Google Patents

デジタル伝送装置 Download PDF

Info

Publication number
JP3763889B2
JP3763889B2 JP19021696A JP19021696A JP3763889B2 JP 3763889 B2 JP3763889 B2 JP 3763889B2 JP 19021696 A JP19021696 A JP 19021696A JP 19021696 A JP19021696 A JP 19021696A JP 3763889 B2 JP3763889 B2 JP 3763889B2
Authority
JP
Japan
Prior art keywords
bit
interface
frame
signal
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19021696A
Other languages
English (en)
Other versions
JPH1041908A (ja
Inventor
将司 垰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19021696A priority Critical patent/JP3763889B2/ja
Priority to US08/819,729 priority patent/US5943342A/en
Publication of JPH1041908A publication Critical patent/JPH1041908A/ja
Application granted granted Critical
Publication of JP3763889B2 publication Critical patent/JP3763889B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【発明の属する技術分野】
本発明はデジタル伝送装置に関し、特に無線回線を介してデジタル通信を行うデジタル伝送装置に関するものである。
【0001】
デジタル伝送装置においては、音声、画像、データ等の情報をデジタル化し、多重化した高次群デジタル信号が伝送路に送出される。この場合の伝送方式としては、加入者線を介して高速デジタル回線で伝送する方式と、マイクロ波やミリ波を用いた無線回線により伝送する方式がある。
【0002】
図9(1)は前者の高速デジタル回線で伝送する方式におけるデジタル伝送装置を示したものである。
【0003】
図において、多重化装置40Aと光加入者線終端装置(DSU)41Aとでデジタル伝送装置を構成しており、多重化装置40Aは6Mbpsの多重化されたデジタル信号を送出し、光加入者線終端装置41Aは基準クロック(図示せず)の供給を受けて同期を確立し、高速デジタル専用回線である伝送路L6を介して接続された対向するデジタル伝送装置における光加入者線終端装置41Bと多重化装置40Bとの間で送受信を行う。
【0004】
このデジタル伝送装置は一般に用いられているものであるが、例えば伝送路L6に故障が発生すると送受信が不可能となってしまう。また、近くのビル間や工場内ではわざわざ外部の加入者線を使用したのでは、通信費等のコストが継続に必要となってしまう。
【0005】
そこで、同図(2)に示すように後者の無線伝送路L3を用いたデジタル伝送装置が開発されている。
【0006】
この場合には、多重化装置40A,40Bと加入者線終端装置42A,42Bと送受信装置(MRU)42A,42Bとでそれぞれデジタル伝送装置を構成しており、多重化装置40A,40Bがそれぞれ伝送路L1,L5を介して加入者線終端装置41A,41Bに接続されており、さらにそれぞれ伝送路L2,L4を介して送受信装置(MRU)42A,42Bに接続されている。そして、2つの送受信装置42A,42Bは無線回線L3を介して接続されている。
【0007】
これにより、多重化装置40A−40B間の接続を、送受信装置43A,43Bと加入者線終端装置41A,41Bとの2系列にしてその故障時のバックアップを可能とし、また加入者線を使用することなく大容量の自営ネットワークを構築可能にしている。
【0008】
このようなデジタル伝送装置において無線回線L3上で使用されるフレームは図10に示されるように、3バイトのフレーム同期ビット(チャネル)FSRと、4ビットの回線識別用ビットIDと、1ビットの自局端末(DTE)状態識別ビットUAIS(または回線状態識別ビットS)と、3ビットの空きビットと、ビットLPBA〜LPBCを含む1バイトのループバック試験用ビットと、98バイトの情報転送ビットTS1〜TS98(Hチャネル+Dチャネル+空きチャネル)と、5ビットの無線フレーム用CRC−5チェックビットek1〜ek5とで構成されており、速度は6.592Mb/sである。
【0009】
このような無線回線用フレームは情報転送ビットTS1〜TS98の他に同期ビットFSRとサービス情報ビットID,UAIS/S,LPBA〜LPBCとをオーバーヘッドとして別に持ち、多重化装置40A,40Bからのフレーム信号よりビットTS1〜TS98とek1〜ek5を抜き出し無線フレームに乗せ換えて伝送していた。
【0010】
このため、このようなデジタル伝送装置においては無線回線用のフレームを新たに生成してビット付加するというフォーマット変換を行わなければ無線回線特有のビットID,UAIS/S,LPBA〜LPBCを転送することができないため回路構成が複雑になったり速度変換回路が必要になるという問題がある。
【0011】
したがって、無線回線特有のビットを新たに付加することなくデジタル伝送が行える装置が必要になっている。
【0012】
【従来の技術】
上記の無線回線特有のビットを新たに付加する必要の無いデジタル伝送装置としては図11に示すように本発明者が特開平1−293031号公報において既に提案されている。
【0013】
ここでは、デジタル伝送装置としての無線端局をマスター側とスレーブ側とに分けてワイヤレスリンク区間を形成している。マスター側の無線端局は多重化装置50Aと、この多重化装置50Aに伝送路L1を介して接続されたインタフェース装置51Aと、このインタフェース装置51Aに伝送路L2を介して接続された送受信装置(MRU)52Aとで構成されており、スレーブ側の無線端局は同様にして、多重化装置50Bと、この多重化装置50Bに伝送路L5を介して接続されたインタフェース装置51Bと、このインタフェース装置51Aに伝送路L4を介して接続された送受信装置52Bとで構成されている。
【0014】
また、各多重化装置50A,50Bは、図9(1)に示したように光加入者線終端装置41と高速デジタル専用回線L6とを介してもワイヤレスリンク区間において並列に接続されている。
【0015】
さらに多重化装置50Aは、図11に示すようにデータ端末装置である、データ処理装置54と、PBX(構内交換機)55を介して接続された電話機またはファクシミリ受信機56と、テレビ会議装置57とに接続されており、図示していないが、多重化装置50Bも同様である。
【0016】
この構成例においては、図9(2)における加入者線終端装置42A,42Bの代わりにインタフェース装置51A,51Bが用いられており、このインタフェース装置51A,51Bは、デジタル伝送装置がワイヤレスリンク区間での通信を行う際、送受信装置52A,52Bと多重化装置50A,50Bとのインタフェースを行う。
【0017】
すなわち、データ端末装置54〜57からの出力信号は例えばマスタ側の多重化装置50Aにより多重化され、図12に示すような国内基準であるYインタフェース仕様と称されるフレームフォーマット(図示せず)に変換される。
【0018】
このフレームフォーマットは同図(1)に示すように98バイトの情報転送ビットTSと5ビットのスーパーフレームのサービス情報ビットSFとで構成されるフレーム(図10に示した無線回線用フレームの内、情報転送用ビットTS1〜TS98とCRC−5チェックビットek1〜ek5のみを用いたフレーム)であり、サービス情報ビットSF中の所定位置に、図12(2)に示したビットCRV(フレーム同期ビット)及びビットS(回線状態識別ビット)を挿入した信号である。そして、4つのフレーム(4マルチフレーム)で1つのスーパーフレームを構成している。
【0019】
このフレームを受けたインタフェース装置51Aでは、これに基づいて無線フレームを生成する。
【0020】
この無線フレームにおいては、同図(3)に示すように、情報転送用ビットTS1〜TS98はそのままであるが、サービス情報ビットSFは伝送路の品質監視のため、1フレーム毎にパリティビットPがフレームの最後尾に挿入され、また、スーパーフレームの第2フレーム(又は第4フレーム)に4ビットの回線識別信号IDが挿入される。
【0021】
この他に、フレーム同期を取るために3ビットの信号F(FFF=111)が挿入され、パリティビットPのためにビットCRVの挿入位置が変更される。また、この時点までの故障発生を示すビットUNRが所定の位置に挿入される。
【0022】
上記のサービス情報ビットSFを4マルチフレーム化することによりYインタフェース仕様のフレームとして無線回線用の同期化を図っている。
【0023】
そして、送受信装置52A及び無線回線L3を介して対向するスレーブ側の送受信装置52Bに伝送され、インタフェース装置51Bで元のフレームフォーマットに戻し、多重化装置50Bを介してデータ端末装置(図示せず)に分離され伝送される。スレーブ側からマスタ側への反対方向の場合も同様である。
【0024】
そして、インタフェース装置では、転送されて来るフレーム中のサービス情報ビットSFを監視し、その符号誤り率の測定を行ってその符号誤り率が一定の値以上となったときにアラーム信号を発生する。また、テスト時において、テストパターンを発生しその結果に基づいてアラーム信号を送出するようにしている。
【0025】
【発明が解決しようとする課題】
上記のYインタフェース仕様による無線フレーム(図12(3)参照)を現在の国際的な要請であるIインタフェース仕様で実現しようとすると図13に示すようなフレーム構成となる。
【0026】
すなわち、この無線回線用フレームにおいては、スーパーフレームの1番目のフレームにおける4ビットが同期ビットFSに割り当てられており、UNI(User Network Interface)保守信号用ビットmが1ビット分割り当てられている。2番目のフレームにおいては5ビット全てが同期ビットFSに割り当てられている。
【0027】
3番目のフレームにおいては、インタフェース装置間の回線状態識別ビットSが1ビット、ループバック試験用ビットLPBA〜LPBCが3ビット、それに1ビットの保守用ビットmが割り当てられている。最後の4番目のフレームは元のCRC−5チェックビットek1〜ek5がそのまま割り当てられている。
【0028】
この無線回線用フレームにおいては、同期ビットFSはそのまま使用し、その他のサービス情報ビットS,LPBA〜LPBC,m,及びek1〜ek5が使用されているが、これらの内、3番目のフレームにおけるビットS,LPBA〜LPBC,mは、Iインタフェース仕様のフレームフォーマットにおいては、現在、UNI(有線回線)用に予備ビットX及び未使用ビットa(図1(1)のフレームフォーマット(A)及び(D)参照)として割り当てられているものであり、使われている可能性のあるビットであるため、Iインタフェース仕様にはそのまま適用できないという問題があった。
【0029】
したがって本発明は、無線回線を介してデジタル信号の送受信を行う送受信装置と端末装置に接続された多重化装置との間の有線回線にインタフェース装置を接続したデジタル伝送装置において、Iインタフェース仕様のフレーム中の予備ビット及び未使用ビットを使用せずに無線回線用フレームを構成することを目的とする。
【0030】
【課題を解決するための手段】
上記の目的を達成するため、本発明に係るデジタル伝送装置は、インタフェース装置が、多重化装置から受信したIインタフェース仕様によるフレームの同期ビット列を無線回線用のサービス情報ビットに割り当てたフレームフォーマットで該送受信装置を介して対向するインタフェース装置に送信するための手段であって、該無線回線用サービス情報ビットの所定位置に該インタフェース装置間の無線フレーム同期を取るためのビット及び無線回線識別を行うためのビットを挿入する手段を有するものと、該対向するインタフェース装置から受信したフレームにおける該無線回線用サービス情報ビットを該Iインタフェース仕様によるフレームに戻して該多重化装置に送信するための手段と、を備えたことを特徴としている。
【0033】
また上記の送信手段は、該無線回線用サービス情報ビットの所定位置に自局の多重化装置の状態を対向する多重化装置に転送するためのビットを挿入する手段を有することもできる。
【0034】
また上記の送信手段は、該無線回線用サービス情報ビットの所定位置に該インタフェース仕様の試験のためのループバック制御用ビットを挿入する手段を有し、該インタフェース装置が、該ループバック制御用ビットを自局内で生成する手段と、該生成されたループバック制御用ビット又は他のインタフェース装置からのループバック制御用ビットを検出する手段と、該検出手段による検出結果に従ってループバックさせる手段と、を有することもできる。
【0035】
さらに上記のインタフェース装置は、該多重化装置から受信した該Iインタフェース仕様によるフレーム中の有線回線保守信号用ビット位置に該インタフェース装置間の回線状態を識別するためのビットを挿入する手段を有することもできる。
【0036】
そしてさらに該インタフェース装置は、該有線回線保守信号用ビット位置に該インタフェース装置間の回線状態識別ビットを挿入するか、またはそのままスルーで転送させるかを選択可能にする手段を有することも可能である。
【0037】
上記の本発明の各手段を以下に図を用いて例示する。
図1(1)は本発明にも適用可能な図11に示したデジタル伝送装置(無線端局)における多重化装置−インタフェース装置間のフレーム構成を示したもので、このフレーム構成は国際化されたIインタフェース仕様のフレームフォーマット(有線回線用)そのものを示しており、無線回線フレームが図12(1)と同様にサービス情報転送ビットTS1〜TS98と5ビットのスーパーフレームSFとで構成されており、この内のスーパーフレームSFは4マルチフレームで構成されている。
【0038】
すなわち、スーパーフレームの内の1番目のフレームにおいて4ビットが同期ビットFSに割り当てられ、1ビットがUNI(有線回線上の)保守信号用ビットmに割り当てられている。2番目のフレームは5ビットとも同期ビットFSが割り当てられており、3番目のフレームは3ビットが予備ビットXに割り当てられ、1ビットが未使用ビットaに割り当てられ、そしてもう1ビットがUNI保守信号用ビットmに割り当てられている。最後の4番目のフレームは5ビットがUNI用CRC−5チェックビットe1〜e5に割り当てられている。
【0039】
このようなIインタフェース仕様によるフレーム(有線回線上のフレーム)はインタフェース装置50A,50Bにおいて図1(2)に示すようにスーパーフレームSF’が変換されて送受信装置(MRU)52A,52Bより無線フレームとして無線回線L6に送出される。
【0040】
すなわち、同図(1)に示したサービス情報ビットSFのフレームフォーマット(A)及び(D)における9ビットのフレーム同期ビットFSが“1”又は“0”の固定パターンであることに着目し、インタフェース装置50A,50Bから送受信装置52A,52Bを介して無線回線上を流れるフレームはこのフレーム同期ビットFSに無線特有のサービス情報を配置することでUNI用の情報信号に影響を与えることなく両方とも転送できるようにし、且つマルチフレームの1つのフレーム内に同種類の情報ビットを並べて配置するようにして回路の簡素化を図ったものである。
【0041】
これをより具体的に説明すると、1番目と2番目のフレームにおけるフレーム同期ビットFSの図示の所定位置に、無線フレーム同期信号(CRV)を示すビットVと、ループバック信号LPBA〜LPBCと、回線識別信号ID1〜ID4と、自局の状態識別ビットUAISと、を割り当て、ビットmの位置にはインタフェース間の回線状態識別ビットSを割り当てている。
【0042】
また、3番目のフレームにおけるUNI保守信号用ビットmはドント・ケアに設定している。なお、4番目のフレームは無線フレーム用のCRC−5チェックビットek1〜ek5に割り当てられており、実質的にUNI用CRC−5チェックビットe1〜e5と同じ信号である。
【0043】
図2は図1に示した本発明に用いるフレーム構成例(1)の変形例を示したもので、この場合には、図1(2)に示したインタフェース装置−送受信装置間のフレームフォーマット(B)及び(C)におけるインタフェース装置間の回線状態識別ビットSは用いずに元の保守用ビットmを用いるとともに3番目のフレームも図2(1)に示した有線回線用UNIフレーム(A)及び(D)と同じものに設定されている。
【0044】
このようなデジタル伝送装置においては、図11を参照すると、データ端末装置54〜57からの出力信号が多重化装置50Aで多重化され、図1に示すフレームフォーマット(A)に変換される。
【0045】
フレームフォーマット(A)に変換された信号はインタフェース装置51Aに転送され、ここでフレームフォーマット(B)に変換され、さらに送受信装置52Aを介して対向する送受信装置52Bに無線回線L3を介して伝送され、インタフェース装置51Bでフレームフォーマット(D)に変換され、多重化装置50Bを介してデータ端末装置(図示せず)に分離され伝送される。
【0046】
同様にして反対方向の伝送も多重化装置50Bからのフレームフォーマット(A)をインタフェース装置51Bにおいてフレームフォーマット(C)に変換し、対向するインタフェース装置51Aに送り、このインタフェース装置51Aにおいて再びフレームフォーマット(D)に変換して多重化装置50Aに変換するようにしている。
【0047】
このようなフレームフォーマットの基本構成は同じであり速度を変える必要が無いため、無線フレームを生成するときの速度変換回路が不要となり回路の簡素化を図ることができる。
【0048】
また、フレーム同期ビットFSは固定ビットであるのでインタフェース装置において容易に発生することができるので多重化装置へのフレーム同期信号には何ら悪影響を及ぼさない。
【0049】
また、上記のような無線回線用のサービス情報ビット(V,LPBA〜LPBC,S,ID1〜ID4,UAIS)を全て配置できるので、ビットSによる無線回線状態の転送、折り返し信号LPBA〜LPBCによる複数箇所での別々の折り返し試験が可能となるため障害の切り分けが容易となり、またビットID1〜ID4により無線回線のオーバーリーチや他局からの同一周波数の誤った受信を防止することが可能となり、さらにはビットUAISにより他局の端末装置の状態を識別することが可能となる。
【0050】
また、ビットLPBA〜LPBC及びID1〜ID4が同一ショートフレーム内に配置できるため該当する情報ビットの抽出が容易に可能となる。
【0051】
さらに、上記の如く多重化装置のフレームフォーマットとビット速度が同一でありフレーム同期ビット及びビットm以外の部分に影響を与えていないので多重化装置の信号をスルー接続に切り換えて転送する回路が簡単に実現可能となり両方の方式をサポートする機能が実現できる。
【0052】
【発明の実施の形態】
図3は図11に示した本発明に係るデジタル伝送装置に使用されるインタフェース装置の実施例を示したもので、このインタフェース装置は図11に示したインタフェース装置51A,51Bに設けられるものである。
【0053】
図中、1はループバック器を示し、端子ウ及びエは多重化装置50A,50B(図11参照)に接続されており、図1に示したフレーム構成例(1)の場合を中心に説明すると、多重化装置からのデータDATA1は通常はこのループバック器1の端子ウからイへ送られる。このデータDATA1は図1(1)のフレームフォーマット(A)を有している。
【0054】
ループバック器1を通過したデータDATA1は入力断検出器2により信号の振幅の有無を判定し、信号の振幅が無ければ入力断検出信号INA・LM1を発動(“1”に設定)する。
【0055】
また、フレーム同期器3はデータDATA1のスーパーフレームSFにおけるフレーム同期ビットFS(スーパーフレームSFのビット列第1フレーム「1100」,第2フレーム「10100」)を検出し、一致しており且つ入力断検出信号IN・ALM1が発動されていなければ同期したものとしてタイミング発生器4から図1のフレームフォーマット(B)に示す各ビットに対応した各種のタイミングを正常に送出する。
【0056】
フレーム同期器3においてフレーム同期ビットFSが検出されないか又は入力断検出信号IN・ALM1が発動されていれば“異常”であるとして信号REC1を発動する。
【0057】
RAI検出器5はデータDATA1に同期したタイミング発生器4からのUNI保守信号用ビットmの位置のタイミングによりデータDATA1におけるビットmを監視し、「1111111100000000」の繰り返しパターンであれば正常と見做し、RAIを“0”とし、それ以外であれば異常と見做して信号RAIを“1”に発動する。
【0058】
このとき、インタフェース装置が図2のフレーム構成例(2)のモードであるときは信号INHが“1”に発動され、これによりRAI検出器5で検出した信号RAIの発動を無効にしている。
【0059】
主信号全1発生器6は通常状態では何もせずデータDATA1をそのまま通過させるが、フレーム同期器3において非同期状態であると判定されて発動状態の信号REC1を受けた場合には、データDATA1を全部“1”(ALL“1”)に置き換えて送出する。
【0060】
S挿入器7はタイミング発生器4からのインタフェース装置間回線状態識別ビットSの位置のタイミングにより後述する信号REC2を監視し、この信号REC2が発動されていればビットSを“1”に発動するが、このときに信号INHが発動されていればデータDATA1中のビットm(2ビット)をそのまま送出する。信号REC2が発動されていなければビットSは発動しない。
【0061】
UAIS挿入器8はタイミング発生器4からの自局端末状態識別ビットUAISの位置のタイミングにより信号REC1を監視し、これが発動状態にあればビットUAISを発動する。
【0062】
a挿入器9はタイミング発生器4からの未使用ビットaの位置のタイミングによりビットaを“1”にして送出する。
【0063】
V挿入器10はタイミング発生器4からの無線フレーム同期信号ビットVの位置のタイミングによりこのビットVを“1”にして送出する。
【0064】
ID挿入器11はタイミング発生器4からのビットID1〜ID4の位置のタイミングによりID設定器13によって設定されたビットパターンを送出する。このID設定器13の実施例が図4に示されており、またIDパターンの実施例が図5に示されている。
【0065】
すなわち、このID設定器13は4つのスイッチIDSW1〜4とシフトレジスタ130とで構成されており、クロックによりスイッチIDSW1〜4の設定値“1”又は“0”が図5のパターン例に示すように次々にシフトされ、ビットID1〜ID4として出力されるようになっている。
【0066】
LPB挿入器12はタイミング発生器4からのビットLPBの位置のタイミングにより、LPB制御器14で設定(プリセット)されたループバック信号LPBA〜LPBC又は送受信装置52A,52B(図11参照)から受信し(後述する)LPB検出器23で検出された信号LPBA・ANS〜LPBC・ANSを送出する。
【0067】
LPB制御器14は図6に示すように構成されており、マスター−スレーブ切替スイッチSW1〜SW6とスイッチLPSWA〜LPSWCとオアゲートOR1〜OR3とを含んでいる。
【0068】
スイッチSW1〜SW6がスレーブ側に切り替えられているとき、LPB検出器23で検出された信号LPBA・ANS〜LPBC・ANSと各スイッチLPSWA〜LPSWCの出力信号(論理“1”レベル)がそれぞれオアゲートOR1〜OR3に入力され、論理和が取られてループバック検出信号LPBB・ANS〜LPBC・ANSまたはスイッチLPSWB〜LPSWCによりループバック信号LPBB〜LPBCがそれぞれループバック器1又は18に出力されてループバック制御されるようになっている。この場合、ループバック信号LPBA〜LPBCはLPB挿入器12に対するプリセットデータにも成っている。
【0069】
また、スイッチSW1〜SW5がマスター側に切り替えられているときには、スイッチLPSWA〜LPSWCによるプリセットデータLPBA〜LPBCがLPB挿入器12に出力されてループバック制御されるようになっている。
【0070】
合成器15は上記の発生器6及び挿入器7〜12からの出力信号を合成し、この合成した信号をCRC演算・挿入器16でCRC−5の演算を行い、その演算結果をタイミング発生器4からの信号CRC1のタイミングにより無線フレーム用CRC−5チェックビットek1〜ek5に挿入する。
【0071】
CMI符号器17はCRC演算・挿入器16からのNRZ(Non-Return to Zero)のデータの信号をCMI信号に符号変換すると同時にタイミング発生器4からの無線フレーム同期信号ビットVの位置のタイミングによりCMI信号にバイオレーション(CMI信号の“1”の符号則をビットVの部分だけ違反させること)を行う。
【0072】
ループバック器18は通常はCMI符号器17からのCMI符号化され且つ図1(1)のフレームフォーマット(B)を持った信号を送受信装置52A,52Bに送出するが、LPB制御器14よりループバック信号LPBAが与えられた場合は端子オからカに信号を折り返して自分の受信入力とする。またLPB制御器14によりループバック信号LPBBが与えられた場合は送受信装置52A,52Bからの受信信号を端子キからクへ折り返して再び送受信装置52A,52Bに送出する。
【0073】
ループバック器18の端子キ及びクに接続された送受信装置52A,52Bからのスレーブ側の信号RXは通常はループバック器18を端子クからカに通過し、CMI復号器20で図1に示したフレームフォーマット(B)を有するCMI信号からNRZ信号のデータDATA2に変換される。またバイオレーションを検出し、無線フレーム同期ビットVの位置を発動状態にする。
【0074】
受信信号RXは入力断検出器19において信号の振幅の有無が判定され、その振幅が閾値を越えていなければ信号IN・ALM2を発動する。
【0075】
フレーム同期器21は、CMI復号器20で検出された同期ビットVが発動状態にあり且つ信号IN・ALM2が発動状態でなく、さらにID検出器24において検出されたビットID1〜ID4がID設定器13で設定(プリセット)された回線識別ビットID1〜ID4と一致しているか否かを判定したID判定信号が一致を示していれば同期したものとしてタイミング発生器22に対して制御信号を与え、図1に示したフレームフォーマット(B)に示す各ビットに対応した各種のタイミングをタイミング発生器22から正常に送出させる。
【0076】
またフレーム同期器21は、ビットV及びビットID1〜ID4により非同期が発動されているかまたは信号IN・ALM2が発動状態にあれば異常であるとして信号REC2を発動状態にする。
【0077】
LPB検出器23はタイミング発生器22からのデータDATA2に同期したビットLPBA〜LPBCの位置のタイミングによりデータDATA2の中の信号LPBA〜LPBCを検出し、その情報をLPB制御器14に送出する。
【0078】
ID検出器24はタイミング発生器22からのビットID1〜ID4の位置のタイミングによりデータDATA2におけるビットID1〜ID4を検出し、ID設定器13で設定されたビットID1〜ID4と一致しているか否かを判定し、上記のようにそのID判定信号をフレーム同期器21に送出する。
【0079】
UAIS検出器25はタイミング発生器22からのビットUAISの位置のタイミングによりデータDATA2における自局端末状態識別ビットUAISを検出し、これが発動状態にあれば対向する多重化装置が異常であるとして信号REC2を発動状態“1”にする。
【0080】
S検出器26はタイミング発生器22からのビットSの位置のタイミングによりDATA2におけるインタフェース装置間回線状態識別ビットSを検出し、これが発動状態であれば相手のインタフェース装置が異常であるとして信号REC1を発動状態にする。
【0081】
タイミング発生器27は図1のフレームフォーマット(D)の各種フレームタイミングを発生するものである。
【0082】
m挿入器28は、タイミング発生器27からの保守信号用ビットmの位置のタイミングにより、S検出器26からのビットSによる異常を示す信号REC1またはフレーム同期器3からの信号REC1による異常が発動されたときにビットmに「01111110」の繰り返しパターンを挿入し、多重化装置に異常を知らせる。また、正常であればビットmに「1111111100000000」の繰り返しパターンを送出する。
【0083】
この場合、図2に示したフレーム構成例(2)のモードであるときにはモード切替信号INHが発動されているので、ビットmはそのまま送出される。
【0084】
S挿入器29は多重化装置に対して再び固定フレームパターンである「110010100」を発生させ、タイミング発生器27からのフレーム同期ビットFS(図1(1)のフレームフォーマット(D)参照)の位置のタイミングにより送出する。
【0085】
a挿入器30はタイミング発生器27からの未使用ビットaのタイミングによりビットaを“1”にして送出する。
【0086】
合成器31はCMI復号器20からの信号TS1〜TS98と予備ビットX、m挿入器28からのビットm、FS挿入器29からのビットFS、及びa挿入器30からのビットaを合成する。
【0087】
CRC演算・挿入器32は合成器31で合成された信号に対してCRC−5演算を施し、その結果をタイミング発生器27からのCRC2のタイミングによりUNI用CRC−5チェックビットe1〜e5に挿入する。
【0088】
AIS発生器33はフレーム同期器21からの信号IN・ALM2の発動状態または非同期状態、或いはUAIS検出器25からのビットUAISの発動状態による信号REC2の発動により全信号を“1”にする。
【0089】
異常がなければAIS発生器33は合成器31及びCRC演算・挿入器32により生成された図1のフレームフォーマット(D)を有する信号を送出する。
【0090】
送出された信号はループバック器1の端子アからエを通って多重化装置へ送出される。
【0091】
このとき、ループバック制御LPBCが行われていればこの信号は端子アからイへ折り返されて再び送信側の信号となる。
【0092】
なお、図3において概略的には、装置部分1〜18が、多重化装置から受信したIインタフェース仕様によるフレームの同期ビット列を無線回線用のサービス情報ビットに割り当てたフレームフォーマットで送受信装置を介して対向するインタフェース装置に送信するための手段を構成している。
【0093】
また、装置部分19〜33は、送受信装置を介して対向するインタフェース装置から受信したフレームにおける該無線回線用サービス情報ビットを該Iインタフェース仕様によるフレームに戻して該多重化装置に送信するための手段を構成している。
【0094】
次に、図2に示したフレーム構成例(2)の場合について説明すると、上記においても触れたように、図1のフレーム構成例(1)におけるビットSとドント・ケア(−で示す)のビットを挿入する代わりに、モード切替信号INHによりデータDATA1中のビットmをそのまま合成器15において合成しているだけである。
【0095】
すなわち、タイミング発生器4からのタイミングの発生をビットSとドント・ケアのときだけデータDATA1となるようにしている。
【0096】
また、m挿入器28においても、S検出器26からの信号REC1に関わらずタイミング発生器27からの保守信号用ビットmの位置のタイミングにより、ビットmをそのまま送出する点が図1の場合と異なっており、その他を含めて図1の場合と同様である。
【0097】
図3に示すインタフェース装置のビットS及びUAISに関する動作を図7を参照して説明すると、無線回線L3が断状態になった場合はインタフェース装置間回線状態識別ビットSが“1”となり主信号を全て“1”にする。
【0098】
これとともに、インタフェース装置51Aでは多重化装置50Aにフレームフォーマット(C)のビットSからUNI保守信号用ビットmに変換したフレームフォーマット(D)と、全“1”の主信号とから成るAIS信号を伝送路L1を介して伝送し無線回線断を示す。
【0099】
多重化装置50Aにおいては、AIS信号をフレームフォーマット(A)におけるmビットを異常を示すパターンに設定してインタフェース装置51Aに送ると、インタフェース装置51Aでは該パターンを判定して信号RAIを発動する。
【0100】
また、伝送路L1が断状態になったときには多重化装置50Aで信号RECとして検出され、これがフレームフォーマット(A)のビットmによりインタフェース装置51Aに送られて来るので、インタフェース装置51Aではこの場合も信号RAIを発動する。
【0101】
また、インタフェース装置51Bから多重化装置50Bの方向においても同様の伝送を行い、無線回線断によるAIS信号を多重化装置50Bに伝送することが可能となる。
【0102】
さらに、対向する多重化装置50Bからのフレームフォーマット(A)の信号が断になった場合は、フレーム同期器3において信号REC1として検出し、インタフェース装置51BにおいてビットUAISに変換し、すなわち主信号を全て“1”にして、対向するインタフェース装置51Aにフレームフォーマット(C)で伝送し、さらに多重化装置50Aに伝送する。多重化装置50Aから多重化装置50Bの方向においても同様に伝送を行う。
【0103】
次に、折り返し試験を行う場合の動作を図7及び図8を参照して説明する。
図において、▲1▼は図1のフレームフォーマット(C)及び(D)における情報ビットLPBAにより行われる折り返し制御ルートを示しており、インタフェース装置51AのLPB制御器14でループバック器18に対して端子オからカへの折り返し制御(LPBA制御)を行うとともにプリセットされLPB挿入器12でビットLPBAに挿入されて送出され、ループバック器18の端子オからカを経て送信した信号の全てを折り返すとともに、LPB検出器23においてビットLPBAを検出し、その検出信号をビットLPBA・ANSとして折り返し中であることを例えば表示装置(図示せず)に示す。
【0104】
▲2▼は図1の情報ビットLPBBにより行われる折り返し制御ルートを示しており、インタフェース装置51Aより送出され、対向したインタフェース装置51BにおけるLPB検出器23によって検出され、検出ビットLPBB・ANSを受けてLPB制御器14がループバック器18を制御することにより、受信信号RXをその端子クからキにループバックさせ、折り返し中であることをインタフェース装置51Aに情報伝送するとともに受信した信号を全て折り返す。
【0105】
▲3▼はルート▲2▼と同様にインタフェース装置51A−51B間の折り返しであるが、それぞれビットLPBC及びLPBC・ANSとして動作し、ビットLPBCをLPB検出器23で検出し、LPB制御器14を介してループバック器1を制御することにより、受信信号をその端子アからイにループバックさせる点が異なっている。
【0106】
このように折り返し地点がそれぞれインタフェース装置51A,51Bの出口/入口で行われるため、このインタフェース装置内か外なのかの切り分けが容易に可能となる。
【0107】
さらに、他の無線端局からの信号に誤同期することを防止するためにビットID1〜ID4により図5に示した如く16通りのパターンをインタフェース装置51AのID設定器13(図4参照)より発生させ、図1のフレームフォーマット(B)のビットID1〜ID4に挿入し、対向するインタフェース装置51BのID検出器24により検出し、インタフェース装置51Bで設定したビットID1〜ID4と一致させるようにし、重要データの流出の防止を図っている。
【0108】
この場合、ビットID1〜ID4と4ビットを用いることができるため16通りのパターンが実現でき、並設した回線が16本あっても重要データの流出防止が可能となる。
【0109】
多重化装置50Aからの信号をそのまま多重化装置50Bに伝送する場合はインタフェース装置51A及び51B内の信号INHを発動することにより、図2のフレームフォーマット(B)及び(C)とすることで実現が可能となる。
【0110】
【発明の効果】
以上説明したように本発明に係るデジタル伝送装置によれば、重化装置からのIインタフェース信号の基本フォーマットを変えることなく無線回線特有に必要なサービス情報ビットの配置が可能となり、無線システムの監視や保守において折り返し機能により容易に障害を発見できることとなる。
【0111】
また、無線システム同士の誤った受信に対する保護が可能となり、且つ対向したデジタル端末装置の状態や対向したインタフェース装置の状態の通知が可能となる。
【0112】
さらには多重化装置の信号をスルーで伝送する場合もフレーム同期ビット以外の部分に影響を与えていないので簡単に切り換えが可能となる。
【図面の簡単な説明】
【図1】本発明に係るデジタル伝送装置に用いられるフレームフォーマットの構成例(1)を示した図である。
【図2】本発明に係るデジタル伝送装置に用いられるフレームフォーマットの構成例(2)を示した図である。
【図3】本発明に係るデジタル伝送装置に用いられるインタフェース装置の実施例を示したブロック図である。
【図4】本発明に係るデジタル伝送装置のインタフェース装置に用いられるID設定器の実施例を示したブロック図である。
【図5】図4に示したID設定器により設定されるビットID1〜ID4のパターン実施例を示した図である。
【図6】本発明に係るデジタル伝送装置におけるインタフェース装置に用いられるLPB制御器の実施例を示した回路図である。
【図7】本発明に係るデジタル伝送装置に用いられる各種情報ビットの伝送ルートを示す図である。
【図8】本発明に係るデジタル伝送装置における折り返し(ループバック)試験ルートを説明するためのブロック図である。
【図9】デジタル伝送装置の一般的な従来技術を説明するためのブロック図である。
【図10】従来の無線回線用フレームフォーマット例(1)を示した図である。
【図11】従来例及び本発明に共通な無線通信システムの構成例を示したブロック図である。
【図12】Yインタフェース仕様によるフレーム構成例を示した図である。
【図13】Iインタフェース仕様によるフレームのサービス情報ビット例を示した図である。
【符号の説明】
1,18 ループバック器
2 入力断検出器
3 フレーム同期器(ビットFS の1100 10100を検出)
4 タイミング発生器
5 RAI検出器(ビットmの01111110又は1111111100000000を検出)
6 主信号全1発生器
7 S挿入器
8 UAIS挿入器
9,30 a挿入器
10 V挿入器
11 ID挿入器
12 LPB挿入器(LPBA・ANS〜LPBC・ANSも挿入)
13 ID設定器
14 LPB制御器
15,31 合成器
16,32 CRC演算・挿入器
17 CMI符号器
19 入力断検出器
20 CMI復号器
21 フレーム同期器(Vビットを検出)
22,27 タイミング発生器
23 LPB検出器
24 ID検出器
25 UAIS検出器
26 S検出器
28 m挿入器
29 FS挿入器(ビットFSの1100 10100を挿入)
33 AIS発生器(全信号1)
50A,50B 多重化装置
51A,51B インタフェース装置
52A,52B 送受信装置(MRU)
54〜57 データ端末装置
図中、同一符号は同一または相当部分を示す。

Claims (5)

  1. 無線回線を介してデジタル信号の送受信を行う送受信装置と端末装置に接続された多重化装置との間の有線回線にインタフェース装置を接続したデジタル伝送装置において、
    該インタフェース装置が、該多重化装置から受信したIインタフェース仕様によるフレームの同期ビット列を無線回線用のサービス情報ビットに割り当てたフレームフォーマットで該送受信装置を介して対向するインタフェース装置に送信するための手段であって、該無線回線用サービス情報ビットの所定位置に該インタフェース装置間の無線フレーム同期を取るためのビット及び無線回線識別を行うためのビットを挿入する手段を有するものと、該対向するインタフェース装置から受信したフレームにおける該無線回線用サービス情報ビットを該Iインタフェース仕様によるフレームに戻して該多重化装置に送信するための手段と、を備えたことを特徴とするデジタル伝送装置。
  2. 請求項において、
    該送信手段が、該無線回線用サービス情報ビットの所定位置に自局の多重化装置の状態を対向する多重化装置に転送するためのビットを挿入する手段を有することを特徴としたデジタル伝送装置。
  3. 請求項1又は2において、
    該送信手段が、該無線回線用サービス情報ビットの所定位置に該インタフェース仕様の試験のためのループバック制御用ビットを挿入する手段を有し、該インタフェース装置が、該ループバック制御用ビットを自局内で生成する手段と、該生成されたループバック制御用ビット又は他のインタフェース装置からのループバック制御用ビットを検出する手段と、該検出手段による検出結果に従ってループバックさせる手段と、を有することを特徴としたデジタル伝送装置。
  4. 請求項乃至のいずれかにおいて、
    該インタフェース装置が、該多重化装置から受信した該Iインタフェース仕様によるフレーム中の有線回線保守信号用ビット位置に該インタフェース装置間の回線状態を識別するためのビットを挿入する手段を有することを特徴としたデジタル伝送装置。
  5. 請求項において、
    該インタフェース装置が、該有線回線保守信号用ビット位置に該インタフェース装置間の回線状態識別ビットを挿入するか、またはそのままスルーで転送させるかを選択可能にする手段を有することを特徴としたデジタル伝送装置。
JP19021696A 1996-07-19 1996-07-19 デジタル伝送装置 Expired - Fee Related JP3763889B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP19021696A JP3763889B2 (ja) 1996-07-19 1996-07-19 デジタル伝送装置
US08/819,729 US5943342A (en) 1996-07-19 1997-03-18 Digital transmission equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19021696A JP3763889B2 (ja) 1996-07-19 1996-07-19 デジタル伝送装置

Publications (2)

Publication Number Publication Date
JPH1041908A JPH1041908A (ja) 1998-02-13
JP3763889B2 true JP3763889B2 (ja) 2006-04-05

Family

ID=16254409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19021696A Expired - Fee Related JP3763889B2 (ja) 1996-07-19 1996-07-19 デジタル伝送装置

Country Status (2)

Country Link
US (1) US5943342A (ja)
JP (1) JP3763889B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690657B1 (en) 2000-02-25 2004-02-10 Berkeley Concept Research Corporation Multichannel distributed wireless repeater network
KR100454905B1 (ko) * 2002-02-01 2004-11-06 엘지전자 주식회사 스트림 소스 디바이스와 디스플레이 장치의 인터페이스 방법
JP4672758B2 (ja) * 2008-07-28 2011-04-20 富士通株式会社 多重インタフェース盤

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748619A (en) * 1991-10-01 1998-05-05 Meier; Robert C. Communication network providing wireless and hard-wired dynamic routing
US5878045A (en) * 1996-04-26 1999-03-02 Motorola, Inc. Method and apparatus for converting data streams in a cell based communications system

Also Published As

Publication number Publication date
US5943342A (en) 1999-08-24
JPH1041908A (ja) 1998-02-13

Similar Documents

Publication Publication Date Title
JPH07202924A (ja) 通信システム
JPH07212382A (ja) 通信システム
JPH0795225A (ja) 双方向リングネットワーク制御方式
US6256326B1 (en) Pseudo-synchronization prevention method in SDH transmission mode, pseudo-synchronization preventing SDH transmission system, and transmitter-receiver in pseudo-synchronization preventing SDH transmission system
JPH07264229A (ja) 仮想リング構成システム
US5228030A (en) Time division communication system frame changeover arrangement
JP3763889B2 (ja) デジタル伝送装置
CA2083635C (en) Digital signal hardware protection switching
JPH06121364A (ja) メッセージ情報終端方式
JP3556323B2 (ja) 中継装置
JPH07107105A (ja) 二重化ループlanの従属同期制御方法
JP3414659B2 (ja) 多重化方式
JP2000224211A (ja) Sdhネットワーク
JPH118643A (ja) タイミングソース切替方法及びシステム
KR100323108B1 (ko) 전전자 교환기의 중앙 데이터링크 회로팩
JP4128705B2 (ja) 回線監視システム
CA1263899A (en) Synchronization circuitry for duplex digital span equipment
JP2757826B2 (ja) 回線監視システム
KR900004474B1 (ko) 전전자 교환기의 cept 디지탈 트렁크 접속장치
JP3338193B2 (ja) ループ式伝送回線の障害検出方法
JP3394220B2 (ja) ターミナルアダプタ
KR970002775B1 (ko) 종합정보통신망의 사용자-망 접속 선로 극성 검출기
JPH07327053A (ja) 多重化装置及び中継装置及び集線装置
JPH10271153A (ja) パッケージ故障情報転送方式
JPH01171336A (ja) 監視情報転送方式

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees