KR100323108B1 - 전전자 교환기의 중앙 데이터링크 회로팩 - Google Patents
전전자 교환기의 중앙 데이터링크 회로팩 Download PDFInfo
- Publication number
- KR100323108B1 KR100323108B1 KR1019990066220A KR19990066220A KR100323108B1 KR 100323108 B1 KR100323108 B1 KR 100323108B1 KR 1019990066220 A KR1019990066220 A KR 1019990066220A KR 19990066220 A KR19990066220 A KR 19990066220A KR 100323108 B1 KR100323108 B1 KR 100323108B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- ipc
- unit
- transmission mode
- received
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 28
- 230000003287 optical effect Effects 0.000 claims abstract description 24
- 230000006870 function Effects 0.000 claims abstract description 11
- 230000001360 synchronised effect Effects 0.000 claims abstract description 11
- 238000012545 processing Methods 0.000 claims abstract description 8
- 230000003139 buffering effect Effects 0.000 claims abstract description 6
- 238000006243 chemical reaction Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 7
- 238000012360 testing method Methods 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims 1
- 238000004891 communication Methods 0.000 abstract description 6
- 238000012423 maintenance Methods 0.000 abstract description 4
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229920001485 poly(butyl acrylate) polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13196—Connection circuit/link/trunk/junction, bridge, router, gateway
Landscapes
- Time-Division Multiplex Systems (AREA)
- Optical Communication System (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 光電 변환을 수행하는 광데이터 송수신부와; 2048 채널가입자의 음성데이터와 8M bps 혹은 4M bps의 IPC 데이터를 다중화/역다중화 기능 및 이중화제어를 수행하고, 복수개의 레지스터를 포함하는 동기전송모드 프레임(Frame) 처리부와; 스페이스 스위치와 정합되는 2048 채널가입자의 음성데이터의 버퍼링 기능을 수행하고, 프로세서 PBA와 정합되는 IPC(Inter Processor Communication) 데이터의 버퍼링기능을 수행하는 메모리부와; 드라이버칩과 리시버칩으로 구성되어, 외부와의 송수신 데이터의 형태를 변환하기 위한 데이터 인터페이스부와; IPC 데이터를 직/병렬 데이터의 변환기능 및 이중화제어 기능을 수행하는 중앙 신호정합부와; 동기전송모드 프레임의 동기화를 수행하기 위한 위상동기회로와; CSLP와의 접속을 위한 버스 인터페이스부와; PBA 동작클럭을 수신하기 위한 클럭입력부를 포함하는 것을 특징으로 하는 중앙 데이터 링크 정합회로팩에 관한 것으로서, 동기화 디지털 계위의 동기전송모드 1 프레임을 사용한 155.520M bps의 선로속도를 확보하고, 회로팩당 4개의 국부 데이터링크 정합회로팩을 수용하고, 채널수가 2048 채널이기 때문에 전체적으로 8배의 채널집적도를 가지며, 동기전송모드 1 오버헤드가 지원하는 유지보수기능을 활용해 보다 신뢰성을 높힐 수 있는 장점을 가진다.
Description
본 발명은 전전자 교환기의 정합장치에 관한 것으로서, 특히 전전자 교환기의 타임스위치와 스페이스 스위치의 정합을 위해 설치된 전전자 교환기의 중앙 데이터링크 회로팩에 관한 것이다.
일반적으로, 중앙 데이터링크 회로팩은 중앙 데이터링크(Central Data Link; CDL) 블록에 속하는 프린티드 보드 어셈블리(Printed Board Assembly; PBA)로, 스페이스 스위치(Space Switch) 블록의 하이웨이 인터페이스 보드 어셈블리(Highway Interface Board Assembly; HWIA)와 정합되어 스페이스 스위치 블록과 타임스위치 블록 사이의 다중화된 가입자의 PCM 데이터 전송기능을 수행한다.
또한, HIPC(High Capacity Inter Processor Communication) 블록의 HINA(High capacity IPC Node board Assembly)와 정합되어 INS(Inter connection Network Subsystem)와 ASS(Access Switching Subsystem) 간의 IPC 데이터 전송기능을 수행한다.
이러한 종래의 중앙데이터링크 정합회로팩을 보다 상세히 설명하도록 한다.
도 1은 종래의 중앙데이터링크 정합회로팩의 구성을 나타낸 블록도로서, 스페이스 스위치블럭으로부터 수신된 데이터를 선택 출력하는 데이터선택부(10)와, 입력된 데이터를 변환처리하는 데이터처리부(12)와, 변환처리된 데이터를 광 송수신기 도터보드 어셈블리(Optic Transmitter & Receiver Daughter Board Assembly;OTRD)로 송수신하는 광데이터 송수신부(14)가 구비되어 있다.
또한, 유지보수 또는 상태측정을 위한 타이밍스토로브와 일단이 연결되고, 타이밍을 발생시키는 타이밍발생부(16)의 타단은 상기 데이터처리부(12)에 연결된다. 상기 스페이스 스위치블럭과의 데이터 송수신을 위한 데이터송수신부(20)가 상기 데이터처리부(12)에 연결 구성된다.
이러한 구성을 가진 중앙 데이터링크 정합회로팩(100)의 세부기능 및 동작을 설명하도록 한다.
도시된 바와 같이, 데이터선택부(10)에서는 스페이스 스위치블록의 HWIA로부터 8비트의 타임슬롯 단위로 이루어진 가입자의 PCM 데이터, 각 타임 슬롯 데이터의 패리티 정보 및 스페이스 스위치 블럭의 타임슬롯별 교환상태를 나타내는 교환정보를 수신하여 이중화된 스페이스 스위치 블록의 HWIA 데이터를 선택한다. 또한, 스페이스 스위치블록의 HINA로부터 IPC 데이터 및 경로를 수신하여 이중화된 HINA 데이터를 선택한 후, 데이터처리부(12)에서는 8비트 단위의 병렬 데이터로 변환한다. 즉, 외부로부터 송수신되는 데이터의 형태는 시리얼 데이터이어서, 내부에서의 신속한 처리를 위해 병렬데이터로 변환하는 것이다.
그리고, 상기 데이터처리부(12)는 가입자의 PCM 데이터, 8비트 단위의 IPC 데이터, 링크상태 및 시험데이터를 상기 타이밍발생기(16)로부터 전달된 타이밍에 따라 선택하여 프레임을 형성하고, 패리티정보를 발생시켜, 정해진 타임슬롯에 삽입한 후, 65.536M bps의 NRZ(None Return to Zero) 직렬 비트열로 다중화한다.
상기 광데이터 송수신부(14)에서는 다중화된 NRZ 직렬비트열을 코드마크 인버젼(Code Mark Inversion) 부호로 변환시키고, 이때 광데이터송수신부(14)에서 프레임위상을 식별할 수 있도록 부호패턴을 위반시켜 상기 OTRD로 전송한다.
또한, 상기 OTRD에서 광신호에서 전기적인 신호로 변환된 CMI 비트열을 수신해서 비트클럭을 추출하고, 데이터를 리타임하여 CMI부호를 NRZ 부호로 복호한다. 이 복호화 과정에서 프레임동기 신호열을 검출하여 수신비트열을 8비트단위로 역다중화하여 순차적으로 프레임버퍼에 기록한다.
프레임버퍼에 기록된 데이터를 규정된 타이밍에 따라 순차적으로 읽어내어 8비트 단위의 IPC 데이터를 추출하고, 이를 직렬로 변환하여 스페이스 스위치블록의 HINA로 전송한다. 가입자의 PCM 데이터는 스페이스 스위치 블록의 HWIA로 전송하여 각 ASS(Access Switching Subsystem) 사이의 상이한 프레임위상을 보정하여 스페이스스위치블록에서 공간분할 교환기능이 용이하도록 한다. 이 과정에서, 상기 외부클럭 인터페이스(18)는 CPIA로부터 수신된 클럭펄스와, 프레임펄스를 상기 데이터처리부(12)로 전달함으로써 이를 참조하여 진행토록 한다.
이러한 중앙데이터링크(Central Data Link) 블록은 ASS와 INS 사이의 65.536M bps의 통신속도를 가진 경로를 제공하고, 이중화를 포함할 경우 시스템의 최대 링크수는 128 링크이며, 중앙데이터링크 유니트당 링크수는 이중화를 포함할 경우 8개 링크를 가진다.
그러나, 상술한 바와 같은 종래의 중앙 데이터링크 정합회로팩은 다음과 같은 단점을 가지고 있다.
첫째, 65.536 Mbps 데이터를 CMIⅡ 방식으로 코딩한 132.072M bps의 선로속도이기 때문에 ITU-T G.80X 권고안에 부합되지 못하는 단점이 있다.
둘째, 전체 채널수가 1024 채널밖에 되지 않고, 하나의 국부 데이터링크 정합회로팩 밖에 연결되지 못하는 단점이 있다.
셋째, 데이터의 광송수신을 위한 도터보드가 별도 구성되기 때문에 유지보수면에서 단점을 가지고 있다.
넷째, 종래의 중앙 데이터링크 정합회로팩에서 비음성채널이 적어도 38채널인데도 채널부족으로 인해 별도의 유지보수용 채널이 부실한 단점을 가지고 있다.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로서, 동기화 디지털 계위의 STM-1 프레임을 사용해서 155.520M bps의 선로속도를 가지고, 링크당 2배인 2048 채널을 구비할 뿐만 아니라, 4개의 국부 데이터링크 정합회로팩을 수용하여 전체적으로 8배의 집적도를 가지며, 자체적으로 광송수신이 가능하도록 한 중앙 데이터링크 정합회로팩을 제공하는데 그 목적이 있다.
도 1은 종래의 중앙데이터링크 회로팩의 제어흐름을 개념적으로 나타낸 블록도.
도 2는 본 발명에 따라 전전자 교환기의 중앙 데이터링크 회로팩의 구성을 나타낸 블록도.
〈도면의 주요 부분에 대한 부호의 설명〉
20 : 광데이터 송수신부 22 : 로컬클럭
24 : STM 프레임처리부 26 : 송수신 메모리부
28 : 송수신 버퍼부 30 : 테스트 메모리부
32 : 중앙 신호정합부 34 : 위상동기회로
36 : 인터페이스부 38 : 클럭입력부
상기 목적을 달성하기 위한 본 발명의 특징은 수신된 데이터를 光電 변환하고, 이를 송수신하기 위해 다수개의 국부 데이터링크 정합회로팩과 광케이블로 연결된 다수개의 광데이터 송수신부와; 외부의 스페이스 스위치로부터 수신된 2048 채널의 음성데이터 및 IPC 데이터와 오버헤드를 함께 다중화하고, 외부의 타임 스위치로부터 수신된 데이터열에서 추출된 오버헤드와, 2048 채널의 음성데이터 및 IPC 데이터를 추출하여 스페이스 스위치로 전송하는 동기전송모드 프레임 처리부와; 외부의 스페이스 스위치와 정합되는 2048 채널의 음성데이터 및 IPC 데이터의 버퍼링 기능을 수행하는 메모리와; 상기 메모리와 상기 동기전송모드 프레임 처리부의 송수신 상태를 점검하기 위한 테스트 메모리와; 드라이버칩과 리시버칩으로 구성되어, 외부와의 송수신 데이터의 형태를 변환하기 위한 데이터 인터페이스부와; IPC 데이터의 직/병렬 데이터의 변환기능 및 이중화제어 기능을 수행하는 중앙 신호정합부와; 동기전송모드 프레임의 동기화를 수행하기 위한 위상동기회로와; CSLP와의 접속을 위한 버스 인터페이스부와; PBA 동작클럭을 수신하기 위한 클럭입력부를 포함하는 중앙 데이터 링크 정합회로팩을 제공하는 것이다.
이하, 본 발명에 따른 중앙 데이터링크 정합회로팩을 상세히 설명하되, 종래의 구성과 유사한 부분은 개략적으로 설명하도록 한다.
도 2는 본 발명에 따른 중앙 데이터링크 정합회로팩의 구성을 나타낸 블록도로서, 중앙 데이터링크 PBA(Printed Board Assembly)인 중앙 데이터링크 정합회로팩(CLIA; 200)는 입력된 데이터의 光電 변환을 수행하는 광데이터송수신부(20), 소정 레벨의 클럭을 제공하는 로컬클럭(22), 수신된 데이터에 오버헤드를 함께 다중화하여 프레임을 형성하는 STM 프레임처리부(24)가 구비된다.
또한, PCM 데이터의 송수신시 버퍼링기능을 수행하는 송수신메모리부(26)와, IPC 데이터의 송수신시 버퍼링기능을 수행하는 송수신버퍼부(28)와, 송수신되는 IPC 데이터 및 PCM 데이터의 신호정합기능을 수행하는 중앙신호정합부(32)와, STM프레임의 위상을 동기화하는 위상동기회로(34)와, 드라이버칩과 리시버칩으로 구성되어 통신 인터페이스를 제공하는 인터페이스부(36)와, 망동기장치로부터 클럭펄스를 수신하는 클럭입력부(38), 테스트 인터페이스(40)를 포함하여 구성된다.
이러한 구성을 가진 중앙 데이터링크 정합회로팩(200)의 동작을 세부적으로 설명하되, 데이터가 타임스위치에서 스페이스 스위치로 전송되는 경우와, 데이터가 스페이스 스위치로부터 타임스위치로 전송되는 경우로 나누어 설명한다.
1)데이터가 타임스위치에서 스페이스 스위치로 전송되는 경우
4개로 이루어진 각 광데이터 송수신부(20)에서는 광케이블로 연결된 타임스위치로부터 시리얼 데이터를 수신하여 광데이터를 전기신호로 변환하고, 이 과정에서 클럭과 데이터를 복구한 후, 상기 STM 프레임처리부(24)로 전달한다. 이때, 상기 광데이터는 155.520Mbps의 선로속도로 수신된다.
STM 프레임처리부(24)에서는 입력된 데이터열에서 오버헤드와, 2048 채널의 가입자 음성 데이터를 추출하여 송수신 메모리부(26) 및 송수신버퍼부(28)를 통해 중앙신호 정합부(32)로 전달한다.
전달된 데이터는 상기 중앙 신호정합부(32)에서 시리얼데이터로 변환된 후, 인터페이스부(36)를 통해서 통신접속에 필요한 프로토콜에 맞춰 스페이스 스위치로 전송된다.
2)스페이스 스위치에서 타임 스위치로 전송되는 경우
스페이스 스위치에서 수신된 2048 채널의 가입자 음성 데이터와 8M bps 또는 4M bps의 IPC 데이터는 상기 인터페이스부(36)를 통해 중앙신호정합부(32)로 수신된다. 이때에는 시리얼 데이터가 패럴렐 데이터로 변환되고, 외부의 망동기장치로부터 전달된 클럭펄스가 클럭입력부(38)에서 수신되어, 클럭입력부(38) 및 위상동기회로(34)에 따라 데이터정합이 수행된다.
정합된 데이터는 송수신메모리부(26) 및 송수신버퍼부(28)를 통해서 데이터처리부(12)에 전달되고, 여기서 오버헤드들과 함께 다중화되어 STM-1 프레임을 형성하게된다. 이 STM-1 프레임은 상기 데이터송수신부(20)에서 광데이터로 변환되고, 변환된 광데이터들은 광케이블로 연결된 4개의 타임스위치 PBA 즉, 국부 정합회로팩으로 155.520M bps의 속도로 전송된다.
상술한 내용을 종합하면, 전전자교환기에 타임스위치 블록과 스페이스 스위치블록을 각각 정합할 경우 국제공인 규약인 STM-1 프레임구조로 데이터링크당 2048 채널 트렁크를 가질 뿐만 아니라, 8M bps 또는 4M bps의 IPC 통신채널을 수용한 다중화 중앙 데이터링크 정합장치를 제공한다.
전술한 바와 같은 본 실시예의 바람직한 양태에 따르면 다음과 같은 장점이 있다.
첫째, 중앙 데이터링크의 속도를 기존의 2배로 향상하고, 4개의 국부 데이터링크 회로팩을 수용하도록 함으로써, 전체적으로 8배의 용량을 증대시킨 효과가 있다. 따라서, 필요한 PBA 수량의 1/8에 해당하는 중앙 데이터링크 정합회로팩만이 필요하므로 종래보다 매우 경제적인 장점을 가지게 된다.
둘째, ITU-T G.80X 권고안을 바탕으로 공인된 프레임구조를 이용하여 향후 성능개선 및 ATM 스위치의 기술변화에 능동적으로 대처가 가능한 장점이 있다.
Claims (4)
- 수신된 데이터를 光電 변환하고, 이를 송수신하기 위해 다수개의 국부 데이터링크 정합회로팩과 광케이블로 연결된 다수개의 광데이터 송수신부와,외부의 스페이스 스위치로부터 수신된 2048 채널의 음성데이터 및 IPC 데이터와 오버헤드를 함께 다중화하고, 외부의 타임 스위치로부터 수신된 데이터열에서 추출된 오버헤드와, 2048 채널의 음성데이터 및 IPC 데이터를 추출하여 스페이스 스위치로 전송하는 동기전송모드 프레임 처리부와,외부의 스페이스 스위치와 정합되는 2048 채널의 음성데이터 및 IPC 데이터의 버퍼링 기능을 수행하는 메모리와,상기 메모리와 상기 동기전송모드 프레임 처리부의 송수신 상태를 점검하기 위한 테스트 메모리와,드라이버칩과 리시버칩으로 구성되어, 외부와의 송수신 데이터의 형태를 변환하기 위한 데이터 인터페이스부와,IPC 데이터의 직/병렬 데이터의 변환기능 및 이중화제어 기능을 수행하는 중앙 신호정합부와,동기전송모드 프레임의 동기화를 수행하기 위한 위상동기회로와,CSLP와의 접속을 위한 버스 인터페이스부와,PBA 동작클럭을 수신하기 위한 클럭입력부를 포함하는 것을 특징으로 하는 중앙 데이터 링크 정합회로팩.
- 제 1 항에 있어서,상기 IPC 데이터는 8Mbps 또는 4Mbps의 전송속도로 송수신되는 것을 특징으로 하는 중앙 데이터 링크 정합회로팩.
- 제 1 항에 있어서,상기 광데이터 송수신부로부터 송신되는 광데이터는 155.520Mbps의 선로속도로 전송되는 것을 특징으로 하는 중앙 데이터링크 정합회로팩.
- 제 1 항에 있어서,상기 중앙 신호정합부는 CLIA의 TD 버스 인터페이싱, 클럭감시, 상기 위상동기회로의 4㎑ 주파수공급, 어드레스 생성을 담당하는 제 1 신호정합회로와, IPC 및 PCM 데이터의 직/병렬 데이터 변환 기능을 수행하는 제 2 신호정합회로를 포함하는 것을 특징으로 하는 중앙 데이터링크 정합회로팩.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066220A KR100323108B1 (ko) | 1999-12-30 | 1999-12-30 | 전전자 교환기의 중앙 데이터링크 회로팩 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066220A KR100323108B1 (ko) | 1999-12-30 | 1999-12-30 | 전전자 교환기의 중앙 데이터링크 회로팩 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010058849A KR20010058849A (ko) | 2001-07-06 |
| KR100323108B1 true KR100323108B1 (ko) | 2002-02-02 |
Family
ID=19633362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990066220A KR100323108B1 (ko) | 1999-12-30 | 1999-12-30 | 전전자 교환기의 중앙 데이터링크 회로팩 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100323108B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4468765A (en) * | 1980-08-18 | 1984-08-28 | British Telecommunications | Electronic telephone exchanges and optical fiber links for use therein |
| KR930015910A (ko) * | 1991-12-23 | 1993-07-24 | 경상현 | 전전자 교환기의 동기 클럭 분배 장치 |
| KR970025267A (ko) * | 1995-10-31 | 1997-05-30 | 유기범 | 디지탈 전전자 교환기의 cdl과 ssw의 통합구조 |
-
1999
- 1999-12-30 KR KR1019990066220A patent/KR100323108B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4468765A (en) * | 1980-08-18 | 1984-08-28 | British Telecommunications | Electronic telephone exchanges and optical fiber links for use therein |
| KR930015910A (ko) * | 1991-12-23 | 1993-07-24 | 경상현 | 전전자 교환기의 동기 클럭 분배 장치 |
| KR970025267A (ko) * | 1995-10-31 | 1997-05-30 | 유기범 | 디지탈 전전자 교환기의 cdl과 ssw의 통합구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010058849A (ko) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1211824A (en) | Time division multiplex switching network permitting communications between one or several calling parties and one or several called parties | |
| US7050468B2 (en) | Multiplexed signal transmitter/receiver, communication system, and multiplexing transmission method | |
| US4799217A (en) | Three time slot digital subscriber line termination | |
| JP2564375B2 (ja) | 分岐挿入型多重変換装置 | |
| US6256326B1 (en) | Pseudo-synchronization prevention method in SDH transmission mode, pseudo-synchronization preventing SDH transmission system, and transmitter-receiver in pseudo-synchronization preventing SDH transmission system | |
| US4905228A (en) | Digital transmission channel framing | |
| KR100323108B1 (ko) | 전전자 교환기의 중앙 데이터링크 회로팩 | |
| JPH07297803A (ja) | データ速度変換装置 | |
| US4191857A (en) | Digital trunk supervisory decoder multiplexor for ground start or E&M signalling on a common T1 span | |
| KR100347418B1 (ko) | 전전자 교환기의 국부데이터링크 회로팩 | |
| US6515995B1 (en) | Asymmetric digital subscriber line interfacing system in an ATM exchange system | |
| JP3763889B2 (ja) | デジタル伝送装置 | |
| KR100284001B1 (ko) | 광가입자 전송장치에서의 계위단위신호 및 관리단위신호에 대한 타임 슬롯 스위칭 장치 | |
| KR0171760B1 (ko) | 디지털 전전자교환기의 cdl과 ssw의 통합구조 | |
| JP3414659B2 (ja) | 多重化方式 | |
| US20090161698A1 (en) | Method and apparatus for data processing | |
| KR100282406B1 (ko) | 에이티엠 셀 변환 시스템에서 톤과 디티엠에프스위칭 장치 및방법 | |
| KR0147508B1 (ko) | 개선된 타임스위치/리이크 인터페이스장치 | |
| KR100271312B1 (ko) | 광가입자 전송장치에서의 관리단위신호 교환장치 | |
| KR0174697B1 (ko) | 교환시스템의 광트렁크 인터페이스 회로 | |
| KR100233099B1 (ko) | 양방향 stm-1 정합을 갖는 시분할 스위치 장치 | |
| KR100603571B1 (ko) | 싱글 ｐｈｙ 링크계층소자와 멀티 ｐｈｙ물리계층소자와의 정합장치 및 방법 | |
| KR100255812B1 (ko) | Atm셀 구조 복구방법 | |
| JPH11177687A (ja) | 網同期装置 | |
| KR100255809B1 (ko) | 수요밀집형 광가입자 전송장치에서의 pstn망 접속장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070118 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |