KR100347418B1

KR100347418B1 - 전전자 교환기의 국부데이터링크 회로팩

Info

Publication number: KR100347418B1
Application number: KR1019990066221A
Authority: KR
Inventors: 류지형; 이규호
Original assignee: 주식회사 하이닉스반도체
Priority date: 1999-12-30
Filing date: 1999-12-30
Publication date: 2002-08-03
Also published as: KR20010058850A

Abstract

본 발명은 전전자교환기에 내설된 국부데이터링크 정합회로팩으로서, 입력된 데이터를 광전(光電)변환하여 전송하는 광데이터송수신부와; 2048 채널 가입자의 음성데이터 및 IPC 데이터의 다중화 및 역다중화 기능과, 이중화제어를 수행하는 STM 프레임 처리부와; 타임스위치와 정합되는 2048 채널가입자의 음성데이터의 버퍼링 기능을 수행하는 메모리부와; 프로세서 PBA와 정합되는 IPC 데이터의 버퍼링 기능을 수행하는 버퍼부와; 국부 데이터링크 정합 PBA인 LLIA의 제어 기능을 수행하는 TSLP와의 데이터를 주고 받기 위한 TD 버스 I/F부와; PBA 동작클럭을 수신하는 클럭입력부와; STM 프레임 동기화 과정을 수행하는 위상동기회로부와; LLIA의 TD 버스 인터페이스, 클럭 감시, 위상동기용 주파수 공급, 어드레스 생성, IPC 및 PCM 데이터의 직/병렬 변환 기능을 수행하는 국부 신호정합부를 포함하는 전전자 교환기의 국부 데이터링크 정합 회로팩에 관한 것으로서, ITU-T G.80X 권고안을 바탕으로 한 프레임구조를 채택함으로써, 향후 성능을 개선하고, ATM 스위치로의 기술변화에 능동적으로 대응할 수 있는 파생 효과가 있다. 또한, 기존의 전전교환기와 달리 2048 채널 트렁크를 지원하고, 타임스위치와 2048 채널 정합이 가능한 데이터링크를 수용하여 PBA 수를 종전보다 1/2 규모로 줄일 수 있으므로, 원가면에서 대폭적인 절감이 가능하다.

Description

전전자 교환기의 국부데이터링크 회로팩{The cocal local data link circuit pack of the full electronic exchanger}

본 발명은 전전자 교환기의 국부 데이터링크 회로팩에 관한 것으로서, 특히전전자 교환기의 타임스위치 및 중앙데이터 링크블록과 정합시 국제적으로 공인된 STM-1 프레임구조를 지원하는 국부데이터 링크장치를 구현하여 데이터링크 블록을 소형화한 전자교환기의 국부데이터 링크 회로팩에 관한 것이다.

일반적으로, 전전자 교환기의 타임스위치(Time Switch)와 스페이스 스위치(Space Switch) 사이를 연결하기 위해서는 국부데이터링크 회로팩으로서 고속, 고신뢰성을 가진 광데이터 정합장치가 구비되어야 한다.

이러한 종래의 국부 데이터링크 회로팩은 고속 동작에 적합한 Emitter Coupled Logic(ECL) 소자로 구성 되어 광신호 송수신 회로팩인 Optic Transmitter Receiver Daughter Board Assembly(OTRD)를 통해 CDL 블록의 중앙 데이터링크 정합회로팩(SLIA)과 정합되며, Time Switch Interface Board Assembly(TSIA)와도 정합 기능을 수행하며, TSL 블럭에서 요구되는 각종 타이밍 신호를 제공한다.

TSIA로부터 가입자 전화 채널 데이터를 수신하고, Control Interworking(CI) 블럭으로부터 Inter Processor Communication(IPC) 데이터를 수신하여 0타임슬롯부터 1,023타임슬롯까지의 8비트 1,024채널 데이터 스트림(stream)으로 다중화한다.

다중화된 가입자 전화 채널 데이터는 65.536 Mbps의 Non Return-to-zero(NRZ) 직렬 비트열로 다중화되어 Code Mark Inversion II(CMI II) 부호로 변환된 후 타임 슬롯 0,1에 CMI II 부호에 위반(violation)되어 삽입된 Frame Alignment Word(FAW)와 함께 광신호 송.수신 장치인 OTRD로 송출된다.

OTRD로부터 광신호에서 전기적인 신호로 변환된 CMI II 비트열을 수신하여 비트 클럭 및 프레임을 추출하고, 추출된 비트 클럭으로 데이터를 리타임하여 CMIII 부호를 NRZ으로 복호화한다. 검출된 시스팀 프레임 위상 정보를 기준으로 수신 비트열로부터 타임슬롯 단위로 8비트의 가입자 전화 채널 데이터로 변환된 수신 데이터는 재생 8.192 MHz 클럭에 동기되어 프레임 메모리에 수록된다.

프레임 메모리에 수록된 데이터는 TSIA의 요구 타이밍에 따라 읽혀지고, 읽혀진 데이터는 링크 패리티 데이터에 의해 데이터 링크의 전송상 오류가 발생하였는지 여부가 점검된다. 또한 수신 데이터는 역다중화되어 가입자 전화 채널은 TSIA로 송출되고, IPC 데이터는 CI 블럭으로 송출된다.

그런데, 실제 전송율은 132.072 Mbps 선로속도를 갖는 1024 채널 정합이고, 각종 비음성 통신용 채널이 적어도 32 채널인데 별도의 유지 보수용 채널이 없어 유지보수 기능수행에 상당한 취약점을 갖고 있다.

본 발명은 상술한 문제점을 개선하기 위한 것으로서, 타임 스위치부와 중앙데이터 링크부와의 정합장치인 국부데이터 링크부 사이의 광데이터 링크에 2048채널을 STM-1 프레임의 페이로드에 매핑시켜 실제 광링크의 전송비트율을 2배이상 향상시킨 155.520Mbps의 전송율을 갖는 링크를 4개 수용한 전자교환기의 국부데이터 링크 회로팩을 제공하는데 그 목적이 있다.

도 1은 본 발명에 따라 전전자 교환기의 국부 데이터링크 회로팩의 구성을 나타낸 블록도.

〈도면의 주요 부분에 대한 부호의 설명〉

10 : 클럭입력부 12 : TD 버스 인터페이스부

14 : 인터페이스부 16 : 국부 신호정합부

18 : 위상동기회로 20 : 메모리

22 : STM 프레임처리부 24 : 광데이터 송수신부

26 : 로컬클럭 100: 국부 데이터링크 정합회로팩

상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, SDH(SynchronousDigital Hiarachy) 계위의 STM-1(Synchronous Transmission Mode - 1) 프레임을 사용한 155.520Mbps 선로 속도를 가진다.

본 발명의 다른 특징에 의하면, 초당 전송 데이타의 전체 채널 수는 2048 채널이고, 링크당 2배의 집적도를 가진다.

본 발명의 또 다른 특징에 의하면, 광 송수신 정합 회로팩 분리하지 않고 포함시킨 구조이다.

본 발명의 또 다른 특징에 의하면, STM-1 오버헤드가 지원하는 유지 보수 기능을 활용한 방식이고, 프레임 동기 신호용 채널 FAW(Frame Alignment Word)를 STM-1의 RSOH(Regenerator Section Over Head)의 하나인 A1, A2로 대체, 기존의 링크 페리티부는 B1, B2, B3등의 오버 헤드를 사용하여 링크 상태 감시를 보다 강화, 오버 헤드 K1, K2의 자동 보호 절체 기능을 활용하여 이중화제어기능을 용이하게 한 구조이다.

본 발명의 또 다른 특징에 의하면, 국부 데이터링크 정합회로팩을 고집적의 EPLD 기술로 구현한다.

이하, 본 발명에 따라 전전자교환기의 국부 데이터링크 정합 회로팩을 상세히 설명하도록 한다.

도 1은 본 발명에 따라 전전자교환기의 국부 데이터링크 정합회로팩의 구성을 나타낸 블록도로서, 국부 데이터링크 정합회로팩(100)은 전전자교환기의 로컬데이터블록(Local Data Block)에 모듈(Module) 형태로 설치되어 있다.

타임스위치(Time Switch)부와 연결되어 소정의 클럭을 발생시키는 클럭입력부(10)와, TSLP와 연결되어 데이터전송시 인터페이스가 되는 TD버스 인터페이스부(12)와, 드라이버칩과 리시버칩으로 이루어져 TSMA PCNA와 연결된 인터페이스부(14)가 각각 구비되어 있다.

상기 클럭입력부(10) 및 TD 버스 인터페이스부(12)와 각각 연결되어, 직/병렬 데이터의 변환, IPC FIFO의 제어, 어드레스의 생성을 수행하는 로컬 신호정합부(16)가 구비되고, 여기에 위상동기회로(Phase Locked Loop; PLL, 18)가 연결되어 있다.

또한, 상기 인터페이스부(14)에는 IPC 및 음성 데이터가 임시 저장되는 메모리부(20)가 연결되는데, 이 메모리부(20)는 음성데이터 송수신을 위한 TX/RX 메모리(20a)와, IPC 데이터의 TX/RX 버퍼 기능을 위한 TX/RX 버퍼(20b)와, 동기전송모드 프레임과의 데이터신호의 송수신 상태점검을 위한 TD/RD 메모리(20c)로 이루어진다.

상기 메모리부(20)의 타단은 오버헤드(OverHead)를 삽입하거나 추출하는 STM 프레임 처리부(22)와 연결되고, 이 STM 프레임 처리부(22)는 데이터의 광전(光電) 변환을 수행하는 광데이터 송수신부(24)에 연결되며, 이 광데이터 송수신부(24)를 통해 CLIA에 연결된다. 이때, 소정의 클럭을 발생시키는 로컬클럭(26)이 상기 광데이터 송수신부(24)와 국부 신호정합부(16)에 각각 연결되어 있다.

이러한 구성을 가진 국부 데이터링크 정합회로팩(100)의 기능 및 세부사항을 설명하도록 한다.

상기 광데이터 송수신부(24)는 155.520 Mbps의 전송율을 갖는 송수신기를 통해 국부 데이터링크 PBA와 정합을 이루는 장치이고, 상기 STM 프레임 처리부(22)는 2048 채널의 가입자 음성 데이터와 8M bps 또는 4M bps의 전송율로 IPC 데이터의 다중화 및 역다중화 기능 및 이중화 제어기능을 수행하는 것으로서, 복수개의 레지스터로 구성된다.

상기 TX, RX, TD, RD, 메모리(20a)(20c)는 타임스위치와 정합되는 2048 채널의 가입자 음성 데이터의 버퍼링 기능을 수행하고, TX, RX 버퍼(20b)는 프로세서 PBA와 정합되는 8M bps, 4M bps의 IPC 데이터의 버퍼링 기능을 수행한다.

이러한 국부 데이터링크 정합회로팩에서, 상기 각 광데이터 송수신부(24)에서는 중앙데이터 링크로부터 수신하여 타임스위치로 송신하는 경우와, 그 반대인 경우를 예로써 설명하도록 한다.

1) 중앙데이터링크에서 수신하여 타임스위치로 송신하는 경우

각 광데이터 송수신부에서는 중앙데이터링크로부터 광케이블을 통해 155.520Mbps 의 시리얼 데이터를 수신해서 클럭과 데이터를 복조한 후, STM 프레임처리부로 전달한다. 이 STM 프레임처리부는 입력된 데이터열에서 오버헤드를 추출하고, 2048 채널 가입자의 음성 데이터도 추출하여 타임으로 스위치로 송신하며, 8M bps 또는 4M bps의 IPC 데이터를 추출하여 프로세서 PBA로 전송하게 된다.

2)타임스위치에서 수신하여 중앙데이터링크로 송신하는 경우

타임스위치에서 오는 2048 채널 가입자의 음성데이터와 8M bps 또는 4M bps의 IPC 데이터를 수신하여 STM 프레임처리부로 전달한다. 전달된 데이터들은 STM 프레임처리부 내에서 오버헤드들과 함께 다중화되어 프레임을 형성해 광데이터 송수신부로 송신하면 이를 155.520 Mbps의 시리얼데이터로 전환시켜 광케이블을 통해 해당 국부 데이터링크 PBA로 전송하게 된다.

상술한 내용을 종합하면, 타임스위치부와 중앙데이터링크부와의 정합장치인 국부 데이터링크 간의 광데이터 링크에 기존의 1024 채널이 아닌 2048 채널을 STM-1 프레임 영역 내에 매핑시켜 실제 광링크의 전송비트율을 종전의 2배이상인 15.520M bps의 전송율을 갖도록 구현한다.

또한, 링크당 2배의 집적도를 가지고, 국부 데이터링크 장치 PBA에서 STM-1 프레임의 처리를 하나의 고집적 EPLD로 구현한 국부 신호정합장치를 이용해서 구현한 PBA는 기존 TSL 블록의 데이터 링크 규모의 1/2 규모로서 동일한 링크용량을 가지게 된다.

상술한 바와 같은 본 실시예의 바람직한 양태에 따르면 다음과 같은 장점을 가진다.

첫째, ITU-T G.80X 권고안을 바탕으로 한 프레임구조를 채택함으로써, 향후 성능을 개선하고, ATM 스위치로의 기술변화에 능동적으로 대응할 수 있는 파생 효과가 있다.

둘째, 기존의 전전교환기와 달리 2048 채널 트렁크를 지원하고, 타임스위치와 2048 채널 정합이 가능한 데이터링크를 수용하여 PBA 수를 종전보다 1/2 규모로 줄일 수 있으므로, 원가면에서 대폭적인 절감이 가능하다.

Claims

전전자교환기에 내설된 국부데이터링크 정합회로팩으로서,

입력된 데이터를 광전(光電)변환하여 전송하는 광데이터송수신부와,

2048 채널 가입자의 음성데이터 및 IPC 데이터의 다중화 및 역다중화 기능과, 이중화제어를 수행하는 STM 프레임 처리부와,

타임스위치와 정합되는 2048 채널가입자의 음성데이터의 버퍼링 기능을 수행하는 메모리부와,

프로세서 PBA와 정합되는 IPC 데이터의 버퍼링 기능을 수행하는 버퍼부와,

국부 데이터링크 정합 PBA인 LLIA의 제어 기능을 수행하는 TSLP와의 데이터를 주고 받기 위한 TD 버스 I/F부와,

PBA 동작클럭을 수신하는 클럭입력부와,

STM 프레임 동기화 과정을 수행하는 위상동기회로부와,

LLIA의 TD 버스 인터페이스, 클럭 감시, PLL용 주파수 공급, 어드레스 생성, IPC 및 PCM 데이터의 직/병렬 변환 기능을 수행하는 국부 신호정합부를 포함하는 전전자 교환기의 국부 데이터링크 정합 회로팩.
제 1 항에 있어서,

상기 IPC 데이터는 8Mbps 또는 4Mbps인 것을 특징으로 하는 전전자 교환기의 국부 데이터링크 정합회로팩.
제 1 항에 있어서,

상기 광데이터송수신부는 SDH(Synchronous Digital Hiarachy) 계위의 STM-1(Synchronous Transmission Mode - 1) 프레임을 사용한 155.520Mbps 선로 속도를 가지는 것을 특징으로 하는 전전자교환기의 국부 데이터링크 정합회로팩.
제 1 항에 있어서,

STM-1 오버헤드가 지원하는 유지 보수 기능을 활용한 방식이고, 프레임 동기 신호용 채널 FAW(Frame Alignment Word)를 STM-1의 RSOH(Regenerator Section Over Head)의 하나인 A1, A2로 대체, 기존의 링크 페리티부는 B1, B2, B3등의 오버 헤드를 사용하여 링크 상태 감시를 보다 강화, 오버 헤드 K1, K2의 자동 보호 절체 기능을 활용하여 이중화제어기능을 용이하게 한 것을 특징으로 하는 전전자교환기의 국부 데이터링크 회로팩.
제 1 항에 있어서,

상기 국부 신호정합부는 고집적의 EPLD를 활용한 하나의 칩으로 구현한 것을 특징으로 하는 전전자 교환기의 국부 데이터링크 회로팩.