KR100364206B1

KR100364206B1 - 이동통신 기지국 시스템내 ａｔｍ 고속 데이터 통신이가능한 정합 장치

Info

Publication number: KR100364206B1
Application number: KR1020000076899A
Authority: KR
Inventors: 정용원
Original assignee: 주식회사 하이닉스반도체
Priority date: 2000-12-15
Filing date: 2000-12-15
Publication date: 2002-12-11
Also published as: KR20020046631A

Abstract

본 발명은 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치, 더욱 상세하게는 ATM 고속 데이터 전송방식의 OC-3 정합을 이용하여 광대역 고속 통신을 수행함과 동시에 E1/T1 라인을 통한 HDLC 데이터 전송 방식으로 협대역 데이터 통신을 수행해주는 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치에 관한 것으로서, 본 발명에 의하면 화상, 영상, 및 음성과 같은 ATM 고속 데이터 전송방식의 광대역 데이터를 전송할 수 있도록 해줌으로써 향후 도래할 초고속 통신 분야를 적극 수용하는 한편, HDLC 데이터 전송방식의 제 2 세대 데이터 통신까지도 수용할 수 있도록 해주는 뛰어난 효과가 있다.

Description

이동통신 기지국 시스템내 ＡＴＭ 고속 데이터 통신이 가능한 정합 장치{INTERFACE DEVICE CAPABLE OF ATM HIGH-SPEED DATA COMMUNICATION IN MOBILE COMMUNICATION BTS SYSTEM}

본 발명은 이동통신 기지국 시스템내 ATM(Asynchronous Transfer Mode; 이하 "ATM"이라 칭함.) 고속 데이터 통신을 이용한 정합 장치에 관한 것으로, 더욱 상세하게는 ATM 고속 데이터 전송방식으로 OC(Optical Carrier level; 이하 "OC"라 칭함.)-3 정합을 이용하여 광대역 고속 통신을 하는 동시에 E1/T1 라인을 이용한 HDLC 데이터 전송 방식으로 협대역 데이터 통신을 하는 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치에 관한 것이다.

주지하다시피, 이동통신 서비스는 1980년대 아날로그 기술 기반의 제 1 세대 방식, 1990년대 디지털 기반 기술의 제 2 세대 방식으로 발전해 왔으며, 제 2 세대 방식에서는 종래의 음성 중심의 서비스를 벗어나 각종 비전화(Non -telephone) 서비스와 데이터 전송서비스까지 서비스 영역이 확대되고 있다. 한편, 사용자의 급격한 증가와 활동 범위의 확대, 개인화, 멀티미디어화 등의 요구에 따라 세계적 규모의 망 사이에서 사용자/이동국간의 이동(Roaming)이 가능하고 다양한 형태의 정보를 송수신할 수 있는 이동통신 방식에 대한 수요가 급증하고 있으며, 이러한 장래의 정보통신 수요에 대처하기 위하여 국제전기연합(ITU)을 중심으로 제 3 세대 이동통신 방식인 IMT(International Mobile Telecommunication)-2000과 관련된 표준화 작업이 진행되고 있으며, 제 3 세대 이동통신 방식은 ATM 셀 전송방식을 채택하고 있다. 이 때, ATM 셀 전송방식은 53바이트의 고정 길이를 가진 셀을 말하며 53바이트 중 5바이트는 48바이트의 정보 데이터의 수신처의 정보를 가지고 있는 바이트이다. 따라서, ATM 셀은 5바이트의 수신처 정보를 가지고있는 헤더 바이트에 따라 하드웨어적으로 고속 통신을 할 수 있다.

종래의 이동통신 기지국 시스템내 데이터 통신은 음성 데이터만을 전송하기 위해 HDLC(High Data Link controller; 이하 "HDLC"라 칭함.) 전송방식으로 E1/T1 라인을 이용하여 협대역 저속 데이터 통신을 하였으나 상술한 종래의 이동통신 기지국 시스템내 데이터 통신은 음성, 영상, 및 화상과 같은 광대역 데이터를 수용할 수 없는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 향후 도래할 초고속 ATM 통신 분야 뿐만 아니라 기존의 데이터 통신 분야까지도 수용 가능하도록 해주기 위한 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치를 제공하는 데 있다.

상기 목적을 달성하기 위하여 본 발명 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치는 백플랜으로부터 ATM 셀 신호를 입력받은 후 그 ATM 셀 신호의 VC/VP 라우팅에 대한 CBR/VBR/ABR 타입을 판독하여 그 셀 별로 데이터 인터페이스를 처리하는 스위치 정합부;

상기 스위치 정합부와 접속되어, 상기 스위치 정합부로부터 ATM 셀 신호를 입력받으면 그 ATM 셀 신호의 헤더정보내 VP/VC를 판독하여 이에 상응한 목적지를 지정하여 전송하는 한편, ATM 셀 신호를 입력받으면 상기 스위치 정합부로 전송하는 데이터 경로 지정부;

상기 데이터 경로 지정부로부터 ATM 셀 신호를 입력받은 후 제 3 세대 데이터이면 ATM 셀 신호를 다중화시켜 전송하는 반면에 그 ATM 셀 신호가 제 2 세대 데이터이면 HDLC로 변환하여 전송하는 한편, ATM 셀 신호를 입력받으면 역다중화시켜 상기 데이터 경로 지정부로 전송하는 반면에 HDLC 신호를 입력받으면 그 HDLC 신호를 ATM 셀 신호로 변환시켜 상기 데이터 경로 지정부로 전송하는 TC 데이터 변환부;

상기 TC 데이터 변환부로부터 HDLC 신호를 입력받으면 트렁크 방식으로 전송하는 한편, HDLC 신호를 입력받으면 이 HDLC 신호를 결합시켜 상기 TC 데이터 변환부로 전송하는 저속 데이터 처리 정합부;

상기 TC 데이터 변환부로부터 ATM 셀 신호를 입력받으면 ATM 고속 데이터 전송방식의 OC-3 라인 또는 OC-5 라인과 정합시켜 전송하는 한편, ATM 셀 신호를 입력받으면 이를 상기 TC 데이터 변환부로 전송하는 고속 데이터 처리 정합부; 및

사용자 터미널로부터 점검신호를 입력받으면 상기 각 블록의 상태를 점검하는 한편, 저속 HDLC 통신 및 고속 통신의 디버깅을 처리하는 시스템 점검부로 구성된 것을 특징으로 한다.

도 1은 본 발명의 일 실시예에 따른 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치의 내부 구성을 나타낸 기능블록도,

도 2는 도 1에 따른 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치중 스위치 정합부의 구성을 상세히 나타낸 기능블록도,

도 3은 도 1에 따른 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치중 데이터 경로 지정부의 구성을 상세히 나타낸 기능블록도,

도 4는 도 1에 따른 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치중 저속 데이터 처리부의 구성을 상세히 나타낸 기능블록도,

도 5는 도 1에 따른 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치중 시스템 점검부의 구성을 상세히 나타낸 기능블록도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 스위치 정합부 200 : 데이터 경로 지정부

300 : TC 데이터 변환부 400 : 고속 데이터 처리부

500 : 저속 데이터 처리부 600 : 시스템 점검부

이하, 본 발명의 일 실시예에 의한 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 1은 본 발명의 일 실시예에 의한 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치의 기능블록도로서, 본 발명의 일 실시예에 의한 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치는 스위치 정합부(100), 데이터 경로 지정부(200), TC(Transaction Capabilities; 이하 "TC"라 칭함.) 데이터 변환부(300), 고속 데이터 처리부(400), 저속 데이터 처리부(500), 및 시스템 점검부(600)로 구성되어 있다.

상기 스위치 정합부(100)는 전단의 백플랜(Back Plane)과 유토피아(UTOPIA) 레벨(Level) 1 방식으로 정합하여 ATM 셀 신호를 입력받아 상기 데이터 경로 지정부(200)로 전송하는 한편, ATM 셀 신호의 VC(Virtur Channel)/VP(Virtur Path) 라우팅에 대해 CBR(Constant Bit Rate)/VBR(Variable Bit Rate)/ABR(Available Bit Rate) 타입을 판독하여 그 셀 별로 데이터 인터페이스(Interface)를 처리하는 역할을 하며, 도 2에 도시된 바와 같이 ATM 셀 인터페이스(110), ATM 셀 신호정합부(120), 및 제 1 메모리(130)로 구성되어 있다.

상기 스위치 정합부(100)내 장착된 ATM 셀 인터페이스(110)는 백플랜과 물리적으로 정합하는 역할을 한다.

또한, 상기 스위치 정합부(100)내 장착된 ATM 셀 신호 정합부(120)는 상기 셀 인터페이스부(110)와 유토피아 레벨 1 방식으로 정합하여, ATM 셀 신호를 입력받으면 상기 제 1 메모리(130)의 VC/VP의 정보를 판독한 후 그 ATM 셀 신호의 타입을 지정하여 상기 데이터 경로 지정부(200)로 전송하는 한편, 상기 데이터 경로 지정부(200)로부터 ATM 셀 신호를 입력받으면 상기 제 1 메모리(130)의 VC/VP의 정보를 판독한 후 그 ATM 셀 신호의 타입을 지정하여 ATM 셀 인터페이스부(120)로 전송하는 역할을 한다.

그리고, 상기 스위치 정합부(100)내 장착된 제 1 메모리(130)는 CBR/VBR/ABR 타입의 데이터 통신을 수행할 수 있도록 VC/VP의 정보를 저장하는 역할을 한다.

또한, 상기 데이터 경로 지정부(200)는 상기 스위치 정합부(100)와 유토피아 레벨 1 방식 정합하며 또한 상기 TC 데이터 변환부(300)에는 유토피아 레벨 2 방식으로 정합하여 ATM 셀 신호를 ATM 셀 신호의 헤더정보내 VP/VC를 이용해 상기 TC 데이터 변환부(300) 또는 상기 시스템 점검부(600)로 전송하는 역할을 하며, 도 3에 도시된 바와 같이 먹스/디먹스부(210), 및 제 2 메모리(220)로 구성되어 있다.

상기 데이터 경로 지정부(200)내 장착된 먹스/디먹스부(210)는 상기 스위치 정합부(100)와 유토피아 레벨 2 방식으로 정합하여 ATM 셀 신호를 입력받으면 상기 제 2 메모리(220)에 저장된 VC/VP 정보를 판독한 후 그 ATM 셀 신호의 전송 루트및 전송 채널을 지정하여 상기 TC 데이터 변환부(300)로 전송하는 반면에 상기 TC 데이터 변환부(300)로부터 ATM 셀 신호를 입력받으면 상기 제 2 메모리(220)에 저장된 VC/VP 정보를 판독한 후 그 ATM 셀 신호의 전송 루트 및 전송 채널을 지정하여 상기 스위치 정합부(100)로 전송하는 한편, 상기 시스템 점검부(600)로부터 디버깅 신호를 입력받으면 상기 ATM 셀 신호를 상기 시스템 점검부(600)로 전송하는 역할을 한다.

또한, 상기 데이터 경로 지정부(200)내 장착된 제 2 메모리(220)는 상기 먹스/디먹스부(210)로부터 입력받은 ATM 셀 신호의 전송 루트 및 전송 채널 정보를 저장하고 있는 역할을 한다.

그리고, 상기 TC 데이터 변환부(300)는 상기 데이터 경로 지정부(200)로부터 ATM 셀 신호를 입력받은 후 협대역 신호이면 HDLC 신호로 변환시켜 저속 데이터 처리 정합부(500)로 다중화하여 전송하는 한편, 광대역 신호이면 ATM 셀 신호를 다중화하여 상기 고속 데이터 처리 정합부(400)로 전송하는 반면에, 상기 고속 데이터 처리 정합부(400)로부터 다중화된 ATM 셀 신호를 입력받으면 그 ATM 셀 신호를 역다중화하여 상기 데이터 경로 지정부(200)로 전송하는 한편, 상기 저속 데이터 처리 정합부(500)로부터 다중화된 HDLC 신호를 입력받으면 그 HDLC 신호를 역다중화하여 상기 데이터 경로 지정부(200)로 전송하는 역할을 한다. 이 때, 상기 TC 데이터 변환부(300)에서 실행하는 다중화/역다중화는 ATM 셀 신호중 단일 유저 형태의 ALL2 셀들을 멀티 유저의 ALL2 셀로 변환하는 다중화 기능을 수행하는 한편, 그의 역다중화 기능을 말한다.

또한, 상기 고속 데이터 처리 정합부(400)는 상기 TC 데이터 변환부(300)로부터 다중화된 ATM 셀 신호를 입력받은 후 ATM 고속 데이터 전송방식의 OC-3 라인 또는 OC-5 라인과 정합시켜 고속으로 ATM 신호를 전송하는 한편, ATM 신호를 입력받으면 이를 상기 TC 데이터 변환부(300)로 전송하는 역할을 한다.

그리고, 상기 저속 데이터 처리 정합부(500)는 상기 TC 데이터 변환부(300)로부터 HDLC 신호를 입력받은 후 트렁크 방식으로 전송하는 한편 기간망으로부터 병렬로 HDLC 신호를 입력받으면 그 HDLC 신호를 결합시켜 상기 TC 데이터 변환부로 전송하는 역할을 하며, 도 4에 도시된 바와 같이 IMA(510), 프레이머(520), 및 LIU(530)로 구성되어 있다. 이 때, 상기 저속 데이터 처리 정합부(500)는 트렁크의 정합 숫자 조절이 가능하며, 최대 4개의 소규모 그룹으로 분리 운용이 가능하다.

상기 저속 데이터 처리 정합부(500)내 장착된 IMA(510)는 상기 TC 데이터 변환부(300)로부터 HDLC 신호를 수신받은 후 분할하여 병렬 전송하는 한편, 기간망으로부터 HDLC 신호를 병렬로 입력받으면 그 신호를 결합하여 상기 TC 데이터 변환부(300)로 전송하는 역할을 한다.

또한, 상기 저속 데이터 처리 정합부(500)내 장착된 프레이머(520)는 상기 IMA(510)로부터 분할된 HDLC 데이터의 일부를 입력받으면 그 신호를 PCM 정합하여 전송하는 한편, PCM 정합된 HDLC 일부 신호를 입력받으면 복호화시켜 상기 IMA(510)로 전송하는 역할을 한다.

그리고, 상기 저속 데이터 처리 정합부(500)내 장착된 LIU(530)는 상기 프레이머(520)로부터 분할되어 PCM 정합된 HDLC 데이터의 일부를 입력받으면 각 HDLC 데이터의 일부를 원거리 전송이 가능한 아날로그 신호로 변환하여 기간망으로 전송하는 한편, 기간망으로부터 상기 HDLC 신호 일부의 아날로그 신호를 입력받으면 그 신호를 복호화시켜 상기 프레이머(520)로 전송하는 역할을 한다.

또한, 상기 시스템 점검부(600)는 사용자 터미널과 접속되어 사용자 터미널로부터 점검신호를 입력받아 상기 스위치 정합부(100), 상기 데이터 경로 지정부(200), 상기 TC 데이터 변환부(300), 상기 고속 데이터 처리부(400), 및 상기 저속 데이터 처리부(500)의 상태를 점검하는 한편, 저속 HDLC 통신 및 고속 ATM 셀 통신의 디버깅을 처리하는 역할을 하며, 도 5에 도시된 바와 같이 관리 제어부(610), 저속 통신 점검부(620), 고속 통신 점검부(630), 및 버퍼(640)로 구성되어 있다.

상기 시스템 점검부(600)내 장착된 저속 통신 점검부(620)는 상기 운용자 터미널로부터 HDLC 신호의 디버깅 신호를 입력받으면 그 디버깅 신호를 상기 데이터 경로 지정부(300)로 전송하는 한편, HDLC 신호를 입력받은 후 HDLC의 통신방식에 이상 유무를 판단하여 상기 운용자 터미널로 점검 신호를 전송하는 역할을 한다.

또한, 상기 시스템 점검부(600)내 장착된 고속 통신 점검부(630)는 상기 운용자 터미널로부터 ATM 셀 신호의 디버깅 신호를 입력받으면 그 디버깅 신호를 상기 데이터 경로 지정부(300)로 전송하는 한편, ATM 셀 신호를 입력받은 후 ATM 셀 통신방식에 이상 유무를 판단하여 상기 운용자 터미널로 점검 신호를 전송하는 역할을 한다.

그리고, 상기 시스템 점검부(600)내 장착된 관리 제어부(610)는 상기 저속 통신 점검부(620) 또는 상기 고속 통신 점검부(630)로부터 시스템 초기화 및 시스템 점검신호를 입력받으면 각 블록의 초기화 기능 및 시스템 상태 점검하여 상기 저속 통신 점검부(620) 또는 상기 고속 통신 점검부(630)를 통해 운용자 터미널로 점검신호를 전송하는 한편, 상기 저속 통신 점검부(620) 또는 상기 고속 통신 점검부(630)로부터 디버깅 신호를 입력받으면 상기 데이터 경로 지정부(300)로 디버깅 신호를 전송하고, 이후 상기 데이터 경로 지정부(300)로부터 ATM 셀 신호 또는 HDLC 신호를 입력받으면 그 신호들을 상기 저속 통신 점검부(620) 또는 상기 고속 통신 점검부(630)로 전송하는 역할을 한다.

또한, 상기 시스템 점검부(600)내 장착된 버퍼(640)는 상기 스위치 정합부(100), 상기 데이터 경로 지정부(200), 상기 TC 데이터 변환부(300), 상기 고속 데이터 처리부(400), 및 상기 저속 데이터 처리부(500)와 상기 관리 제어부(600) 사이에 장착되어 데이터를 임시 저장하는 역할을 한다.

그러면, 상기와 같은 구성을 가지는 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치의 동작과정에 대해 도 1을 참조하여 설명하기로 한다.

먼저, 전단의 백플랜을 통해 ATM 셀 신호를 입력받으면, 상기 스위치 정합부(100)는 전단의 백플랜과 유토피아 레벨 1 방식으로 정합하여 ATM 셀 신호를 수신받은 후 그 ATM 셀 신호의 VC/VP 라우팅에 대한 CBR/VBR/ABR 타입을 판독하여그 셀 별로 데이터 인터페이스를 처리하여 상기 데이터 경로 지정부(200)로 전송한다.

이하, 하기에서는 상술한 상기 스위치 정합부(100)의 세부 동작과정에 대해 도 2를 참조하여 설명하기로 한다.

먼저, 상기 스위치 정합부(100)내 장착된 ATM 셀 인터페이스(110)는 백플랜과 물리적으로 정합하여 ATM 셀 신호를 ATM 셀 신호 정합부(120)로 전송한다.

그러면, 상기 스위치 정합부(100)내 장착된 ATM 셀 신호 정합부(120)는 상기 셀 인터페이스부(110)와 유토피아 레벨 1 방식으로 정합하여 ATM 셀 신호를 상기 데이터 경로 지정부(200)로 전송한다. 이 때, ATM 셀 신호 정합부(120)는 상기 제 1 메모리(130)에 저장된 VC/VP의 정보를 판독한 후 이에 상응한 ATM 셀 신호를 데이터의 타입으로 변환하여 출력하며, 그 데이터의 타입은 CBR/VBR/ABR 이다.

또한, 상기 데이터 경로 지정부(200)는 상기 스위치 정합부(100)와 유토피아 레벨 1 방식 정합하고 또한 상기 TC 데이터 변환부(300)에는 유토피아 레벨 2 방식으로 정합하는 동시에 상기 스위치 정합부(100)로부터 ATM 셀 신호를 입력받은 후 ATM 셀 신호의 헤더정보에 저장된 VP/VC 정보에 따라 상기 TC 데이터 변환부(300) 또는 상기 시스템 점검부(600)로 전송한다.

이하, 하기에서는 상술한 상기 데이터 경로 지정부(200)의 세부 동작과정에 대해 도 3을 참조하여 설명하기로 한다.

먼저, 상기 데이터 경로 지정부(200)내 장착된 먹스/디먹스부(210)는 상기스위치 정합부(100)와 유토피아 레벨 2 방식으로 정합하여 ATM 셀 신호를 입력받으면 상기 제 2 메모리(220)에 저장된 VC/VP 정보를 판독한 후 그 ATM 셀 신호의 전송 루트 및 전송 채널을 지정하여 상기 TC 데이터 변환부(300)로 전송한다.

이 때, 상기 데이터 경로 지정부(200)내 장착된 제 2 메모리(220)는 상기 먹스/디먹스부(210)로부터 입력받은 ATM 셀 신호의 전송 루트 및 전송 채널 정보를 저장한다.

이어서, 상기 TC 데이터 변환부(300)는 상기 데이터 경로 지정부(200)로부터 ATM 셀 신호를 입력받은 후 광대역 ATM 셀 신호를 다중화하여 상기 고속 데이터 처리 정합부(400)로 전송한다.

그러면, 상기 고속 데이터 처리 정합부(400)는 상기 TC 데이터 변환부(300)로부터 다중화된 ATM 셀 신호를 입력받은 후 ATM 고속 데이터 전송방식의 OC-3 라인 또는 OC-5 라인과 정합시켜 고속으로 ATM 신호를 제 3 세대 기간망으로 전송한다.

한편, 상기 제 3 세대 기간망으로부터 ATM 셀 신호를 입력받으면, 상기 고속 데이터 처리 정합부(400)는 그 다중화된 ATM 셀 신호를 상기 TC 데이터 변환부(300)로 전송한다.

그러면, 상기 TC 데이터 변환부(300)는 상기 고속 데이터 처리 정합부(400)로부터 다중화된 ATM 셀 신호를 입력받으면 그 ATM 셀 신호를 역다중화하여 상기데이터 경로 지정부(200)로 전송한다.

이어서, 상기 데이터 경로 지정부(200)는 상기 스위치 정합부(100)와 유토피아 레벨 1 방식 정합하고 또한 상기 TC 데이터 변환부(300)에는 유토피아 레벨 2 방식으로 정합하는 동시에 상기 TC 데이터 변환부(300)로부터 ATM 셀 신호를 입력받으면 VC/VP 정보를 판독한 후 그 ATM 셀 신호의 전송 루트 및 전송 채널을 지정하여 상기 스위치 정합부(100)로 전송한다.

먼저, 상기 데이터 경로 지정부(200)내 장착된 먹스/디먹스부(210)는 상기 스위치 정합부(100)와 유토피아 레벨 2 방식으로 정합하여 상기 TC 데이터 변환부(300)로부터 ATM 셀 신호를 입력받으면 상기 제 2 메모리(220)에 저장된 VC/VP 정보를 판독한 후 그 ATM 셀 신호의 전송 루트 및 전송 채널을 지정하여 상기 스위치 정합부(100)로 전송한다.

그러면, 상기 데이터 경로 지정부(200)내 장착된 제 2 메모리(220)는 상기 먹스/디먹스부(210)로부터 입력받은 ATM 셀 신호의 전송 루트 및 전송 채널 정보를 저장한다.

이어서, 상기 스위치 정합부(100)는 전단의 백플랜과 유토피아 레벨 1 방식으로 정합하여 상기 데이터 경로 지정부(200)로부터 ATM 셀 신호를 수신받은 후 그 ATM 셀 신호의 VC/VP 라우팅에 대한 CBR/VBR/ABR 타입을 판독하여 그 셀 별로 데이터 인터페이스를 처리하여 백플랜으로 전송한다.

먼저, 상기 스위치 정합부(100)내 장착된 ATM 셀 신호 정합부(120)는 상기 셀 인터페이스부(110)와 유토피아 레벨 1 방식으로 정합하여 상기 데이터 경로 지정부(200)로부터 ATM 셀 신호를 입력받아 백플랜으로 전송한다. 이 때, ATM 셀 신호 정합부(120)는 상기 제 1 메모리(130)에 저장된 VC/VP의 정보를 판독한 후 이에 상응한 ATM 셀 신호를 데이터의 타입으로 변환하여 출력하며, 그 데이터의 타입은 CBR/VBR/ABR 이다.

그러면, 상기 스위치 정합부(100)내 장착된 ATM 셀 인터페이스(110)는 백플랜과 물리적으로 정합하여 ATM 셀 신호를 백플랜으로 전송한다.

반면에, 전단의 백플랜을 통해 제 2 세대 이동통신망으로 전송되는 ATM 셀 신호를 입력받으면, 상기 스위치 정합부(100)는 전단의 백플랜과 유토피아 레벨 1 방식으로 정합하여 ATM 셀 신호를 수신받은 후 그 ATM 셀 신호의 VC/VP 라우팅에 대한 CBR/VBR/ABR 타입을 판독하여 그 셀 별로 데이터 인터페이스를 처리하여 상기 데이터 경로 지정부(200)로 전송한다.

먼저, 상기 데이터 경로 지정부(200)내 장착된 먹스/디먹스부(210)는 상기 스위치 정합부(100)와 유토피아 레벨 2 방식으로 정합하여 ATM 셀 신호를 입력받으면 상기 제 2 메모리(220)에 저장된 VC/VP 정보를 판독한 후 그 ATM 셀 신호의 전송 루트 및 전송 채널을 지정하여 상기 TC 데이터 변환부(300)로 전송한다.

이 때, 상기 데이터 경로 지정부(200)내 장착된 제 2 메모리(220)는 상기 먹스/디먹스부(210)로부터 입력받은 ATM 셀 신호의 전송 루트 및 전송 채널 정보를저장한다.

이어서, 상기 TC 데이터 변환부(300)는 상기 데이터 경로 지정부(200)로부터 ATM 셀 신호를 입력받은 후 제 2 세대 이동통신 망으로 전송되는 협대역 신호이면 HDLC 신호로 변환시켜 저속 데이터 처리 정합부(500)로 다중화 하여 전송한다.

그러면, 상기 저속 데이터 처리 정합부(500)는 상기 TC 데이터 변환부(300)로부터 HDLC 신호를 입력받은 후 트렁크 방식으로 기간망으로 전송한다.

이하, 하기에서는 상술한 상기 저속 데이터 처리부(500)의 세부 동작과정에 대해 도 4를 참조하여 설명하기로 한다.

먼저, 상기 저속 데이터 처리 정합부(500)내 장착된 IMA(510)는 상기 TC 데이터 변환부(300)로부터 HDLC 신호를 수신받은 후 분할하여 병렬 상기 프레이머(520)로 전송한다.

그러면, 상기 저속 데이터 처리 정합부(500)내 장착된 프레이머(520)는 상기 IMA(510)로부터 분할된 HDLC 데이터의 일부를 입력받은 후 그 신호를 PCM 정합하여 상기 LIU(530)로 전송한다.

이어서, 상기 저속 데이터 처리 정합부(500)내 장착된 LIU(530)는 상기 프레이머(520)로부터 분할되어 PCM 정합된 HDLC 데이터의 일부를 입력받으면 각 HDLC 데이터의 일부를 원거리 전송이 가능한 아날로그 신호로 변환하여 기간망으로 전송한다.

한편, 상기 제 2 세대 기간망으로부터 HDLC 신호를 입력받으면, 상기 저속 데이터 처리 정합부(500)는 기간망으로부터 병렬로 HDLC 신호를 입력받으면 그 HDLC 신호를 결합시켜 상기 TC 데이터 변환부(300)로 전송한다.

먼저, 상기 저속 데이터 처리 정합부(500)내 장착된 LIU(530)는 기간망으로부터 상기 HDLC 신호 일부의 아날로그 신호를 입력받으면 그 신호를 복호화시켜 상기 프레이머(520)로 전송한다.

그러면, 상기 저속 데이터 처리 정합부(500)내 장착된 프레이머(520)는 상기 LIU(530)로부터 PCM 정합된 HDLC 일부 신호를 입력받으면 복호화시켜 상기 IMA(510)로 전송한다.

이어서, 상기 저속 데이터 처리 정합부(500)내 장착된 IMA(510)는 상기 프레이머(520)부터 HDLC 신호를 병렬로 입력받으면 그 신호를 결합하여 상기 TC 데이터 변환부(300)로 전송한다.

그러면, 상기 TC 데이터 변환부(300)는 상기 저속 데이터 처리 정합부(500)로부터 다중화된 HDLC 신호를 입력받으면 그 HDLC 신호를 ATM 셀 신호로 변환시켜 상기 데이터 경로 지정부(200)로 전송한다.

이어서, 상기 데이터 경로 지정부(200)는 상기 스위치 정합부(100)와 유토피아 레벨 1 방식 정합하고 또한 상기 TC 데이터 변환부(300)에는 유토피아 레벨 2방식으로 정합하는 동시에 상기 TC 데이터 변환부(300)로부터 ATM 셀 신호를 입력받으면 VC/VP 정보를 판독한 후 그 ATM 셀 신호의 전송 루트 및 전송 채널을 지정하여 상기 스위치 정합부(100)로 전송한다.

반면에 운용자 터미널로부터 시스템 점검신호를 입력받으면, 상기 데이터 경로 지정부(200)는 상기 시스템 점검부(600)로 ATM 셀 신호를 전송한다.

먼저, 상기 데이터 경로 지정부(200)내 장착된 먹스/디먹스부(210)는 상기 시스템 점검부(600)로부터 디버깅 신호를 입력받으면 상기 ATM 셀 신호를 상기 시스템 점검부(600)로 전송한다.

이어서, 상기 시스템 점검부(600)는 사용자 터미널과 접속되어 사용자 터미널로부터 점검신호를 입력받아 상기 스위치 정합부(100), 상기 데이터 경로 지정부(200), 상기 TC 데이터 변환부(300), 상기 고속 데이터 처리부(400), 및 상기 저속 데이터 처리부(500)의 상태를 점검하는 한편, 저속 HDLC 통신 및 고속 ATM 셀 통신의 디버깅을 처리한다.

이하, 하기에서는 상술한 상기 시스템 점검부(600)의 세부 동작과정에 대해 도 5를 참조하여 설명하기로 한다.

상기 시스템 점검부(600)내 장착된 저속 통신 점검부(620)는 상기 운용자 터미널로부터 HDLC 신호의 디버깅 신호를 입력받으면 그 디버깅 신호를 상기 데이터 경로 지정부(300)로 전송하는 한편, HDLC 신호를 입력받은 후 HDLC의 통신방식에 이상 유무를 판단하여 상기 운용자 터미널로 점검 신호를 전송한다.

그러면, 상기 시스템 점검부(600)내 장착된 고속 통신 점검부(630)는 상기 운용자 터미널로부터 ATM 셀 신호의 디버깅 신호를 입력받으면 그 디버깅 신호를 상기 데이터 경로 지정부(300)로 전송하는 한편, ATM 셀 신호를 입력받은 후 ATM 셀 통신방식에 이상 유무를 판단하여 상기 운용자 터미널로 점검 신호를 전송한다.

이어서, 상기 시스템 점검부(600)내 장착된 관리 제어부(610)는 상기 저속 통신 점검부(620) 또는 상기 고속 통신 점검부(630)로부터 시스템 초기화 및 시스템 점검신호를 입력받으면 각 블록의 초기화 기능 및 시스템 상태 점검하여 상기 저속 통신 점검부(620) 또는 상기 고속 통신 점검부(630)를 통해 운용자 터미널로 점검신호를 전송하는 한편, 상기 저속 통신 점검부(620) 또는 상기 고속 통신 점검부(630)로부터 디버깅 신호를 입력받으면 상기 데이터 경로 지정부(300)로 디버깅 신호를 전송하고, 이후 상기 데이터 경로 지정부(300)로부터 ATM 셀 신호 또는 HDLC 신호를 입력받으면 그 신호들을 상기 저속 통신 점검부(620) 또는 상기 고속 통신 점검부(630)로 전송한다.

그러면, 상기 시스템 점검부(600)내 장착된 버퍼(640)는 상기 스위치 정합부(100), 상기 데이터 경로 지정부(200), 상기 TC 데이터 변환부(300), 상기 고속 데이터 처리부(400), 및 상기 저속 데이터 처리부(500)와 상기 관리 제어부(600) 사이에 장착되어 데이터를 임시 저장하여 각 블록에 과부화 발생을 억제한다.

상술한 바와 같이 본 발명에 의한 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치에 의하면, ATM 고속 데이터 전송방식을 이용하여 화상, 영상, 및 음성과 같은 종합 데이터를 전송할 수 있음으로써 향후 도래할 초고속 통신 분야에 적극 수용할 수 있을 뿐만 아니라 각 구간 별로 ATM UTOPIA 정합 규격에 준하여 설계하여 호환성이 뛰어난 효과가 있다.

Claims

백플랜과 접속하여 ATM 셀 신호를 수신받은 후 그 ATM 셀 신호의 VC/VP 라우팅에 대한 CBR/VBR/ABR 타입을 판독하여 그 셀 별로 데이터 인터페이스를 처리하는 스위치 정합부;

상기 스위치 정합부와 접속되어, 상기 스위치 정합부로부터 ATM 셀 신호를 입력받으면 그 ATM 셀 신호의 헤더정보내 VP/VC를 판독하여 이에 상응한 목적지를 지정하여 전송하는 한편, ATM 셀 신호를 입력받으면 상기 스위치 정합부로 전송하는 데이터 경로 지정부;

상기 데이터 경로 지정부로부터 ATM 셀 신호를 입력받은 후 제 3 세대 데이터이면 ATM 셀 신호를 다중화시켜 전송하는 반면에 그 ATM 셀 신호가 제 2 세대 데이터이면 HDLC로 변환하여 전송하는 한편, ATM 셀 신호를 입력받으면 역다중화시켜 상기 데이터 경로 지정부로 전송하는 반면에 HDLC 신호를 입력받으면 그 HDLC 신호를 ATM 셀 신호로 변환시켜 상기 데이터 경로 지정부로 전송하는 TC 데이터 변환부;

상기 TC 데이터 변환부로부터 HDLC 신호를 입력받으면 트렁크 방식으로 전송하는 한편, HDLC 신호를 입력받으면 이 HDLC 신호를 결합시켜 상기 TC 데이터 변환부로 전송하는 저속 데이터 처리 정합부;

상기 TC 데이터 변환부로부터 ATM 셀 신호를 입력받으면 ATM 고속 데이터 전송방식의 OC-3 라인 또는 OC-5 라인과 정합시켜 전송하는 한편, ATM 셀 신호를 입력받으면 이를 상기 TC 데이터 변환부로 전송하는 고속 데이터 처리 정합부; 및

사용자 터미널로부터 점검신호를 입력받으면 상기 각 블록의 상태를 점검하는 한편, 저속 HDLC 통신 및 고속 통신의 디버깅을 처리하는 시스템 점검부로 구성된 것을 특징으로 하는 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치.
제 1항에 있어서,

상기 스위치 정합부는, 백플랜과 유토피아 레벨 1 방식으로 접속되는 것을 특징으로 하는 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치.
제 1항에 있어서,

상기 데이터 경로 지정부는, 상기 스위치 정합부와 유토피아 레벨 1 방식으로 접속되는 한편, 상기 TC 데이터 변환부에는 유토피아 레벨 2 방식으로 접속되는 것을 특징으로 하는 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치.
제 1항에 있어서,

상기 스위치 정합부는, 백플랜과 물리적으로 정합하는 ATM 셀 인터페이스;

CBR/VBR/ABR 형태의 데이터 통신을 수행할 수 있도록 VC/VP의 정보를 저장하고 있는 제 1 메모리; 및

상기 셀 인터페이스부와 유토피아 레벨 1 방식으로 정합하여, ATM 셀 신호를 입력받으면 상기 제 1 메모리의 VC/VP의 정보를 판독한 후 그 ATM 셀 신호의 형태를 지정하여 상기 데이터 경로 지정부로 전송하는 한편, 상기 데이터 경로 지정부로부터 ATM 셀 신호를 입력받으면 상기 제 1 메모리의 VC/VP의 정보를 판독한 후 그 ATM 셀 신호의 형태를 지정하여 ATM 셀 인터페이스부로 전송하는 ATM 셀 신호 정합부로 구성된 것을 특징으로 하는 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치.
제 1항에 있어서,

상기 데이터 경로 지정부는, ATM 셀 신호의 전송 루트 및 전송 채널을 저장하고 있는 제 2 메모리; 및

상기 스위치 정합부와 유토피아 레벨 2 방식으로 정합하여 ATM 셀 신호를 입력받으면 상기 제 2 메모리에 저장된 VC/VP 정보를 판독한 후 그 ATM 셀 신호의 전송 루트 및 전송 채널을 지정하여 상기 TC 데이터 변환부로 전송하는 반면에 상기 TC 데이터 변환부로부터 ATM 셀 신호를 입력받으면 상기 제 2 메모리에 저장된VC/VP 정보를 판독한 후 그 ATM 셀 신호의 전송 루트 및 전송 채널을 지정하여 상기 스위치 정합부로 전송하는 한편, 상기 시스템 점검부로부터 디버깅 신호를 입력받으면 상기 ATM 셀 신호를 상기 시스템 점검부로 전송하는 먹스/디먹스부로 구성된 것을 특징으로 하는 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치.
제 1항에 있어서,

상기 저속 데이터 처리 정합부는, 상기 TC 데이터 변환부로부터 HDLC 신호를 수신받은 후 분할하여 병렬 전송하는 한편, 기간망으로부터 HDLC 신호를 병렬로 입력받으면 그 신호를 결합하여 상기 TC 데이터 변환부로 전송하는 IMA;

상기 IMA로부터 분할된 HDLC 데이터의 일부를 입력받으면 그 신호를 PCM 정합하여 전송하는 한편, PCM 정합된 HDLC 일부 신호를 입력받으면 복호화시켜 상기 IMA로 전송하는 프레이머; 및

상기 프레이머로부터 분할되어 PCM 정합된 HDLC 데이터의 일부를 입력받으면 각 HDLC 데이터의 일부를 원거리 전송이 가능한 아날로그 신호로 변환하여 전송하는 한편, 상기 HDLC 신호 일부의 아날로그 신호를 입력받으면 그 신호를 복호화시켜 상기 프레이머로 전송하는 LIU로 구성된 것을 특징으로 하는 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치.
제 1항에 있어서,

상기 시스템 점검부는, 상기 운용자 터미널로부터 HDLC 신호의 디버깅 신호를 입력받으면 그 디버깅 신호를 전송하는 한편, HDLC 신호를 입력받은 후 HDLC의 통신방식에 이상 유무를 판단하여 상기 운용자 터미널로 점검 신호를 전송하는 저속 통신 점검부;

상기 운용자 터미널로부터 ATM 셀 신호의 디버깅 신호를 입력받으면 그 디버깅 신호를 전송하는 한편, ATM 셀 신호를 입력받은 후 ATM 셀 통신방식에 이상 유무를 판단하여 상기 운용자 터미널로 점검 신호를 전송하는 고속 통신 점검부;

상기 저속 통신 점검부 또는 상기 고속 통신 점검부로부터 시스템 초기화 및 시스템 점검신호를 입력받으면 각 블록의 초기화 기능 및 시스템 상태 점검하여 상기 저속 통신 점검부 또는 상기 고속 통신 점검부를 통해 운용자 터미널로 점검신호를 전송하는 한편, 상기 저속 통신 점검부 또는 상기 고속 통신 점검부로부터 디버깅 신호를 입력받으면 상기 데이터 경로 지정부로 디버깅 신호를 전송하고, 이후 상기 데이터 경로 지정부로부터 ATM 셀 신호 또는 HDLC 신호를 입력받으면 그 신호들을 상기 저속 통신 점검부 또는 상기 고속 통신 점검부로 전송하는 관리 제어부; 및

상기 스위치 정합부, 상기 데이터 경로 지정부, 상기 TC 데이터 변환부, 상기 고속 데이터 처리부, 및 상기 저속 데이터 처리부와 상기 관리 제어부 사이에 장착되어 데이터를 임시 저장하는 버퍼로 구성된 것을 특징으로 하는 이동통신 기지국 시스템내 ATM 고속 데이터 통신을 이용한 정합 장치.