KR100220569B1 - 전전자 교환기의 데이터 링크장치 - Google Patents

전전자 교환기의 데이터 링크장치 Download PDF

Info

Publication number
KR100220569B1
KR100220569B1 KR1019960016694A KR19960016694A KR100220569B1 KR 100220569 B1 KR100220569 B1 KR 100220569B1 KR 1019960016694 A KR1019960016694 A KR 1019960016694A KR 19960016694 A KR19960016694 A KR 19960016694A KR 100220569 B1 KR100220569 B1 KR 100220569B1
Authority
KR
South Korea
Prior art keywords
data
link
switch
conversion mode
synchronous conversion
Prior art date
Application number
KR1019960016694A
Other languages
English (en)
Other versions
KR970078315A (ko
Inventor
최승혁
김유성
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960016694A priority Critical patent/KR100220569B1/ko
Publication of KR970078315A publication Critical patent/KR970078315A/ko
Application granted granted Critical
Publication of KR100220569B1 publication Critical patent/KR100220569B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H04Q3/526—Optical switching systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/22—Synchronisation circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/30—PCM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/34—Microprocessors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 전전자 교환기의 데이타 링크장치에 관한 것으로서, 이는 타임 스위치와 공간 스위치 사이의 대용량 전송, 고속, 고신뢰성을 위해 설치되는 데이타 링크를 155.520Mbps의 SDH 계위의 동기변환 모드-1 프레임으로 대처하여 데이타를 고속 전송하도록 한 것이다.
상기와 같은 목적을 달성하기 위한 본 발명 전전자 교환기의 데이타 링크장치는 타임 스위치의 데이타 링크부와 공간 스위치의 데이타 링크부를 4 : 1로 정합하고 그 각각의 데이타 링크부는 광케이블의 선로 비트율이 155.520Mbps이고 송신과 수신의 쌍으로 하나의 링크를 이루며 점대점 방식으로 이중화 되어 구성함으로서 달성된다.

Description

전전자 교환기의 데이타 링크장치
제1도는 본 발명 전전자 교환기의 데이타 링크장치 구성도.
제2도는 제1도 타임 스위치의 링크부를 보다 상세하게 도시한 구성도.
제3도는 제1도 공간 스위치의 링크부를 보다 상세하게 도시한 구성도.
* 도면의 주요부분에 대한 부호의 설명
100103 : 타임 스위치 100a103a : 링크부
104 : 공간 스위치 200 : 제 1 동기변환모드 프레임 처리부
201 : 제 1 수신부 202 : 제 1 데이타 수집부
203 : 제 1 다중화부 204 : 제 1 광송수신부
205 : 제 1 역다중화부 206 : 제 1 드라이버
207 : 제 1 메모리
본 발명은 전전자 교환기의 동기변환모드-1급(STM-1; Synchronous Transmission Mode-1) 데이타 링크에 관한 것으로, 좀더 상세하게는 전전자 교환기에서 타임 스위치와 공간 스위치 사이의 대용량 데이타 전송 방식을 동기변환모드-1급(STM-1)의 국제 표준 프레임 구조를 이용하여 4 : 1의 고집중형 형태로 구현한 고속 데이타 링크장치에 관한 것이다.
일반적으로, 전전자 교환기의 타임 스위치와 스페이스(공간) 스위치는 교환기의 구조적 특성상 적게는 2미터 이내에서 많게는 수십 미터의 거리를 두고 위치하게 된다.
따라서, 그 타임 스위치와 공간 스위치 간의 데이타 링크는 고속, 고신뢰성의 광데이타 링크를 필요로 하게 된다.
그러나, 종래의 전전자 교환기의 데이타 링크는 타임 스위치쪽 링크 블럭과 공간 스위치쪽 링크 블럭이 65.536Mbps(bps; bit per/second)의 데이타를 1 : 1의 포인터(Point) 대 포인터 방식으로 송수신함으로써 규모가 크고 원가가 높을뿐 아니라 각종 음성 통신용 채널이 적어도 38채널 이상이어서 실제의 가입자용 통화 채널의 전송율이 더욱 적어지게 되는 문제점이 있었다.
따라서, 본 발명의 목적은 상기와 같은 종래의 문제점을 감안하여 타임 스위치와 공간 스위치 사이의 대용량 전송, 고속, 고신뢰성을 위해 설치되는 데이타 링크를 155.520Mbps의 SDH(Synchronous Digital Hiarachy) 계위의 동기변환모드-1(STM-1) 프레임으로 대처하여 데이타를 고속 전송하도록 하는 전전자 교환기의 데이타 링크장치를 제공함에 있다.
본 발명의 또다른 목적은 상기 동기변환모드-1 오버헤드가 지원하는 유지보수 기능을 활용하여 보다 신뢰성을 높이도록 하는데 있다.
본 발명의 또다른 목적은 고집적 EPLD를 활용 공간 스위치쪽의 링크를 PBA당 4링크 구조를 채용하여 고집적화를 이루도록 하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명 전전자 교환기의 데이타 링크장치는 타임 스위치의 데이타 링크부와 공간 스위치의 데이타 링크부를 4 : 1로 정합하고 그 각각의 데이타 링크부는 광케이블의 선로 비트율이 155.520Mbps이고 송신과 수신의 쌍으로 하나의 링크를 이루며 점대점 방식으로 이중화 되어 구성된 것을 특징으로 한다.
상기에서, 타임 스위치의 데이타 링크부는 타임 스위치에서 타임 스위칭이 끝난 PCM 데이타와 타임 스위치쪽 프로세서간 통신 블럭으로부터의 프로세서간 통신데이타를 수신하는 수신수단과; 상기 수신수단에서 수신한 데이타와 타임 스위치 링크부 자체의 OAM 데이타를 다중화하여 출력하는 다중화수단과; 상기 다중화수단을 통해 입력되는 할당된 채널 데이타를 동기변환모드-1급으로 프레임 처리하여 전송하는 동기변환 프레임 처리수단과; 상기 동기변환 프레임 처리수단에서 얻어진 데이타를 광전 변환하여 공간 스위치의 링크부로 전송하고 그로부터의 광데이타를 수신하여 동기변환 프레임 처리수단에 제공하는 광송수신수단과; 상기 동기변환 프레임 처리수단에서 얻어진 데이타에서 프로세서간 통신데이타와 PCM 데이타를 분리하여 드라이버를 통해 프로세서간 블럭과 타임 스위치로 전송하는 역다중화수단과; 상기 역다중화수단을 통해 수신된 동기변환모드의 특정 채널을 저장하여 출력하는 메모리수단과; 상기 메모리수단에 저장된 채널 데이타를 읽어들여 프로세서에 전송하고 그 프로세서에서 입력되는 모드/어드레스를 해석하여 각종 명령을 수행하는 중앙처리장치 정합 및 타이밍 발생수단으로 이루어짐을 특징으로 한다.
상기에서 공간 스위치의 링크부는 상기 타임 스위치의 링크부와 동일하게 구성되고, 망동기수단으로 부터 각종 동기용 기준클럭을 입력받아 위상차를 최소화하고 국부발진 발생수단을 통해 입력되는 국부발진 주파수에 따라 동기를 조절하여 공간 스위치의 링크부에 제공하는 클럭선택 및 위상동기루프회로를 더 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제1도는 본 발명 전전자 교환기의 데이타 링크장치 구성도로서, 이에 도시한 바와같이, 제 1 내지 제 4 타임 스위치(100 내지 103)의 제 1 내지 제 4 링크부(100a 내지 103a)와 공간 스위치(104)의 제 5 링크부(104a)를 4 : 1로 정합하고 그 각각의 제 1 내지 제 5 링크부(100a 내지 104a)는 광케이블의 선로 비트율이 155.520Mbps 이고 송신과 수신의 쌍으로 하나의 링크를 이룬다.
상기에서 제 1 내지 제 4 타임 스위치(100 내지 103)의 제 1 내지 제 4 링크부(100a 내지 103a)는 각각의 제 1 내지 제 4 타임 스위치(100 내지 103)에서 타임 스위칭이 끝난 PCM 데이타와 타임 스위치쪽 프로세서간 통신 블럭으로부터의 프로세서간 통신데이타를 수신하는 제 1 수신부(201)와; 상기 제 1 수신부(201)에서 수신한 데이타와 제 1 내지 제 4 타임 스위치(100 내지 103)의 제 1 내지 제 4 링크부(100a 내지 103a) 자체의 OAM 데이타를 제 1 데이타 수집부(202)로 부터 입력받아 다중화하여 출력하는 제 1 다중화부(203)와; 상기 제 1 다중화부(203)를 통해 입력되는 할당된 채널 데이타를 동기변환모드-1급으로 프레임 처리하여 전송하는 제 1 동기변환 프레임 처리부(200)와; 상기 제 1 동기변환모드 프레임 처리부(200)에서 처리된 데이타를 광전 변환하여 공간 스위치(104)의 제 5 링크부(104a)로 전송하고 그로부터의 광데이타를 수신하여 제 1 동기변환모드 프레임 처리부(200)에 제공하는 제 1 광송수신부(204)와; 상기 제 1 동기변환모드 프레임 처리부(200)에서 얻어진 데이타에서 프로세서간 통신데이타와 PCM 데이타를 분리하여 제 1 드라이버(206)를 통해 프로세서간 블럭과 타임 스위치로 전송하는 제 1 역다중화부(205)와; 상기 제 1 역다중화부(205)를 통해 수신된 동기변환모드의 특정 채널을 저장하여 출력하는 제 1 메모리(207)와; 상기 제 1 메모리(207)에 저장된 채널 데이타를 읽어들여 프로세서에 전송하고 그 프로세서에서 입력되는 모드/어드레스를 해석하여 각종 명령을 수행하는 중앙처리장치 정합 및 타이밍 발생부(208)와; 상기 중앙처리장치 정합 및 타이밍 발생부(208)에 국부발진 클럭을 제공하는 제 1 국부발진 발생부(209)로 구성한다.
상기에서 공간 스위치(104)의 제 5 링크부(104a)는 제3도에 도시한 바와같이, 공간 스위칭이 끝난 PCM 데이타와 프로세서 통신 블럭으로부터의 프로세서간 통신데이타를 수신하는 제 2 수신부(301)와; 상기 제 2 수신부(301)에서 수신한 데이타와 공간 스위치(104) 자체의 OAM 데이타를 제 2 데이타 수집부(302)로 부터 입력받아 다중화하여 출력하는 제 2 다중화부(303)와; 상기 제 1 다중화부(203)를 통해 입력되는 할당된 채널 데이타를 동기변환모드-1급으로 프레임 처리하여 전송하는 제 2 동기변환모드 프레임 처리부(300)와; 상기 제 2 동기변환모드 프레임 처리부(300)에서 처리된 데이타를 광전 변환하여 제 1 내지 제 4 타임 스위치(100 내지 103)의 제 1 내지 제 4 링크부(100a 내지 103a)로 전송하고 그로부터의 광데이타를 수신하여 제 2 동기변환모드 프레임 처리부(300)에 제공하는 제 2 광송수신부(304)와; 상기 제 2 동기변환모드 프레임 처리부(300)에서 얻어진 데이타에서 프로세서간 통신데이타와 PCM 데이타를 분리하여 제 2 드라이버(306)를 통해 프로세서간 블럭과 공간 스위치(104)로 전송하는 제 2 역다중화부(305)와; 상기 제 2 역다중화부(305)를 통해 수신된 동기변환모드의 특정 채널을 저장하여 출력하는 제 2 메모리(307)와; 상기 제 2 메모리(307)에 저장된 채널 데이타를 읽어들여 프로세서에 전송하고 그 프로세서에서 입력되는 모드/어드레스를 해석하여 각종 명령을 수행하는 중앙처리장치 인터페이스(308)와; 외부의 망동기수단으로 부터 각종 동기용 기준클럭을 입력받아 위상차를 최소화하고 국부발진 발생부(311)를 통해 입력되는 국부발진 주파수에 따라 타이밍 발생부(309)를 통해 동기를 조절하여 공간 스위치(104)의 제 5 링크부(104a)에 제공하는 클럭선택 및 위상동기루프회로(310)로 구성한다.
이와같이 구성된 본 발명의 바람직한 실시예를 제1도 내지 제3도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 본 발명의 제 1 내지 제 4 타임 스위치(100 내지 103)의 제 1 내지 제 4 링크부(100a 내지 103a)와 공간 스위치(104)의 제 5 링크부(104a) 간의 광 데이타 링크에 기존의 1024채널이 아닌 2048채널을 동기변환모드(STM-1)의 유료부하부에 매핑시켜 링크 비트율을 155.520Mbps로 전송하게 된다.
따라서, 링크당 2배의 집적도를 이루며, 공간 스위치(104)의 제 5 링크부(104a)에서 동기변환모드-1(STM-1) 프레임의 처리를 한개의 고집적 EPLD로 구현하여 PBA당 4링크 수용함으로서 전체적으로 기존의 공간 스위치쪽 링크 블럭의 규모를 기존의 8분의 1 규모로서 현재와 동일한 링크 용량을 수용하게 된다.
한편, 동기변환모드-1 급의 155.520Mbps로 전송함으로서 기존의 65.536Mbps의 두배를 수용하고도 여유 채널이 많이 생기게 된다.
따라서, 가입자용 음성 채널을 별도의 유지 보수용 비음성 채널에 소비함이 없이 고스란히 이용할 수 있다.
또한, 유지 보수용 채널은 가입자용 음성 채널 이외의 여분의 채널 또는 동기변환모드-1의 오버헤드를 이용하여 처리함으로서 유지보수 기능을 더욱 향상시키며 보다 높은 전송율을 가지게 된다.
이를 제1도 내지 제3도를 참조하여 더욱 구체적으로 설명하면, 제1도에서와 같이, 제 1 내지 제 4 타임 스위치(100 내지 103)의 제 1 내지 제 4 링크부(100a 내지 103a) 4매와 공간 스위치(104)의 제 5 리크부(104a)는 4 : 1로 정합을 이루는 구조를 가지며, 광케이블의 선로 비트율은 155.520Mbps 이고 송신과 수신의 쌍으로 하나의 링크를 이루고, 점대점 방식으로 이중화되어 있다.
그리고, 상기 제 1 내지 제 4 타임 스위치(100 내지 103)의 제 1 내지 제 4 링크부(100a 내지 103a)는 제2도와 같다.
상기 제2도에서의 제 1 내지 제 4 타임 스위치(100 내지 103)의 제 1 내지 제 4 링크부(100a 내지 103a) 중 어느하나의 링크부의 제 1 수신부(201)는 그 해당 타임 스위치에서 타임 스위칭이 끝난 PCM 데이타와 타임 스위치쪽 프로세서간 통신 블럭으로부터의 데이타를 수신하여 제 1 다중화부(203)에 제공하게 된다.
그리고 제 1 데이타 수집부(202)는 타임 스위치의 링크부 자체의 각종 유지 보수, 경보, 상태 데이타를 모은 OAM 데이타를 제 1 다중화부(203)에 제공하게 된다.
상기 제 1 다중화부(203)는 입력된 OAM 데이타와 프로세서간 통신 데이타 및 PCM 데이타를 각각의 할당된 채널에 할당한 후 제 1 동기변환모드 프레임 처리부(200)에 전송하게 된다.
상기 제 1 동기변환모드 프레임 처리부(200)는 동기변환모드-1 급으로 프레임을 형성하여 이를 제 1 광송수신부(204)를 통해 광전 변환하여 공간 스위치(104)의 제 5 링크부(104a)로 전송하게 된다.
한편, 상기 공간 스위치(104)의 제 5 링크부(104a)로 부터 수신된 동기변환모드-1 급 데이타는 상기 제 1 광송수신부(204)를 통해 광전변환되고 STM-1 리프레이밍 기능이 역시 함께 내장된 상기 제 1 동기변환모드 프레임 처리부(200)를 거친 뒤 제 1 역다중화부(205)를 통해 프로세서간 통신데이타와 PCM 데이타로 분리되어 제 1 드라이버(206)를 통해 각각 프로세서간 통신 블럭과 타임 스위치로 전송된다.
한편, 수신된 동기변환모드-1의 특정 채널을 읽어보기 위한 제 1 메모리(207)를 두어 프로세서가 수신 데이타를 읽어볼 수 있도록 한다.
그리고, 중앙처리장치 및 타이밍 발생부(208)는 프로세서에서 입력되는 모드/어드레스 데이타를 제 1 국부발진 발생부(209)의 국부발진 주파수에 의해 해석하여 각종 명령을 제 1 동기변환모드 프레임 처리부(200)에 제공하여 명령을 수행하도록 한다.
그리고, 타임 스위치의 링크부와 대칭을 이루는 공간 스위치(104)쪽의 제 5 링크부(104a)는 제 1 내지 제 4 타임 스위치(100 내지 103)의 제 1 내지 제 4 링크부(100a 내지 103a)를 합한 구조와 유사하며 공간 스위치(104)쪽 제 5 링크부(104a) 고유의 기능을 추가한 형태로서 제3도와 같다.
즉, 상기 공간 스위치(104)의 제 5 링크부(104a)에 구성된 제 2 수신부(301)는 공간 스위칭이 끝난 PCM 데이타와 프로세서간 통신 블럭으로부터의 데이타를 수신하여 제 2 다중화부(303)에 제공하게 된다.
그리고 제 2 데이타 수집부(302)는 공간 스위치(104)의 제 5 링크부(104a) 자체의 각종 유지 보수, 경보, 상태 데이타를 모든 OAM 데이타를 제 2 다중화부(303)에 제공하게 된다.
상기 제 2 다중화부(303)는 입력된 OAM 데이타와 프로세서간 통신 데이타 및 PCM 데이타를 각각의 할당된 채널에 할당한 후 제 2 동기변환모드 프레임 처리부(300)에 전송하게 된다.
상기 제 2 동기변환모드 프레임 처리부(300)는 동기변환모드-1 급으로 프레임을 형성하여 이를 제 2 광송수신부(304)를 통해 광전 변환하여 타임 스위치의 링크부로 전송하게 된다.
한편, 상기 타임 스위치의 링크부로 부터 수신된 동기변환모드-1 급 데이타는 상기 제 2 광송수신부(304)를 통해 광전변환되고 STM-1 리프레이밍 기능이 역시 함께 내장된 상기 제 2 동기변환모드 프레임 처리부(300)를 거친 뒤 제 2 역다중화부(305)를 통해 프로세서간 통신데이타와 PCM 데이타로 분리되어 제 2 드라이버(306)를 통해 각각 프로세서간 통신 블럭과 공간 스위치(104)로 전송된다.
한편, 수신된 동기변환모드-1의 특정 채널을 읽어보기 위한 제 21 메모리(307)를 두어 프로세서가 수신 데이타를 읽어볼 수 있도록 한다.
그리고, 중앙처리장치 인터페이스(308)는 프로세서에서 입력되는 모드/어드레스 데이타를 해석하여 각종 명령을 수행하도록 한다.
또한, 클럭선택 및 위상동기루프회로(310)는 각종 동기용 기준클럭을 외부의 망동기부로부터 받아들이고 제 2 국부발진 발생부(311)로 부터 국부발진 클럭을 받아들여 위상차를 초소화하고 타이밍 발생부(309)를 통해 동기를 조절하여 공간 스위치(104)의 제 5 링크부(104a)에 제공하게 된다.
이상에서 상세히 설명한 바와같이, 본 발명에 따른 전전자 교환기의 데이타 링크장치에 의하면 우선 링크의 속도를 기존의 2배로 향상 시키고 4 : 1의 집적도를 이룸으로서 공간 스위치의 링크부 PBA의 수량을 8분의 1로 감소시켜 규모의 축소와 원가의 절감이라는 이점이 있으며, 가입자용 음성 채널을 완전히 살리면서 유지 보수 채널을 여분의 채널에 할당하고 STM-1의 오버헤드를 활용함으로써 유지보수 면에서 고신뢰성을 확보할 수 있는 효과가 있다.

Claims (3)

  1. 각각의 링크부를 갖는 다수의 타임스위치와 , 상기 타임스위치의 링크부와 4:1로 정합되는 하나의 링크부를 갖는 공간스위치를 포함하며, 각각의 링크부는 광케이블의 선로 비트율이 155.520Mbps이고 송신과 수신의 쌍으로 하나의 링크를 이루도록 구성 한것을 특징으로 하는 전전자 교환기의 데이타 링크장치.
  2. 제1항에 있어서, 타임스위치의 데이타 링크부는, 타임 스위치에서 타임 스위칭이 끝난 PCM 데이타와 타임 스위치쪽 프로세서간 통신 블럭으로부터 프로세서간 통신 데이타를 수신하는 수신수단과, 상기 수신수단에서 수신한 데이타와 타임 스위치 링크부 자체의 OAM데이타를 다중화하여 출력하는 다중화수단과, 상기 다중화수단을 통해 입력되는 할당된 채널 데이타를 동기변환모드-1급으로 프레임처리하여 전송하는 동기변환모드 프레임 처리수단과, 상기 동기변환모드 프레임 처리수단에서 얻어진 데이타를 광전변환하여 공간스위치의 링크부로 전송하고 그로부터의 광데이타를 수신하여 동기변환모드 프레임 처리수단에 제공하는 광송수신수단과, 상기 동기변환모드 프레임 처리수단에서 얻어진 데이타에서 프로세서간 통신 데이타와 PCM 데이타를 분리하여 드라이버를 통해 프로세서간 블록과 타임 스위치로 전송하는 역다중화수단과, 상기 역다중화수단을 통해 수신된 동기변환모드의 특정 채널을 저장하여 출력하는 메모리수단과, 상기 메모리수단에 저장된 채널 데이타를 읽어들여 프로세서에 전송하고 그 프로세서에서 입력되는 모드/어드레스를 해석하여 각종 명령을 수행하는 중앙처리장치 정합 및 타이밍 발생수단으로 이루어짐을 특징으로 한 전전자 교환기의 데이타 링크장치.
  3. 제1항에 있어서, 상기 공간 스위치의 링크부가, 공간 스위칭이 끝난 PCM 데이타와 타임 스위치쪽 프로세서간 통신 블록으로부터 프로세서간 통신 데이타를 수신하는 수신수단과, 상기 수신수단에서 수신한 데이타와 타임 스위치 링크부 자체의 OAM데이타를 다중화하여 출력하는 다중화수단과, 상기 다중화수단을 통해 입력되는 할당된 채널 데이타를 동기변환모드-1급으로 프레임처리하여 전송하는 동기변환모드 프레임 처리수단과, 상기 동기변환모드 프레임 처리수단에서 처리된 데이타를 광전변환하여 타임스위치의 링크부로 전송하고 그로부터의 광데이타를 수신하여 동기변환모드 프레임 처리수단에 제공하는 광송수신수단과, 상기 동기변환모드 프레임 처리수단에서 얻어진 데이타에서 프로세서간 통신 데이타와 PCM 데이타를 분리하여 드라이버를 통해 프로세서간 블록과 타임스위치로 전송하는 역다중화수단과, 상기 역다중화수단을 통해 수신된 동기변환모드의 특정 채널을 저장하여 출력하는 메모리수단과, 상기 메모리수단에 저장된 채널 데이타를 읽어들여 프로세서에 전송하고 그 프로세서에서 입력되는 모드/어드레스를 해석하여 각종 명령을 수행하는 중앙처리장치 인터페이스수단과, 외부의 망동기수단으로부터 각종 동기용 기준클럭을 입력받아 위상차를 최소화하고, 국부발진 발생수단을 통해 입력되는 국부발진 주파수에 따라 타이밍 발생수단을 통해 동기를 조절하여 공간스위치의 링크부에 제공하는 클럭선택 및 위상동기루프수단을 포함하여 구성된 것을 특징으로 하는 전전자 교환기의 데이타 링크장치.
KR1019960016694A 1996-05-17 1996-05-17 전전자 교환기의 데이터 링크장치 KR100220569B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960016694A KR100220569B1 (ko) 1996-05-17 1996-05-17 전전자 교환기의 데이터 링크장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960016694A KR100220569B1 (ko) 1996-05-17 1996-05-17 전전자 교환기의 데이터 링크장치

Publications (2)

Publication Number Publication Date
KR970078315A KR970078315A (ko) 1997-12-12
KR100220569B1 true KR100220569B1 (ko) 1999-09-15

Family

ID=19459040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960016694A KR100220569B1 (ko) 1996-05-17 1996-05-17 전전자 교환기의 데이터 링크장치

Country Status (1)

Country Link
KR (1) KR100220569B1 (ko)

Also Published As

Publication number Publication date
KR970078315A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
CN1083186C (zh) 用于终接并产生同步传输信号的处理器装置
KR0139866B1 (ko) 1이상의 저속 인터페이스회로를 버스접속한 다중화장치
AU745211B2 (en) Clock information transfer system for AAL type 1 transmission
JP2564375B2 (ja) 分岐挿入型多重変換装置
CN1296347A (zh) 时分多路复用总线同步电路和协议及操作方法
US5682257A (en) Optical interface in SONET system
JPS6262636A (ja) 可変通信量と可変変調速度を持つ同期デジタル・リンク用の多重化装置及び多重化分離装置
JP3828013B2 (ja) 伝送システム
EP1705817B1 (en) Apparatus for transmitting data using virtual concatenation
KR100220569B1 (ko) 전전자 교환기의 데이터 링크장치
JP6454216B2 (ja) 光伝送装置、光伝送方法、および、光伝送システム
US7050450B1 (en) Telecommunications system and method for producing a master clock in the same
US5790557A (en) Apparatus for implementing the function of a virtual container-11 and a tributary unit group-2 in a synchronous digital hierarchy
JPH07297803A (ja) データ速度変換装置
JP2001103028A (ja) 信号多重方法
KR0157151B1 (ko) 비동기 전달모드 교환기에서 고속 중계선 정합 장치
JP2005086619A (ja) Ｓｏｎｅｔ／ｓｄｈ装置の監視制御通信方式
KR20010064147A (ko) 동기식디지털계위 다중방식을 적용한 파장분할다중전송시스템의 광 트랜스폰더
KR100263382B1 (ko) 광 가입자 전송장치에 있어서의 tsi기능을 위한 tu 포인터및 au 포인터 정렬 장치
KR100393480B1 (ko) 제어국 시스템내 망 정합 장치
JP2830787B2 (ja) Ｓｄｈ同期通信装置
KR0157387B1 (ko) 전전자 교환시스템에서의 링크/스위치 정합장치
KR100323108B1 (ko) 전전자 교환기의 중앙 데이터링크 회로팩
JP2001274840A (ja) 通信基地局インターフェース装置
KR100347418B1 (ko) 전전자 교환기의 국부데이터링크 회로팩

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070621

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee