CN1083186C - 用于终接并产生同步传输信号的处理器装置 - Google Patents

用于终接并产生同步传输信号的处理器装置 Download PDF

Info

Publication number
CN1083186C
CN1083186C CN96193983A CN96193983A CN1083186C CN 1083186 C CN1083186 C CN 1083186C CN 96193983 A CN96193983 A CN 96193983A CN 96193983 A CN96193983 A CN 96193983A CN 1083186 C CN1083186 C CN 1083186C
Authority
CN
China
Prior art keywords
signal
useful
pay
signals
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96193983A
Other languages
English (en)
Other versions
CN1184574A (zh
Inventor
丹尼尔·P·莱昂
理查德·施罗德
加里·D·汉森
E·劳伦斯·里德
夏莱纳·C·利
迈克尔·H·汉隆
斯蒂芬·A·德施艾内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Holdings Inc
Original Assignee
DSC Communications Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DSC Communications Corp filed Critical DSC Communications Corp
Publication of CN1184574A publication Critical patent/CN1184574A/zh
Application granted granted Critical
Publication of CN1083186C publication Critical patent/CN1083186C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0003—Switching fabrics, e.g. transport network, control network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0003—Switching fabrics, e.g. transport network, control network
    • H04J2203/0012—Switching modules and their interconnections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0028—Local loop
    • H04J2203/0039—Topology
    • H04J2203/0041—Star, e.g. cross-connect, concentrator, subscriber group equipment, remote electronics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0057—Operations, administration and maintenance [OAM]
    • H04J2203/006—Fault tolerance and recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1301—Optical transmission, optical switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1302—Relay switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1304—Coordinate switches, crossbar, 4/2 with relays, coupling field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13208—Inverse multiplexing, channel bonding, e.g. TSSI aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13216—Code signals, frame structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13292—Time division multiplexing, TDM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13332—Broadband, CATV, dynamic bandwidth allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1336—Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13367—Hierarchical multiplexing, add-drop multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

在人局方向，分支处理器(32)包括从STS-1P信号提取同步有效负载包络(SPE)的SPE编码器/译码器。通路终接器(62)可从STS-1P SPE提取DS3信号或矩阵有效负载包络(MPE)。DS1/DS3提取器(68)从DS3或MPE信号生成DS1信号。MPE映像器(70)从DS1信号产生MPE信号。广带级接口(74)将MPE信号转换成在广带中心级矩阵(22)中叉接用的矩阵传输格式(MTF)信号。在出局方向，广带级接口(74)接收来自广带中心级矩阵(22)的MTF信号并从中生成MPE信号。通过MPE映像器(70)传送MPE信号以提取DS1信号。将DS1信号转换成DS3信号或由DS1/DS3提取器(68)映射的另一个MPE信号。通路终接器接收DS3或MPE信号以转换成STS-1P SPE。SPE编码器/译码器从STS-1P SPE产生STS-1P信号以传送到适当接口的子系统或网络。

Description

用于终接并产生同步传输信号的处理器装置
技术领域
本发明一般涉及电信网信令，特别涉及用于终接并产生同步传输信号的处理器装置。
技术背景
数字叉接系统是当今现代电信传输网络不可缺少的部分。包括市内通信公司、长途通信公司和竞争性另营通信公司的所有服务供应者对该系统的使用日益增多。技术上的重大进步已使数字叉接系统可从窄带梳理和测试应用发展到在广带和广带频域中大网络信号的交叉连接。
传统数字叉接系统大都以单核心结构法为基础，其中通过单个交换节点或矩阵进行所有叉接。然而，大多数传输网络结构是以分层信号结构为基础的，其中在访问下一层前，必须完全揭示或处理一层。为了完全处理分层信号结构的网络体系，必须串联连接能够处理不同特性要求的数字叉接系统。
为了串联连接多个数字叉接系统，首先用宽带系统终接高速光电信号，以终接通路并梳理低速广带信号。宽带系统还支持性能监视和测试接入功能。然后，将包括宽带信号的有效负载与宽带系统相连，以支持与获得宽带信号时类似的功能。再用窄带系统终接宽带信号。对于枢纽局，按相反顺序执行上述步骤，以使信号离开枢纽局。
当增加网络复杂度的新业务、新性能和新网络传输信号发展进步时，更加注重于测试接入功能，以通过快速故障隔离和缩短中断时间，提高网络耐久性和业务质量。然而，在通常的串联连接叉接系统中，一旦终接信号以提取嵌入信号，就会失去对接终信号的接入监视和测试。
串联的单个数字叉接系统不能向网络上载送的信号充分提供测试入口。不能在所有网络级提供完整的性能监视、测试接入、通路终接和梳理功能，会极大影响网络耐久性及枢纽局的灵活性。
从上所述，我们可以认识到需要一种能够克服传统数字叉接系统的可靠性问题的数字叉接系统。我们还考虑能够对分层信号结构中的所有信号进行完全测试接入和监测的数字叉接系统效用。此外，单个叉接系统能够处理嵌入多层信号结构中的所有信号是有利的。
发明概述
根据本发明，提供一种用于终接并产生同步传输信号的处理器装置，使其它电信信令技术所带的缺点和问题大为减少或消除。
根据本发明的实施例，提供一种用于终接并产生同步有效负载包络编码器/译码器的处理器装置，使该编码器/译码器接收同步传输信号并从中提取同步有效负载包络。同步传输信号具有非标准开销字段布局以增强信令功能。通路终接器接收同步有效负载包络并将在同步有效负载包络内的嵌入信号映射到矩阵有效负载包络帧。矩阵有效负载包络帧以字节交错格式载送各种网络信号中的任何一种，而与希望传送的网络信号类型无关。广带级接口将矩阵有效负载包络帧转换成具有位交错格式的矩阵传输格式帧。然后，将矩阵传输格式帧与合适的目的端叉接。
本发明提供各种优于其它电信信令技术的技术优点。例如，一个优点在于尽管运转的信号速率不同，还是与网络和其它子系统接口。另一个技术优点在于数据信号叉接采用通常的专利信令格式。对于熟悉本技术的人员来说，通过以下的附图、说明和权利要求书，可以容易地看到其它技术优点。
附图说明
为了更加完全地理解本发明和它的优点，请结合附图参考下面的描述。附图内相同标号表示相同部分，其中：
图1示出综合多速率叉接系统；
图2示出在综合多速率叉接系统中的分支信号处理子系统的方框图；
图3示出分支信号处理子系统所用的矩阵有效负载容量帧的例子；
图4示出分支信号处理子系统所用的矩阵有效负载包络的例子；
图5示出分支信号处理子系统所用的矩阵传输格式的例子；
图6示出在分支信号处理子系统中的矩阵接口的方框图；
图7示出在分支信号处理子系统中的分支处理器的方框图；
图8A-B示出在分支信号处理子系统中的始发/终接级的方框图；
图9示出分支信号处理系统的分支处理器的另一个例子的方框图；
图10示出分支信号处理系统的分支处理器的又一个例子的方框图；
图11示出分支处理器的再一个例子的方框图。
发明的详细描述
图1是综合多速率叉接系统10的方框图。综合多速率叉接系统10包括管理子系统12、宽带子系统14、广带子系统16、和窄带子系统18。综合多速率叉接系统10将不同子系统类型综合为一个叉接系统。宽带子系统14接收用于处理并叉接到网络或广带子系统16的网络光电信号。广带子系统16接收用于直接叉接回到网络或通过宽带子系统14或窄带子系统18叉接回到网络的较低速率网络信号。提供分开的子系统用于宽带、窄带和广带速率，同时以公用控制结构连接各个子系统。
综合多速率叉接系统10可设计成用于国内和国际。对于国内应用，综合多速率叉接系统10提供快速叉接虚拟传输VT、数字信号等级1(DS1)、数字信号等级3(DS3)、同步传输信号STS-1、光载波OC-3、和光载体OC-12等速率的国内信号的能力。对于国际应用，综合多速率叉接系统10提供快速叉接虚拟容器VC-11、虚拟容器VC-12、虚拟容器VC-3、和虚拟容器VC-4的能力，这些虚拟容器包括在同步传输模块STM-1、同步传输模块STM-4和同步传输模块STM-16的链路中，或从在子系统内终接的2M、34M、45M和140M链路映射而得。此外，可以在共同待批的美国专利申请中找到关于综合多速率叉接系统10的一般操作的进一步信息。该申请序号为__，名称为“综合多速率叉接系统”与本申请一起转让给DSC通信有限公司，根据相互参照的要求，列入本说明。
广带子系统16接收来自宽带子系统14、窄带子系统18或网络的信号，以便通过分支信号处理子系统20的资源，进行通路终接、解复用/复用、处理和叉接。在广带子系统16中采用的资源概念是综合多速率叉接系统10的显著优点，它提供按需供应并再分配的容易管理的资源组，而不是需要实际装拆以实现结构变化的专用硬件。
分支信号处理子系统20起广带矩阵中心级22和宽带子系统14、窄带子系统18之间的接口的作用，并通过在内传输链路24的通信起网络接口的作用。内传输链路24将IOL-12光信号传输到子系统。分支信号处理子系统20进行性能监测、复用/解复用、格式转换、和同步与异步网络信号之间的映射功能。分支信号处理子系统20提供广带矩阵的始发级和终接级，用于与广带矩阵中心级22接口，以提供具有正常操作条件下无差错冗余平面和时钟开关装置的冗余三级无阻塞叉接。通过具有广带矩阵传输格式(MTF)的内同步信道26，叉接广带子系统16内的信号。分支信号处理子系统20为电信网内的通信提供综合单个系统中分设的信号速率的能力。
图2是国内分支信号处理子系统20的方框图。分支信号处理器20包括矩阵接口30、含有备件的多个分支处理器32、广带数字矩阵单元始发/终接级34、附加处理器36和单元控制器38。在分支信号处理器20内的每个单元具有对等的冗余单元，不管任何一个单元中出现故障，都确保分支信号处理子系统20连续运作。
在运作中，分支信号处理子系统20接收在内传输链路24上载送的12个STS-IP信号。内传输链路24最好采用应用SONET OC-12速率和帧结构的光学通信。内传输链路24使叉接系统和传输网络的业务量信息、定时、控制和维护信息互相连接。
在入局方向，矩阵接口30使来自内传输链路24的时钟、数据和帧复原。矩阵接口30将内传输链路24的IOL-12光信号转换成等效的STS-12P电信号。矩阵接口30将内传输链路24载送的STS-12P信号解复用成12个STS-1P信号。矩阵接口30校准STS-1P信号，并对12个STS-1P信号中的一个进行的选择监测。矩阵接口30恢复时钟和数据，对传送至处理器32的12个STS-1P信号加两个备用信号中的每个信号，恢复时钟和数据。从内传输链路24提取开销、控制和维护信息，以传输到单元控制器38。
每个分支处理器32接收来自冗余矩阵接口单元30的一对STS-1P信号。分支处理器32选择并终接一个STS-1P信号。在提取STS-1P信号的同步有效负载包络(SPE)之前，STS-1P信号进行组帧和相位校准。为了进行同步处理，通过指针处理，在频率和相位方面将STS-1P SPE上的VT信号锁定本地广带时基上，并将所述VT信号映射为矩阵有效负载容量(MPC)格式。在将DS1信号映射为MPC格式之前，可以从VT信号提取它。至于异步处理，则从STS-1P SPE提取抽出DS3信号，从被终接的DS3信号提取DS1信号，并使之解同步以生成DS1信号。将DS1信号映射为MPC格式。将MPC信号映射为矩阵有效负载包络(MPE)，以转换成矩阵传输格式(MTF)。将MTF信号以68.672Mbit/sec流发送到广带数字矩阵单元始发/终接级34。还可将分支处理器32配置成支持DS3信号终接。
广带数字矩阵单元始发/终接级34接收来自每个分支处理器32(包括备件)的MTF信号。并联终接MTF信号，并通过14×24交叉点交换器将24个输出转换成差分信号，发送到广带矩阵中心级22。
在出局方向，广带数字矩阵单元始发/终接级34接收来自广带矩阵中心级22的24个差分MTF信号。将MTF信号转换成单端信号，然后通过交叉点交换器将交叉点交换器的14个输出发送到每个分支处理器32。
每个分支处理器32接收来自冗余广带数字矩阵单元始发/终接级34的一对MTF信号。MTF信号进行组帧和相位校准。分支处理器32将MTF信号解复用成MPE信号并选择一组MPF信号提取MPC信号。对于同步处理，从MPC信号提取VT信号并将它映射到STS-1P SPE。对于异步处理，从MPC信号提取DS1信号，并将它复用成DS3信号。用将DS3信号映射到STS-1P SPE。对于网关处理，从MPC信号提取DS1信号并将它映射到VT1.5信号。将所得己处理信号放入同步有效负载包络，而且从STS-1P SPE构造STS-1P信号，并对本地矩阵接口时基重新定时。将STS-1P信号发送到矩阵接口30输出。
矩阵接口30接收来自分支处理器32的14个STS-1P时钟和数据信号(12个主信号加2个备用信号)。将14个STS-1P信号中的12个信号复用成等效的STS-12P电信号。将等效的STS-12P电信号转换成内传输链路24上发送的光信号。接收来自单元控制器38的控制和维护信息，并将它们插入等效的STS-12P电信号。
对于起宽带子系统12和广带子系统14之间接口作用的分支信号处理子系统20，矩阵接口30根据宽带时基接收来自宽带子系统12的信息。矩阵接口30的定时受宽带子系统14控制，而内传输链路24的信息在按矩阵接口30循环定时。在处理器32，STS-1P SPE对本地时基重新定时，并终止宽带定时。从广带子系统16的广带时基导出本地时基。
单元控制器38包括大量用于分支信号处理子系统20的控制固件。单元控制器38处理来自管理子系统的控制信息，并将控制信息传到分支处理器32、矩阵接口30、广带数字矩阵单元始发/终接级34和附加处理器36。单元控制器38通过用于串行数据、时钟和复位信号的点到点三线接口与分支信号处理子系统的每个组成部分通信。单元控制器38进行在分支信号处理子系统20处操作所需的控制、监测、告警和恢复支持。
对入局信号流，附加处理器36复用从分支处理器32接收到的STS-1P通路、DS3通路和VT通路的开销。附加处理器32向分支处理器32提供串行开销接口。通过在串行多信道开销总线上进行复用，将没有在分支处理器32上终接的开销传送到附加处理器36，以进一步处理。在出局方向，附加处理器36接收来自串行多信道开销总线的开销数据，解复用到与分支处理器32相连的点到点链路上，并将这些数据发送到分支处理器32插入出局信号。
图3示出DS-1信号映射到矩阵有效负载容量帧中的例子。除了将开销字节用于内部宽带功能外，矩阵有效负载容量帧还具有与VT1.5信号相类似的结构。用与为SONET VT1.5信号规定方法相类似的方法，将DS-1信号映射到矩阵有效负载容量帧。
将矩阵有效负载容量信号映射到矩阵有效负载包络。通过分支信号处理单元32，在规定用于载送各种网络信号的矩阵有效负载包络帧中传输网络业务。矩阵有效负载包络帧具有36字段和用于映射各种异步网络信号的一个内部附加字段的容量。每个字段为28个信道提供一个字节的位置，外加一个空字节。将空字节用于填满可获得的用于MPE有效负载的全部带宽。矩阵有效负载包络具有STS-1有效负载容量。
图4示出矩阵有效负载包络的例子。矩阵有效负载包络采用字节交错数据格式，该格式以矩阵传输格式的形式映射到位交错信号，以便串行发送到广带矩阵中心级22。
通过广带矩阵中心级22，采用矩阵传输格式，在125毫秒同步帧中传输信号。图5示出矩阵传输格式的例子。矩阵传输格式链路提供28条广带信道，而每条信道能够载送VT1.5或VT2有效负载。在矩阵传输格式帧上位交错矩阵信道以使矩阵开关元件的时延和存储要求量最小。
定义包括24个矩阵传输格式帧的超大帧，以提供传输某种内部广带维护信息的有效带宽手段。矩阵传输格式帧包括与在矩阵信道中载送的296比特(37字节)相对应的296个矩阵帧。每个矩阵帧载送28条广带矩阵信道，每条信道1比特，加上一个帧位。将矩阵传输格式信号以串行68.672Mbit/s广带频率流从分支信号处理器32发送到广带数字矩阵单元始发/终接级34，以通过广带矩阵中心级22进入广带叉接矩阵的始发级进行处理。
矩阵有效负载容量帧载送用标准SONET异步映射变换的异步信号。通过将矩阵有效负载容量帧映射到矩阵有效负载包络，可以添加在矩阵有效负载容量格式中不支持的附加开销。为了减小存储要求量，将具有并行格式的矩阵有效负载包络映射为矩阵传输格式的串行方案。与矩阵有效负载包络的平行格式要求多位存储不同，串行方案只要求存储一位。此外，可以将成帧开销加入从矩阵有效负载包络到矩阵传输格式的映像中。
图6是矩阵接口30的方框图。在入局方向，矩阵接口30包括光接收机40，所述光接收机将专利IOL-12光信号转换成专利STS-12P电信号。由高速复用器/解复用器44将来自光接收机40的专利STS-12P电信号转换成STS-12P字节广带数据流。STS解复用器46将来自高速复用器/解复用器44的STS-12P字节广带数据格式转换成位串行格式的12个主STS-1P信号。STS多路分解器46通过由高速复用器/解复用器44生成的77.76MHz STS-12P位时钟，进行数据同步。对于12个主STS-1P信号中的每个信号，STS解复用器46生成相应的时钟信号。STS解复用器46还用相应的时钟信号生成两个附加的STS-1P信号，以接纳剩余的需求。将每个STS-1P信号及相应的时钟信号发送到分支处理器32。
在出局方向，矩阵接口30在STS复用器48以位串行格式接收来自分支处理器32的12个主信号和两个备用STS-1P信号。STS复用器48接收12个STS-1P信号中每个信号的时钟信号，并接收于两个附加STS-1P信号和相应的时钟信号，以接纳剩余需求。STS多路复用器48对位串行格式的12个主STS-1P信号进行相位校准，而且将它们转换成STS-12P字节广带数据格式。将STS-12P字节广带数据格式发送到高速复用器/解复用器44，以串接成STS-12P串行位流。将STS-12P串行位流作为电信号发送到光发信机42。光发信机42将STS-12P电信号转换成IOL-12光信号，发送到矩阵接口30的之外。
矩阵接口30还包括宽带监视器和测试发生器50，它包括有助于故障隔离的STS-1P监测功能。宽带监视器和测试发生器50接收来自STS解复用器46和STS复用器48的串行STS-1P信号和相应的时钟信号。宽带监视器和测试发生器50使STS-1P信号成帧，而且抽出并检验包括在STS-1P信号中的信息。通过监测出入局STS-1P信号，可以更加容易地检测并隔离故障。
矩阵接口30还包括对矩阵接口30提供命令及控制的微处理器单元52。公用总线接口54将微处理器52链接到在矩阵接口30内的所有组成部分。微处理器52提供链路接到分支信号处理子系统20内的单元控制器38，以处理控制信息及开销信息。利用通过驱动器接收机电路56的串行数据链路获得在微处理器单元52和单元控制器38之间传送的信息。
矩阵接口30依据综合多速率叉接系统10内的分支信号处理子系统20的位置完成两种不同的定时功能。对于宽带子系统14和广带子系统16之间的连接，矩阵接口30根据宽带时基接收IOL-12信号。矩阵接口30的定时受宽带子系统14控制，而内传输链路24上的IOL-12信号在矩阵接口30循环定时。将从IOL-12信号恢复的时钟用作本地622MHz压控振荡器(VCO)57的基准。运用从单元处理器38通过微处理器单元52接收到的宽带多帧同步信号加上伺服偏移，生成本地多帧基准信号59。将宽带定时和14个STS-1P信号一起发送到分支处理器32。
对于在窄带子系统18和宽带子系统16之间的连接，矩阵接口30使IOL-12信号基于广带时基。矩阵接口30接收来自广带数字矩阵单元始发/终接级34的6.48MHz时钟和多帧基准信号。选择一组定时信号，并将它用作622MHz VCO57的基准。运用从单元控制器38通过微处理器单元52接收到的所选多帧同步信号加上伺服偏移，生成本地多帧基准信号。在内传输链路24上，将这个基于广带的定时发送到窄带子系统18。
图7是分支处理器32的方框图。分支处理器32包括同步有效负载包络(SPE)编码器/译码器60，它接收来自冗余矩阵接口30的一对STS-1P信号。SPE编码器/译码器60进行关于两个STS-1P信号的成帧、相位校准和性能监测。SPE编码器/译码器60根据性能监测结果或按照单元控制器38通过微处理器单元61在总线63上的指定，选择一个STS-1P信号。选中的STS-1P信号的同步有效负载包络经定位后，用字节并行格式以6.48MHz速率发送到通路终接器62。SPE编码器/译码器60还运用一个STS-1P时钟信号生成本地时基。SPE编码器/译码器60进行时钟测试和选择，而与数据测试无关。将选中的时钟信号用作电压控制振荡器64的基准，以生成本地51.84MHz时钟基准，即STS-1P信号的速率。
通路终接器62接收来自SPE编码器/译码器60的同步有效负载包络，并进行各个字节的开销处理，以由附加处理器36在总线65上进行存取。对于同步处理，通路终接器62运用指针处理从SPT-1P SPE提取VT SPE。产生新的VT帧，并在频率和相位方面将它锁定到本地时基，而且通过指针处理将VT SPE映射到新的帧。通路终接器62运用本地定时将VT SPE映射到矩阵有效负载包络(MPE)帧。对于同步VT与VT的叉接，将MPE帧用字节并行格式以8.584MHz的有效速率发送到信道架单元接口66。对于网关操作，将MPE帧发送到DS1提取器68。对于异步处理，通路终接器62从STS-1P SPE提取DS3数据和时钟信号并将DS3数据和时钟信号发送到DS1提取器68。
在网关操作期间，DS1提取器68接收来自通路终接器62的MPE帧并运用指针处理提取VT1.5 SPE。通过去填充和开销位从VT1.5 SPE提取DS1信号，而且在外部存取用的总线65上将它输出到附加处理器36。DS1提取器68使DS1信号解同步以产生传送到MPE映像器70的平稳的DS1数据和时钟信号。
在异步处理期间，DS1提取器68接收来自通路终接器62的DS3数据和时钟信号，从DS3帧提取DS2信号，并从DS2帧提取DS1信号。和第一种配置相同，DS1提取器68使DS1信号解同步以产生每个DS1信号的数据和时钟信号。将每个DS1数据和时钟信号发送到MPE映像器70。还可以将每个DS1数据和时钟信号发送到DS1监测器72，所述DS1监测器提供在DS1级的增强的性能监测。
MPE映像器70接收来自DS1提取器68的DS1数据和时钟信号。运用本地定时，将DS1信号映射到矩阵有效负载容量(MPC)SPE。然后，运用本地定时将MPC数据映射到MPE帧。将MPE信号用字节并行格式以8.584MHz的有效速率发送到信道业务单元接口66。
在异步和网关操作期间，信道业务单元接口66接收来自用于同步VT与VT叉接的通路终接器62或来自MPE映像器70的MPE信号。信道业务单元接口66将MPE数据发送到信道业务单元或直接把MPE数据送到广带级接口74。信道业务单元进行线路控制和DS1信号的性能监测。微处理器单元61在总线63上控制信道业务单元接口66的数据通路配置。广带级接口74接收来自信道业务单元接口66的MPE数据，而且进行在MPE数据内的数据字段的检验。广带级接口74将MPE信号从字节交错格式转换到位交错格式，以将MPE信号转换成矩阵传输格式(MTF)信号。具有68.672MHz基准频率的压控振荡器80把MTF信号锁定到本地广带时基。将MTF信号发送到冗余广带数字矩阵单元始发/终接级34。
在出局操作期间，分支处理器32在广带级接口74处接收来自冗余广带数字矩阵单元始发/终接级34的一对MTF信号。广带级接口74进行关于两个MTF信号的成帧和相位校准，而且将MTF信号从位交错格式转换到字节交错格式，从而可以提取MPE信号。广带级接口74包括平面选择逻辑，它根据性能监测结果或按照单元控制器38通过微处理器单元61的指定，选择两个MPE信号中的一个信号。将选中的MPE信号用字节并行格式以8.584MHz的有效速率发送到出局信道业务单元接口78。广带级接口74还运用8.584MHz基准时钟和从广带数字矩阵单元始发/终接级34接收到的帧同步信号生成本地时基。广带级接口74进行时钟测试和选择，而与数据选择无关。将选中的时钟和帧同步信号用作压控振荡器80的基准，以生成本地68.672MHz时钟基准，即宽带子系统速率。
信道业务单元接口78接收来自广带级接口74的MPE信号。信道业务单元接口78将MPE信号发送到信道业务单元架或直接将MPE信号送到MPE映像器70进行异步和网关处理或送到通路终接器62进行异步处理。微处理器单元61控制信道业务单元接口78的数据通路配置。
MPE映像70接收来自信道业务单元接口78的出局MPE数据，进行奇偶性核对和检验。MPE映像器70从MPE帧提取MPC信号。从MPC信号的同步有效负载包络提取DS1数据和时钟信号，而且使DS1信号解同步以生成平稳的DS1数据和时钟信号。然后，将DS1信号和时钟信号发送到DS1提取器68。
DS1提取器68接收来自MPE映像70的DS1信号和时钟信号。对于网关操作，将DS1信号映射到VT1.5信号。将VT1.5信号映射为MEP格式，而且在字节并行总线上以8.584MHz速率将MPE数据输出到通路终接器62。
通路终接器62在网关处理期间接收来自DS1提取器68的出局MPE数据，或者在同步处理期间接收来自信道业务单元接口78的MPE数据，或者在异步处理期间接收来自DS1提取器68的DS3时钟和数据。通路终接器62进行数据的监测和检验。对于异步和网关处理，从MPE帧提出VT信号，并将VT信号映射到根据本地时基产生的STS-1P SPE。对于异步处理，通路终接器62接收来自DS1提取器68的出局DS3时钟和数据，并通过填充处理将DS3信号映射到STS-1P SPE。通路终接器62根据STS-1P SPE产生开销数据，或在总线65接收来自附加处理器36的开销数据。通路终接器62将STS-1P SPE用字节并行形式以6.48MHz速率发送到SPE编码器/译码器60。
SPE编码器/译码器60接收来自通路终接器62的STS-1P SPE，而且产生在频率和相位方面锁定到本地时基的STS-1P帧。运用指针处理将STS-1P SPE映射到STS-1P帧以调节宽带和广带时基之间的频率及相位差。SPE编码器/译码器将STS-1P信号发送到冗余矩阵接口30。
分支处理器32包括两个不同的时基。用STS-1P信号接收51.84MHz的宽带定时。一旦终止在通路终接器62处的STS-1P信号，就终止该定时。通过循环定时，将入局宽带时基用于生成出局STS-1P信号。由从广带数字矩阵单元始发/终接级34接收到的广带时钟基准导出分支处理器32的本地广带时基。选择一个时钟基准作为68.762MHz VCO80的锁相回路(PLL)的基准时钟，以生成本地广带时基。对于DS3信号的应用，由包括44.636MHz PLL且用于去填充STS-1P SPE的解同步器导出入局DS3定时。44.763MHz振荡器生成出局DS3定时。
图8A和8B是广带数字矩阵单元始发/终接级34的方框图。宽带数字矩阵单元始发/终接级34在平衡终接器90处接收分别来自各分支处理器32的14个MTF信号，一个来自每个分支处理器32。平衡终接器90包括电阻器组以并联终接每个MTF信号。将并联终接的MTF信号送到2个14×14交叉点交换器92和94以实现12×24交换功能。通过在交叉点交换器92和94内的平衡驱动器，将MTF信号转换成差分信号。将差分信号送到均衡器96，以发送到广带矩阵中心级22。
在出局方向，广带数字矩阵单元始发/终接级34在并联终接器98处接收来自广带矩阵中心级22的24个差分MTF信号。分路终接器98包括一组用于分路终接每个差分MTF信号的电阻器。平衡接收器100将并联终接的差分MTF信号转换成单端MTF信号。将单端MTF信号送到两个14×14交叉点交换器102和104以实现24×12交换功能。交叉点交换器102和104的输出变成14个MTF数据信号和14个68.672MHz时钟信号，分别由串联终接器106和驱动器108将它们发送到分支处理器32。
定时发生器110进行定时接口。定时发生器110接收来自广带矩阵中心级22的8.584MHz、6.84 MHz时钟信号和帧信号。定时发生器110进行时钟和多帧的测试及选择功能。定时发生器110向用于接收并发送MTF信号的交叉点交换器92、94、102和104提供适当的8.584 MHz时钟信号。定时发生器110还向分支处理器32和附加处理器36提供基准单端8.584 MHz时钟信号和帧信号。定时发生器110向矩阵接口30提供基准差分6.48 MHz时钟信号和帧信号。微处理器单元112与单元控制器32通信，以控制在广带数字矩阵单元始发/终接级34的每个组成部分的配置和操作。
对于国际应用，分支处理器32具有稍不同但相关的结构。图9是实现同步数字复用等级(SDH)信号的分支处理器32a方框图。分支处理器32a以两种模式(低次和高次)中的一种进行操作。每种模式都在分支处理器32a内具有独立的数据通路。分支处理器32a可以接纳三个STS-1P信号。
分支处理器32a接收来自冗余矩阵接口30的2组3个STS-1P信号，而且选择用于终接的适当STS-1P信号。进行指针处理，而且从STS-1P SPE解复用重新定时的VC信号。将VC信号映射到MPE，并将它转换成MTF信号，以通过矩阵传输。在出局方向也相同，分支处理器32a接收3对MTF信号并选择适当MTF信号，转换成MPE信号。从MPE信号解映射VC信号，并将它与STS-1P SPE复用。从STS-1P SPE重建STS-1P信号，以发送到矩阵接口30。
对于低次模式，分支处理器32a包括用于接收每组STS-1P信号的SPE编译器/译码器60。SPE编码器/译码器60进行成帧、相位校准和监测，并根据性能监测结果或按照单元控制器38的决定，选择适当的STS-1P信号。STS-1P SPE经过定位后，用字节并行形成以6.48 MHz速率发送到通路终接器62。SPE编码器/译码器60还运用冗余STS-1P时钟信号生成本地宽带(BB)时基。进行时钟测试和选择，而与数据选择无关。将选中的时钟用作VCO64的基准。
通路终接器62接收来自SPE编码器/译码器60的STS-1P SPE，并进行所选字节的开销处理。将开销字节复用，以通过附加处理器36进行外部存取。从STS-1PSPE提取VC SPE，并将它映射到新产生的VC帧，并锁定到本地时基。运用本地广带(WB)定时，将VC信号映射到MPE帧。将MPE信号用字节并行形成以8.584 MHz的有效速率发送到在线监测器67。
在线监测器67接收来自通路终接器62的MPE信号，并进行VC-1和VC-2信号的监测。在线监测器67检测性能缺陷、失常和告警，以便隔离故障。在线监测器67通过选择器69将MPE信号传到广带级接口74，以生成发送到矩阵的MTE信号。
在低次模式的出局方向，广带级接口74接收来自冗余广带数字矩阵(WDM)单元始发/终接级34的MTF信号，而且从中生成MPE信号。在线监测器67接收来自广带级接口74的用于检测及报告故障的MPE信号。通路终接器62接收来自在线监测器67的MPE信号，检验开销数据，而且从MPE帧提取VC信号。根据本地时基产生STS-1P SPE，并将VC信号与STS-1P SPE复用。在内部产生附加字节，或从附加处理器36接收附加字节。将STS-1P SPE用字节并行形成以6.48 MHz速率发送到SPE编码器/译码器60。SPE编码器/译码器60将STS-1P SPE映射到锁定在本地宽带时基的STS-1P帧。然后，将STS-1P信号发送到矩阵接口30。
对于高次模式，在MPE映像器70a处接收来自冗余矩阵接口30的STS-1P信号。将所选的STS-1P信号锁定到广带时基。提取STS-1P SPE，并将它映射成MPE格式。STS-1P SPE可以载送需要独立宽带叉接的任何信号类型。将MPE信号通过用于生成MTF信号的选择器69传到广带级接口74。选择器69根据分支处理器62a所需的操作模式，选择适当的MPE信号。
在高次模式的出局方向，广带级接口74接收来自广带矩阵中心级22的MTF信号，并响应它，产生MPE信号。广带级接口74将MPE传到MPE映像器70a。MPE映像器70a进行故障隔离，而且从MPE信号恢复STS-1P SPE，同时将STS-1P信号锁定到宽带时基。从STS-1P SPE重建STS-1P信号，并将它发送到矩阵接口30。
图10是与准同步数字复用等级(PDH)信号接口的第三分支处理器32b的方框图。PDH包括速率为140M、34M和2M的异步信号。在入局方向，附加处理器32b从STS-1P信号提取基于VC-3或VC-4的STM-1信号。基于VC-4的STM-1信号包括140M PDH信号有效负载。将该负载终接、解复用，并解同步成为组成部分的34M信号。基于VC-3的STM-1信号包括被终接并提取的34MPDH信号。将34M信号异步地映射到MPE信号或者在映射到MPE信号之前将它解复用成2M信号。2M信号的映射需要一个MPE信道，而映射34M信号需要16个MPE信道。将MPE信号转换成用于通过广带矩阵中心级22发送的MTF格式。
在出局方向，分支处理器32b接收来自广带数字矩阵单元始发/终接级34的MTF信号，而且将所选的MTF信号转换成28个MPE信号。根据MPE信号的有效负载，处理这些信号。对于34M PDH有效负载，提取该有效负载，并且使插入的开销数据位和发出的34M PDH信号解同步。将4个34M信号复用成140M PDH信号，映射到VC-4容器，以获得基于VC-4的STM-1信号。通过将3个34M PDH信号映射到VC-3容器，可以获得基于VC-3的STM-1信号。对于VC-12有效负载，提取并解映射VC-12信号以获得E1信号。异步地将E1信号复用成34M PDH信号。从如上所述的34M PDH信号生成基于VC-4或VC-3的STM-1信号。进一步处理STM-1信号，以产生3个STS-1P信号，传到矩阵接口30。
对于STS-1P SPE的透明叉接，分支处理器32b在STS-1P映像器140处接收来自冗余矩阵接口30的STS-1P信号。STS-1P映像器140选择适当的信号，映射为MPE格式。由STS-1P映像器140进行的映像处理运用填充机制，使被映射的MPE信号可获得广带系统定时。在由广带级接口74将MPE信号转换成MTF格式之前，将MPE信号发送到用于提供通路的MPE时分复用器(MTDM)138。
对于PDH有效负载，分支处理器32b在分支矩阵接口120处接收来自冗余矩阵接口30的STS-1P信号。分支矩阵接口120进行STS-1P信号对的平面选择，提取STS-1P SPE并进行相位校准。对定位后的STS-1P SPE完成指针处理，以将信号锁定到广带时基。重新配置STS-1P SPE的格式，并将它映射为由本地6.48 MHz基准(BB REF)112导出的19.44 MHz速率的字节并行STM-1信号。
对于PDH有效负载的VC-3处理，将STM-1信号传送到VC-3映像器124，所述VC-3映像器124终接用于所提供的VC-3的通路开销，而且提取34M有效负载并通过晶体振荡器126使之解同步。对于PHD有效负载的VC-4处理，则把STM-1信号传送到VC-4提取器128，所述VC-4提取器128终接VC-4有效负载通路开销，通过晶体振荡器130使有效负载解同步以提取140M有效负载。将140M有效负载传到复用-解复用器(MULDEX)132，对信号进行组帧、监测，并异步解复用成4个数据流(每个34M)。晶体振荡器134使34M的PDH信号解同步。MPE映像器136对来自VC-3提取器124或VC-4映像器128的34M PDH信号进行组帧、监测它，并映射为MPE格式。控制和填充机制使得34M PDH信号可映射到28个MPE信道。将MPE信号用以字节并行格式以8.584MHz的有效速率发送到MPE时分复用器138。MPE时分复用器138复用MPE信道，从而为VC-3/VC-4信号、34M PDH信号、或E1信号选择适当的数据通路。把字节交错的3个并行MPE数据信号输送给广带级接口74，以将它转换成位交错MTF信号，并作为串行68，672Mbit/sec数据流送到广带数字矩阵单元始发/终接级34。
可以将来自VC-3提取器124或VC-4映像器128的34M PDH信号传送到网关分解器142。图11示出网关解复用器142的方框图。网关解复用器142把34MPDH信号转换成该信号的2M分量。将2M分量映射到MPE信号，送回MPE时分复用器138，将它们加工成前面所述的MTF信号。
网关解复用器142包括PDH解复用器144和四重E1信号映像器146。PDH解复用器144接收来自VC-3提取器124或VC-4提取器128的34M PDH信号。PDH解复用器144对接收到的34M PDH信号组帧，并接入开销数据位。还进行异步解复用，以从每个34M PDH信号提取4个8M PDH信号。又把每个8M PDH信号解复用成4个E1信号，结果每个34M PDH信号分成16个E1信号。使每个E1信号解同步以去除开销空隙。时钟缓冲器148和基准时基150为网关解复用器142的MPE信号提供广带定时校准。
四重E1信号映像器146接收来自PDH解复用器144的E1信号，将它映射到VC-12容器。四重E1信号映像器146把E1信号映射到4个TU-12 SDH信号。将TU-12SDH信号转换成MPE数据信号发送到MPE时分复用器138。这里，乃至分支处理器326的各处，都可进行全部性能的监视。PDH定时发生器151为网关解复用器142提供控制定时。
分支处理器32b还包括附加处理器接口152，它用于为分支处理器32b中的网关解复用器142和所有单元提供控制、数据转换、填充/去填充、和VC-3提取器124和VC-4提取器128所收、发串行开销的复用。局部网关MPU154与单元控制器38通信，控制分支处理器32b内所有单元的配置，并维持2M、8M和34M级的性能监测计数。RS-232调试端口提供对分支处理器32b的外部接入。
对于MTF信号的处理，广带级接口74接收来自广带数字矩阵单元始发/终接级34的3对MTF信号。对每对MTF信号，选择一个信号加以终接。，在进行成帧和相位校准之后，将该MTF信号从位交错格式转换成MPE信号的字节交错格式。将所选MPE信号用字节并行形式以8.584MHz的有效速率发送到MPE时分复用器138。MPE时分复用器138复用用于所供VC-3/VC-4信号、34M PDH信号、或E1信号的3个MPE信号。
对于包含STS-1P SPE有效负载的MPE信号，STS-1P映像器140提供必要的处理功能以生成出局STS-1P信号。
对于包含34M PDH信号的MPE信号，MPE映像136提取有效负载，插入开销数据位，并为出局34M PDH信号提供解同步。34M PDH信号占用两个所提供的信道的一个。对于VC-4映射，复用-解复用器132将34M PDH信号复用成140M PDH信号，并由VC-4提取器128将后者映射到VC-4容器，结果产生基于VC-4的STM-1信号。对于VC-3映射，VC-3提取器124从3个34M PDH信号提供基于VC-3的STM-1信号。分支矩阵接口120将相应的STM-1信号转换成3个STS-1P信号。
对于包括VC-12有效负载的MPE信号，网关解复用器142提取VC-12有效负载，进行解映射，并且在四重E1信号映像器146处提取E1信号。然后，PDH解复用器144将E1信号异步复用成34M PDH信号。分支矩阵接口120通过VC-3提取器124或VC-4提取器128转发34M PDH信号，以最终转换成STS-1P信号。
总之，分支信号处理器子系统提供在广带子系统与窄带子系统、宽带子系统或网络信号之间的接口。分支信号处理子系统包括分支处理器，它将STS-1P信号转换成用于在广带子系统内叉接的矩阵传输格式，并将矩阵传输格式信号转换成STS-1P信号，送回到宽带子系统、窄带子系统、或网络。以这种方式，无论包括那种信号，都能发生信号叉接。
因此，根据本发明，显然为终接和产生同步传输信号提供了一种满足上述优点的处理器装置。虽然已经详细说明本发明，但应理解为，可以进行各种变化、替换和更改。例如，虽然已经示出在综合多速率叉接系统结构中的操作，但是可以在其他交换体系中采用分支处理器，同时运用任何数量的信号和连接。熟悉本技术的人员不难发现其他的例子，并加以实施而不脱离在下面所附的 中所定义的本发明的构思和范围。

Claims (13)

1.一种用于终接并产生同步传输信号的处理器装置，其特征在于，包括：
同步有效负载包络编码器/译码器，在操作上可接收所述同步传输信号并提取所述同步传输信号的同步有效负载包络；
通路终接器，在操作上可接收所述同步有效负载包络并将所述同步有效负载包络中的嵌入信号映射为矩阵有效负载包络格式，所述矩阵有效负载包络格式具有字节交错结构；
宽带级接口，在操作上可接收所述矩阵有效负载包络格式并生成具有位交错结构的矩阵传输格式，所述矩阵传输格式载送叉接适当目的端的嵌入信号。
2.如权利要求1所述的处理器装置，其特征在于，还包括：
提取器，在操作上可将数字信号等级1网络信号与所述同步有效负载包络隔开；
映像器，在操作上可将所述数字信号等级1网络信号置入所述矩阵有效负载包络格式中。
3.如权利要求1所述的处理器装置，其特征在于，所述通路终接器从所述同步有效负载包络生成数字信号等级3网络信号，而且所述处理器装置还包括：
在操作上可将数字信号等级1网络信号与所述数字信号等级3网络信号隔开的提取器；
在操作上可将所述数字信号等级1网络信号置入所述矩阵有效负载包络格式中的映像器。
4.如权利要求2所述的处理器装置，其特征在于，还包括：
性能监测器，在操作上可所述数字信号等级1网络信号的故障隔离。
5.如权利要求1所述的处理器装置，其特征在于，还包括：
压控振荡器，在操作上可将所述同步有效负载包络锁定到同步传输信号的频率。
6.如权利要求1所述的处理器装置，其特征在于，还包括：
电压受控控制器，在操作上可将所述矩阵有效负载包络格式锁定到广带时基。
7.如权利要求1所述的处理器装置，其特征在于，还包括：
微处理器单元，在操作上可控制并指挥所述同步有效负载包络编码器/译码器、所述通路终接器和所述广带级接口的操作。
8.如权利要求1所述的处理器装置，其特征在于，所述广带级接口在操作上可接收来自开关矩阵的所述矩阵传输格式和相应的时钟信号，所述广带级接口还在操作上可将所述矩阵传输格式转换成所述矩阵有效负载包络。
9.如权利要求8所述的处理器装置，其特征在于，所述通路终接器在操作上可接收来自所述广带级接口的所述矩阵有效负载包络，所述通路终接器还在操作上可将所述矩阵有效负载包络转换成同步有效负载包络并生成相应的时钟信号。
10.如权利要求9所述的处理器装置，其特征在于，所述同步有效负载包络编码器/译码器在操作上可接收来自所述通路终接器的所述同步有效负载包络和相应的时钟信号，所述同步有效负载包络编码器/译码器还在操作上可将所述同步有效负载包络转换成所述同步传输信号并生成相应的时钟信号，以发送到电网络。
11.如权利要求8所述的处理器装置，其特征在于，还包括
在操作上可接收来自所述广带级接口的所述矩阵有效负载包络的映像器；所述映像器还使数字信号等级1网络信号与所述矩阵有效负载包络不同步。
12.如权利要求11所述的处理器装置，其特征在于，还包括
在操作上可接收来自所述映像器的解同步数字信号等级1网络信号的提取器，所述提取器还在操作上可将所述解同步数字信号等级1网络信号置入所述矩阵有效负载包络中。
13.如权利要求11所述的处理器装置，其特征在于，还包括
在操作上可接收来自所述映像器的所述解同步的数字信号等级1网络信号的提取器；所述提取器还在操作上可将所述解同步的数字信号等级1信号转换成相应的数字信号等级3网络信号。
CN96193983A 1995-04-05 1996-03-19 用于终接并产生同步传输信号的处理器装置 Expired - Fee Related CN1083186C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/417,102 US5675580A (en) 1993-12-30 1995-04-05 Processor device for terminating and creating synchronous transport signals
US08/417,102 1995-04-05

Publications (2)

Publication Number Publication Date
CN1184574A CN1184574A (zh) 1998-06-10
CN1083186C true CN1083186C (zh) 2002-04-17

Family

ID=23652591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96193983A Expired - Fee Related CN1083186C (zh) 1995-04-05 1996-03-19 用于终接并产生同步传输信号的处理器装置

Country Status (7)

Country Link
US (2) US5675580A (zh)
EP (1) EP0872058A1 (zh)
JP (1) JPH11503291A (zh)
CN (1) CN1083186C (zh)
CA (1) CA2217529A1 (zh)
MX (1) MX9707618A (zh)
WO (1) WO1996031962A1 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010053146A1 (en) * 1993-12-30 2001-12-20 Alcatel U.S.A., Inc., Delaware Corporation Processor device for terminating and creating synchronous transport signals
US5742605A (en) * 1994-02-28 1998-04-21 Sprint Communications Co., L.P. Synchronous optical network using a ring architecture
DE4446511A1 (de) * 1994-12-24 1996-06-27 Sel Alcatel Ag Synchrones digitales Nachrichtenübertragungssystem mit hierarchischem Synchronisierungsnetz
US5923653A (en) * 1995-04-21 1999-07-13 Tektronix, Inc. SONET/SDH receiver processor
US5917827A (en) * 1996-05-15 1999-06-29 Alcatel Usa Sourcing, L.P. Multiple rate network interface and method
US5886994A (en) * 1996-07-01 1999-03-23 Alcatel Usa Sourcing, L.P. Apparatus and method for mapping high density E1 signals into a digital cross-connect matrix space
US5883898A (en) * 1996-07-01 1999-03-16 Alcatel Usa Sourcing, L.P. Apparatus and method for mapping E1 signals into a digital cross-connect matrix space
US6912201B1 (en) * 1996-07-12 2005-06-28 Fujitsu Limited Pointer processing apparatus, POH terminating process apparatus, method of POH terminating process and pointer/POH terminating process apparatus in SDH transmission system
US5884064A (en) * 1996-09-04 1999-03-16 Lucent Technologies Inc. System for emulating a virtual path in an ATM network
JPH10262021A (ja) * 1997-03-17 1998-09-29 Fujitsu Ltd 伝送装置
US5841760A (en) * 1997-04-24 1998-11-24 Northern Telecom Limited Transparent multiplexer/demultiplexer
US6298038B1 (en) * 1997-04-24 2001-10-02 Nortel Networks Limited Transparent transport
WO1999014876A1 (en) * 1997-09-19 1999-03-25 Fujitsu Network Communications, Inc. Constant phase crossbar switch
US6044088A (en) * 1997-09-30 2000-03-28 Alcatel Usa Sourcing, L.P. System and circuit for telecommunications data conversion
US6266345B1 (en) * 1998-04-24 2001-07-24 Xuan Zhon Ni Method and apparatus for dynamic allocation of bandwidth to data with varying bit rates
US6496519B1 (en) * 1998-08-27 2002-12-17 Nortel Networks Limited Frame based data transmission over synchronous digital hierarchy network
US6389036B1 (en) * 1998-12-17 2002-05-14 Harris Breedband Wireless Access, Inc. Airlink transport container
US6816486B1 (en) * 1999-03-25 2004-11-09 Inrange Technologies Corporation Cross-midplane switch topology
WO2000074286A1 (de) * 1999-06-02 2000-12-07 Siemens Aktiengesellschaft Anordnung und verfahren zum übertragen von daten
US6721336B1 (en) * 1999-12-22 2004-04-13 Alcatel STS-n with enhanced granularity
US6262591B1 (en) 2000-05-30 2001-07-17 International Business Machines Corporation SOI small signal terminated receiver
US6281702B1 (en) 2000-05-30 2001-08-28 International Business Machines Corporation CMOS small signal terminated hysteresis receiver
US6310490B1 (en) 2000-05-30 2001-10-30 International Business Machines Corporation CMOS small signal switchable, impedence and voltage adjustable terminator network and receiver integration
US6259269B1 (en) 2000-05-30 2001-07-10 International Business Machines Corporation Soi small signal terminated hysteresis receiver
US6356103B1 (en) 2000-05-30 2002-03-12 International Business Machines Corporation CMOS small signal terminator and network
US6359464B1 (en) 2000-05-30 2002-03-19 International Business Machines Corporation Method of use with a terminator and network
US6400178B1 (en) 2000-05-30 2002-06-04 International Business Machines Corporation CMOS small signal terminated receiver
US6335632B1 (en) 2000-05-30 2002-01-01 International Business Machines Corporation CMOS small signal switchable terminator network
US6356104B1 (en) 2000-05-30 2002-03-12 International Business Machines Corporation CMOS small signal switchable, impedence and voltage adjustable terminator network
US6420897B1 (en) 2000-05-30 2002-07-16 International Business Machines Corporation SOI small signal terminator and network
US6359465B1 (en) 2000-05-30 2002-03-19 International Business Machines Corporation CMOS small signal switchable adjustable impedence terminator network
US6373276B1 (en) 2000-05-31 2002-04-16 International Business Machines Corporation CMOS small signal switchable impedence and voltage adjustable terminator with hysteresis receiver network
ITTO20001117A1 (it) * 2000-11-30 2002-05-30 Cit Alcatel Interfaccia perfezionata per reti di telecomunicazione a gerarchia sincrona.
US6826201B2 (en) * 2000-12-19 2004-11-30 Nortel Networks Limited Multiplexing SONET /SDH data streams using independent encoding schemes
EP1396105B1 (en) 2001-04-26 2005-03-09 International Business Machines Corporation Multiple low-speed into single high-speed sdh/sonet channel mapper / framer device and method
US7027436B2 (en) * 2001-08-31 2006-04-11 Tellabs Operations, Inc. Communication multistage switching techniques
US6918001B2 (en) * 2002-01-02 2005-07-12 Intel Corporation Point-to-point busing and arrangement
DE60203690T2 (de) * 2002-02-12 2006-03-02 Lucent Technologies Inc. Verfahren und Vorrichtung zur Übertragung eines SDH/SONET Client-Signals als Dienstleistung
US7248802B2 (en) 2002-11-27 2007-07-24 Nokia Corporation Distribution of a synchronization signal in an optical communication system
US7590154B2 (en) * 2006-09-22 2009-09-15 Applied Micro Circuits Corporation Sampled accumulation system and method for jitter attenuation
ATE332612T1 (de) * 2004-05-14 2006-07-15 Cit Alcatel Netzelement mit mehrstufiger niedrigordnung schaltungsmatrix
US20080021549A1 (en) * 2006-07-21 2008-01-24 Eagan Barry T Accommodating intraocular lens having an active power source
CN101094177B (zh) * 2007-07-12 2010-09-08 北京交通大学 提取光分组信号的净负荷包络信号的系统及实现方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040170A (en) * 1988-12-09 1991-08-13 Transwitch Corporation System for cross-connecting high speed digital signals

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5267239A (en) * 1989-08-31 1993-11-30 Siemens Aktiengesellschaft Cross-connect method for STM-1 signals of the synchronous digital multiplex hierarchy
US5436890A (en) * 1993-12-30 1995-07-25 Dsc Communications Corporation Integrated multi-rate cross-connect system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040170A (en) * 1988-12-09 1991-08-13 Transwitch Corporation System for cross-connecting high speed digital signals

Also Published As

Publication number Publication date
WO1996031962A1 (en) 1996-10-10
JPH11503291A (ja) 1999-03-23
MX9707618A (es) 1997-12-31
US5675580A (en) 1997-10-07
CN1184574A (zh) 1998-06-10
CA2217529A1 (en) 1996-10-10
EP0872058A1 (en) 1998-10-21
US5850387A (en) 1998-12-15

Similar Documents

Publication Publication Date Title
CN1083186C (zh) 用于终接并产生同步传输信号的处理器装置
US7436824B2 (en) Distributed switch architecture including a growth input/output bus structure
US7106968B2 (en) Combined SONET/SDH and OTN architecture
US7555008B2 (en) Method and apparatus for providing a Gigabit Ethernet circuit pack
CN1245852C (zh) 用于光学传输网络信号的网络元件
US6522671B1 (en) Protocol independent sub-rate device
US20070264015A1 (en) Uniform Switching System and Method for Synchronous Optical Network and Optical Transport Network
US20010001002A1 (en) Multiplex transmission apparatuses, multiplex transmission networks, and operation method therefor
CN101167281B (zh) 用于同步交换光传输网络信号的方法和设备
US6870877B2 (en) Transmission unit and two-way signal conversion method
US7085293B2 (en) Scaleable transport of TDM channels in a synchronous frame
US6891862B1 (en) Multiplex hierarchy for high capacity transport systems
EP1083692A2 (en) Inter-chip port and method for supporting high rate data streams in SDH and SONET transport networks
US7227844B1 (en) Non-standard concatenation mapping for payloads
US7353288B1 (en) SONET/SDH payload re-mapping and cross-connect
JPH11122320A (ja) 通信ネットワーク間インタフェース装置及びその方法
US20010053146A1 (en) Processor device for terminating and creating synchronous transport signals
US7526197B2 (en) Utilizing the protecting bandwidth in a SONET network
US7839885B2 (en) Connection memory for tributary time-space switches
CA2358058A1 (en) Transport module for sdh/sonet
US8160109B2 (en) Method and system for synchronizing a transceiver and a downstream device in an optical transmission network
US10368150B1 (en) Carrying high capacity bit transparent leased line services over internet protocol/multiprotocol label switching networks
US6915348B1 (en) Validation of a connection between arbitrary end-points in a communications network using an augmented SPE
EP1047214A2 (en) Multiplex structures for communications system
EP1367751A1 (en) Fallback in transmission of data signals through a synchronous digital network using virtual concatenated containers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee