KR100393480B1 - 제어국 시스템내 망 정합 장치 - Google Patents

제어국 시스템내 망 정합 장치 Download PDF

Info

Publication number
KR100393480B1
KR100393480B1 KR10-2000-0073746A KR20000073746A KR100393480B1 KR 100393480 B1 KR100393480 B1 KR 100393480B1 KR 20000073746 A KR20000073746 A KR 20000073746A KR 100393480 B1 KR100393480 B1 KR 100393480B1
Authority
KR
South Korea
Prior art keywords
atm
network
data
atm cell
matching
Prior art date
Application number
KR10-2000-0073746A
Other languages
English (en)
Other versions
KR20020044728A (ko
Inventor
장철현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0073746A priority Critical patent/KR100393480B1/ko
Publication of KR20020044728A publication Critical patent/KR20020044728A/ko
Application granted granted Critical
Publication of KR100393480B1 publication Critical patent/KR100393480B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5618—Bridges, gateways [GW] or interworking units [IWU]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5656—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5658—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL5
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 IMT(International Mobile Telecommunication)-2000 비동기 시스템의 제어국 시스템내 RAS-N(Radio Access Subsystem-other Network) 서브 시스템에 위치하여 CN(Core Network), RNC(Radio Network Controller), GPRS(General Packet Radio Service) 등과 같은 다수개의 타 망과의 정합기능을 수행하는 제어국 시스템내 망 정합 장치에 관한 것으로서, 본 발명에 의하면 CN, RNC, GPRS 등과 같은 외부 여러 서비스 망과의 정합을 하나의 보드로 구현해 줌으로써 외부 망 정합을 효율적으로 수행할 수 있도록 해줄 뿐만 아니라, 제어국 시스템의 구현 비용을 현저히 줄여줄 수 있다는 뛰어난 효과가 있다.

Description

제어국 시스템내 망 정합 장치{LINK INTERFACE MODULE-NETWORK IN RADIO NETWORK CONTROLLER SUBSYSTEM}
본 발명은 IMT(International Mobile Telecommunication; 이하 IMT라 칭함.)-2000 비동기 시스템의 제어국(RNC : Radio Network Controller Subsystem) 시스템내 RAS-N(Radio Access Subsystem-other Network; 이하 "RAS-N"이라 칭함.) 서브 시스템에 위치하여 CN(Core Network; 이하 "CN"이라 칭함.), RNC(Radio Network Controller), GPRS(General Packet Radio Service; 이하 "GPRS"라 칭함.) 등과 같은 다수개의 타 망과의 정합기능을 수행하는 제어국 시스템내 망 정합 장치에 관한 것이다.
종래 IMT-2000 비동기 시스템의 제어국 시스템내 RAS-N 서브 시스템은 CN, RNC, GPRS 등과 같은 여러 개의 타 망과의 정합을 위해 각각의 정합 보드를 갖고 있었다.
따라서, 종래에는 여러 개의 서비스망과의 인터페이스(Interface) 기능을 수행하는 정합 보드수가 늘어나기 때문에 비효율적일 뿐만 아니라, RAS-N 서브 시스템 구현 비용이 많이 소요되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 외부 여러 서비스 망의 정합을 하나의 보드로 수용할 수 있도록 해주기 위한 제어국 시스템내 망 정합 장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명 제어국 시스템내 망 정합 장치는, 타 망과 일대일 접속되어, 타 망으로부터 광 신호를 수신받으면 이를 전기적인 직렬 데이터로 변환시켜 출력하는 한편, 전기적인 직렬 데이터를 입력받으면 이를 광 신호로 변환시켜 자신과 접속된 타 망으로 각각 전송하는 다수개의 광 송/수신부;
상기 다수개의 광 송/수신부와 일대일 접속되어, 상기 광 송/수신부로부터 직렬 데이터를 입력받으면 이를 병렬 데이터로 변함과 동시에 ATM 셀을 추출하여 출력하는 한편, ATM 병렬 데이터를 입력받으면 이를 직렬 데이터로 변환시켜 자신과 접속된 광 송/수신부로 각각 출력하는 다수개의 UNI부;
상기 다수개의 UNI부로부터 다수개의 ATM 병렬 데이터를 입력받으면 이를 다중화시켜 출력하는 한편, ATM 병렬 데이터를 입력받으면 이를 역 다중화시켜 상기 다수개의 UNI부로 출력하는 ATM 셀 멀티플렉서;
상기 ATM 셀 멀티플렉서로부터 AAL2 타입의 ATM 데이터를 입력받으면 이를 AAL5 타입으로 변환시켜 출력하는 한편, AAL5 타입의 ATM 데이터를 입력받으면 이를 AAL2 타입으로 변환시켜 상기 ATM 셀 멀티플렉서로 출력하는 ATM 셀 변환부;
상기 ATM 셀 변환부로부터 AAL5 타입의 ATM 데이터를 입력받으면 이를 셀 버스를 통해 ATM 스위치 정합부로 전송하는 한편, 상기 ATM 스위치 정합부로부터AAL5 타입의 ATM 데이터를 입력받으면 이를 상기 ATM 셀 변환부로 인터페이스시키는 셀 버스 정합부; 및
상기 다수개의 UNI부, ATM 셀 멀티플렉서, ATM 셀 변환부, 및 셀 버스 정합부의 모든 제어 동작을 수행하는 CPU 모듈을 각각 구비한 다수개의 망 정합 보드로 구성된 것을 특징으로 한다.
도 1은 본 발명의 일 실시예에 따른 제어국 시스템내 망 정합 장치의 구성을 나타낸 기능 블록도,
도 2는 도 1에 따른 제어국 시스템내 망 정합 장치에서 CPU 모듈의 세부 구성을 나타낸 기능 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 망 정합 보드 110 : 광 송/수신부
120 : UNI부 130 : ATM 셀 멀티플렉서
140 : ATM 셀 변환부 150 : 셀 버스 정합부
160 : CPU 모듈 161 : 프래쉬 메모리
162 : 로컬 SD램 163 : 60x 버스 SD램
164 : CPU 165 : 이더넷 인터페이스부
166 : RS232C 인터페이스부
이하, 본 발명의 일 실시예에 의한 IMT-2000 비동기 제어국 시스템에서의 망 정합 장치에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 IMT-2000 비동기 제어국 시스템에서의 망 정합 장치의 구성을 나타낸 기능 블록도로써, 본 발명의 일 실시예에 따른 IMT-2000 비동기 제어국 시스템에서의 망 정합 장치는 4개의 광 송/수신부(110), 4개의 UNI(User Network Interface; 이하 "UNI"라 칭함.)부(120), ATM(Asynchronous Transfer Mode; 이하 "ATM"이라 칭함.) 셀(Cell) 멀티플렉서(Multiplexer)(130), ATM 셀 변환부(140), 셀 버스 정합부(150), 및 CPU(Central Processor Unit; 이하 "CPU"라 칭함.) 모듈(Module)(160)를 각각 구비한 다수개의 망 정합 보드(LIM-N : Link Interface Module-other Network)(100)로 구성되어 있다.
상기 다수개의 망 정합 보드(100)내에 각각 장착된 4개의 광 송/수신부(110)는 각각 CN 망, RNC 망, 및 GPRS 망 등과 같은 타 망과 일대일 접속되어, 타 망으로부터 155Mbps 속도의 광 신호를 수신받으면 이를 전기적인 직렬 데이터로 변환시켜 자신과 접속된 UNI부(120)로 출력하는 한편, 4개의 UNI부(120)중 자신과 접속된 UNI부(120)로부터 전기적인 직렬 데이터를 입력받으면 이를 155Mbps 속도의 광 신호로 변환시켜 자신과 접속된 타 망으로 각각 전송하는 역할을 한다.
또한, 상기 다수개의 망 정합 보드(100)내에 각각 장착된 4개의 UNI부(120)는 상기 4개의 광 송/수신부(110)와 일대일 접속됨과 동시에 상기 ATM 셀 멀티플렉서(130)와 유토피아 레벨-1(Utopia Level-1) 인터페이스 방식으로 접속되어 ATM 물리계층 기능을 수행하는 블록으로써, 자신과 접속된 광 송/수신부(110)로부터 직렬 데이터를 입력받으면 이를 병렬 데이터로 변함과 동시에 ATM 셀을 추출하여 상기 ATM 셀 멀티플렉서(130)로 출력하는 한편, 상기 ATM 셀 멀티플렉서(130)로부터 ATM 병렬 데이터를 입력받으면 이를 직렬 데이터로 변환시켜 자신과 접속된 광 송/수신부(110)로 각각 출력하는 역할을 한다.
한편, 상기 다수개의 망 정합 보드(100)내에 각각 장착된 ATM 셀 멀티플렉서(130)는 상기 ATM 셀 변환부(140)와 유토피아 레벨-2(Utopia Level-2) 인터페이스 방식으로 접속되어, 상기 4개의 UNI부(120)로부터 4채널의 ATM 병렬 데이터를 입력받으면 이를 다중화시켜 상기 ATM 셀 변환부(140)로 출력하는 한편, 상기 ATM 셀 변환부(140)로부터 ATM 병렬 데이터를 입력받으면 이를 역 다중화시켜 상기 4개의 UNI부(120)로 출력하는 역할을 한다.
또한, 상기 다수개의 망 정합 보드(100)내에 각각 장착된 ATM 셀 변환부(140)는 상기 셀 버스 정합부(150)와 유토피아 레벨-2 인터페이스 방식으로 접속되어, 상기 ATM 셀 멀티플렉서(130)로부터 AAL(ATM Adaption Layer; 이하"AAL"이라 칭함.)2 타입(Type)의 ATM 데이터를 입력받으면 이를 AAL5 타입으로 변환시켜 상기 셀 버스 정합부(150)로 출력하는 한편, 상기 셀 버스 정합부(150)로부터 AAL5 타입의 ATM 데이터를 입력받으면 이를 AAL2 타입으로 변환시켜 상기 ATM 셀 멀티플렉서(130)로 출력하는 역할을 한다.
한편, 상기 다수개의 망 정합 보드(100)내에 각각 장착된 셀 버스 정합부(150)는 상기 ATM 셀 변환부(140)로부터 AAL5 타입의 ATM 데이터를 입력받으면 이를 셀 버스를 통해 ATM 스위치 정합부(1)로 전송하는 한편, 상기 ATM 스위치 정합부(1)로부터 AAL5 타입의 ATM 데이터를 입력받으면 이를 상기 ATM 셀 변환부(140)로 인터페이스시키는 역할을 한다.
또한, 상기 다수개의 망 정합 보드(100)내에 각각 장착된 CPU 모듈(160)은 상기 4개의 UNI부(120), ATM 셀 멀티플렉서(130), ATM 셀 변환부(140), 및 셀 버스 정합부(150)의 모든 제어 동작을 수행하는 메인 제어기로써, 프래쉬 메모리(Flash Memory)(161), 로컬(Local) SD램(162), 60x 버스 SD램(163), CPU(164), 이더넷(Ethernet) 인터페이스부(165), 및 RS232C(Recommended Standard-232C) 인터페이스부(166)로 구성되어 있다.
이 때, 상기 CPU 모듈(160)내에 장착된 프래쉬 메모리(161)는 상기 CPU(164)에서 수행하는 운용 프로그램을 저장하는 메모리이다.
또한, 상기 CPU 모듈(160)내에 장착된 로컬 SD램(162) 및 60x 버스 SD램(163)은 상기 CPU(164)가 운용 및 제어 처리를 수행하는 과정에서 발생하는 데이터를 임시 저장시키는 메모리이다.
한편, 상기 CPU 모듈(160)내에 장착된 CPU(164)는 상기 프래쉬 메모리(161), 로컬 SD램(162), 및 60x 버스 SD램(163)과의 연동을 통해 상기 4개의 UNI부(120), ATM 셀 멀티플렉서(130), ATM 셀 변환부(140), 및 셀 버스 정합부(150)의 각종 제어 동작을 수행함과 동시에 외부 시스템과의 이더넷 통신 및 RS232C 통신을 수행하는 역할을 한다.
또한, 상기 이더넷 인터페이스부(165)는 상기 CPU(164)에 접속되어, 상기 CPU(164)와 외부 시스템간의 이더넷 정합 기능을 수행하는 역할을 한다.
한편, 상기 RS232C 인터페이스부(166)는 상기 CPU(164)에 접속되어, 상기 CPU(164)와 외부 시스템간의 RS232C 정합 기능을 수행하는 역할을 한다.
그러면, 상기와 같은 구성을 가지는 본 발명의 일 실시예에 의한 IMT-2000 비동기 제어국 시스템에서의 망 정합 장치의 동작과정에 대해 도 1, 도 2를 참조하여 설명하기로 한다.
먼저, 하기에서는 본 발명의 일 실시예에 의한 IMT-2000 비동기 제어국 시스템에서의 망 정합 장치의 동작과정중 타 망으로부터 수신받은 ATM 데이터를 상기 ATM 스위치 정합부(1)로 전송하는 동작과정에 대해 설명하기로 한다.
최초로, 상기 4개의 광 송/수신부(110)는 각각 CN 망, RNC 망, 및 GPRS 망 등과 같은 타 망으로부터 155Mbps 속도의 광 신호를 수신받으면, 이를 전기적인 직렬 데이터로 변환시켜 자신과 접속된 UNI부(120)로 각각 출력한다.
그러면, 상기 4개의 UNI부(120)는 자신과 접속된 광 송/수신부(110)로부터직렬 데이터를 입력받은 후, 이를 상기 CPU 모듈(160)의 제어하에 병렬 데이터로 변함과 동시에 ATM 셀을 추출하여 상기 ATM 셀 멀티플렉서(130)로 각각 출력한다.
이어서, 상기 ATM 셀 멀티플렉서(130)는 상기 4개의 UNI부(120)로부터 4채널의 ATM 병렬 데이터를 입력받은 후, 이를 상기 CPU 모듈(160)의 제어하에 다중화시켜 상기 ATM 셀 변환부(140)로 출력한다.
그러면, 상기 ATM 셀 변환부(140)는 상기 ATM 셀 멀티플렉서(130)로부터 AAL2 타입의 ATM 데이터를 입력받은 후, 이를 상기 CPU 모듈(160)의 제어하에 AAL5 타입으로 변환시켜 상기 셀 버스 정합부(150)로 출력한다.
이어서, 상기 셀 버스 정합부(150)는 상기 ATM 셀 변환부(140)로부터 AAL5 타입의 ATM 데이터를 입력받은 후, 이를 상기 CPU 모듈(160)의 제어하에 셀 버스를 통해 상기 ATM 스위치 정합부(1)로 전송한다.
한편, 하기에서는 본 발명의 일 실시예에 의한 IMT-2000 비동기 제어국 시스템에서의 망 정합 장치의 동작과정중 상기 ATM 스위치 정합부(1)로부터 수신받은 ATM 데이터를 타 망으로 각각 전송하는 동작과정에 대해 설명하기로 한다.
먼저, 상기 셀 버스 정합부(150)는 상기 ATM 스위치 정합부(1)로부터 AAL5 타입의 ATM 데이터를 입력받으면, 이를 상기 CPU 모듈(160)의 제어하에 상기 ATM 셀 변환부(140)로 인터페이스시킨다.
그러면, 상기 ATM 셀 변환부(140)는 상기 셀 버스 정합부(150)로부터 AAL5 타입의 ATM 데이터를 입력받은 후, 이를 상기 CPU 모듈(160)의 제어하에 AAL2 타입으로 변환시켜 상기 ATM 셀 멀티플렉서(130)로 출력한다.
이어서, 상기 ATM 셀 멀티플렉서(130)는 상기 ATM 셀 변환부(140)로부터 ATM 병렬 데이터를 입력받은 후, 이를 상기 CPU 모듈(160)의 제어하에 역 다중화시켜 상기 4개의 UNI부(120)로 출력한다.
또한, 상기 4개의 UNI부(120)는 상기 ATM 셀 멀티플렉서(130)로부터 ATM 병렬 데이터를 입력받은 후, 이를 상기 CPU 모듈(160)의 제어하에 직렬 데이터로 변환시켜 자신과 접속된 광 송/수신부(110)로 각각 출력한다.
그러면, 상기 4개의 광 송/수신부(110)는 상기 4개의 UNI부(120)중 자신과 접속된 UNI부(120)로부터 전기적인 직렬 데이터를 입력받은 후, 이를 155Mbps 속도의 광 신호로 변환시켜 자신과 접속된 타 망으로 각각 전송한다.
상술한 바와 같이 본 발명에 의한 제어국 시스템내 망 정합 장치에 의하면, CN, RNC, GPRS 등과 같은 외부 여러 서비스 망과의 정합을 하나의 보드로 구현해 줌으로써 외부 망 정합을 효율적으로 수행할 수 있도록 해줄 뿐만 아니라, 제어국 시스템의 구현 비용을 현저히 줄여줄 수 있다는 뛰어난 효과가 있다.

Claims (5)

  1. 타 망과 일대일 접속되어, 타 망으로부터 광 신호를 수신받으면 이를 전기적인 직렬 데이터로 변환시켜 출력하는 한편, 전기적인 직렬 데이터를 입력받으면 이를 광 신호로 변환시켜 자신과 접속된 타 망으로 각각 전송하는 다수개의 광 송/수신부;
    상기 다수개의 광 송/수신부와 일대일 접속되어, 상기 광 송/수신부로부터 직렬 데이터를 입력받으면 이를 병렬 데이터로 변함과 동시에 ATM 셀을 추출하여 출력하는 한편, ATM 병렬 데이터를 입력받으면 이를 직렬 데이터로 변환시켜 자신과 접속된 광 송/수신부로 각각 출력하는 다수개의 UNI부;
    상기 다수개의 UNI부로부터 다수개의 ATM 병렬 데이터를 입력받으면 이를 다중화시켜 출력하는 한편, ATM 병렬 데이터를 입력받으면 이를 역 다중화시켜 상기 다수개의 UNI부로 출력하는 ATM 셀 멀티플렉서;
    상기 ATM 셀 멀티플렉서로부터 AAL2 타입의 ATM 데이터를 입력받으면 이를 AAL5 타입으로 변환시켜 출력하는 한편, AAL5 타입의 ATM 데이터를 입력받으면 이를 AAL2 타입으로 변환시켜 상기 ATM 셀 멀티플렉서로 출력하는 ATM 셀 변환부;
    상기 ATM 셀 변환부로부터 AAL5 타입의 ATM 데이터를 입력받으면 이를 셀 버스를 통해 ATM 스위치 정합부로 전송하는 한편, 상기 ATM 스위치 정합부로부터 AAL5 타입의 ATM 데이터를 입력받으면 이를 상기 ATM 셀 변환부로 인터페이스시키는 셀 버스 정합부; 및
    상기 다수개의 UNI부, ATM 셀 멀티플렉서, ATM 셀 변환부, 및 셀 버스 정합부의 모든 제어 동작을 수행하는 CPU 모듈을 각각 구비한 다수개의 망 정합 보드로 구성된 것을 특징으로 하는 제어국 시스템내 망 정합 장치.
  2. 제 1항에 있어서,
    상기 다수개의 망 정합 보드내에 각각 장착된 다수개의 UNI부 및 ATM 셀 멀티플렉서는 각각 유토피아 레벨-1 인터페이스 방식으로 접속된 것을 특징으로 하는 제어국 시스템내 망 정합 장치.
  3. 제 1항에 있어서,
    상기 다수개의 망 정합 보드내에 각각 장착된 ATM 셀 멀티플렉서 및 ATM 셀 변환부는 유토피아 레벨-2 인터페이스 방식으로 접속된 것을 특징으로 하는 제어국 시스템내 망 정합 장치.
  4. 제 1항에 있어서,
    상기 다수개의 망 정합 보드내에 각각 장착된 ATM 셀 변환부 및 셀 버스 정합부는 유토피아 레벨-2 인터페이스 방식으로 접속된 것을 특징으로 하는 제어국시스템내 망 정합 장치.
  5. 제 1항에 있어서,
    상기 다수개의 망 정합 보드내에 각각 장착된 CPU 모듈은, 운용 프로그램을 저장하는 프래쉬 메모리;
    운용 및 제어 처리시 발생되는 데이터를 임시 저장하는 로컬 SD램 및 60x 버스 SD램;
    상기 프래쉬 메모리, 로컬 SD램, 및 60x 버스 SD램과의 연동을 통해 상기 다수개의 UNI부, ATM 셀 멀티플렉서, ATM 셀 변환부, 및 셀 버스 정합부의 각종 제어 동작을 수행함과 동시에 외부 시스템과의 이더넷 통신 및 RS232C 통신을 수행하는 CPU;
    상기 CPU에 접속되어, 상기 CPU와 외부 시스템간의 이더넷 정합 기능을 수행하는 이더넷 인터페이스부; 및
    상기 CPU에 접속되어, 상기 CPU와 외부 시스템간의 RS232C 정합 기능을 수행하는 RS232C 인터페이스부로 구성된 것을 특징으로 하는 제어국 시스템내 망 정합 장치.
KR10-2000-0073746A 2000-12-06 2000-12-06 제어국 시스템내 망 정합 장치 KR100393480B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0073746A KR100393480B1 (ko) 2000-12-06 2000-12-06 제어국 시스템내 망 정합 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0073746A KR100393480B1 (ko) 2000-12-06 2000-12-06 제어국 시스템내 망 정합 장치

Publications (2)

Publication Number Publication Date
KR20020044728A KR20020044728A (ko) 2002-06-19
KR100393480B1 true KR100393480B1 (ko) 2003-08-06

Family

ID=27679912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0073746A KR100393480B1 (ko) 2000-12-06 2000-12-06 제어국 시스템내 망 정합 장치

Country Status (1)

Country Link
KR (1) KR100393480B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855155B1 (ko) * 2002-12-26 2008-08-29 엘지노텔 주식회사 이동통신 시스템의 ａｔｍ 프로토콜 변환 장치

Also Published As

Publication number Publication date
KR20020044728A (ko) 2002-06-19

Similar Documents

Publication Publication Date Title
KR100393480B1 (ko) 제어국 시스템내 망 정합 장치
KR100337648B1 (ko) 이동통신 기지국에서 에이티엠 적응층 트래픽 스위칭 방법
KR100285322B1 (ko) 비동기전송모드를 이용한 아이엠티-2000망 시스템의 제어국 장치
KR100258178B1 (ko) 차세대 이동통신망 제어국의 멀티플렉서/디멀티플렉서 장치
KR100337641B1 (ko) 차세대 이동통신망의 교환국과 제어국간의 에이티엠 다중화/역다중화 수단 및 그 방법
KR100337639B1 (ko) 차세대 이동통신망 제어국의 비동기 전송모드 정합모듈의 구조
US6831919B1 (en) Low-speed subscriber extension type system
KR100326896B1 (ko) 유토피아 레벨2 기능과 데이터 경로 설정 기능을 가진에이티엠 다중화/역다중화 장치
KR19980045411A (ko) Atm 교환기에서 채널별로 처리하는 프레임 릴레이 망/서비스 연동장치
KR0157151B1 (ko) 비동기 전달모드 교환기에서 고속 중계선 정합 장치
KR100372876B1 (ko) 에스티엠-4씨급 가입자 정합 장치 및 방법
KR100353866B1 (ko) 디지털가입자회선 가입자 다중화정합모듈의비동기전송모드 셀 다중화장치
KR100347327B1 (ko) Ｉｍｔ-2000 시스템에서의 ａｔｍ 스위치 라우터 정합장치
KR20000073138A (ko) 복합 비동기 전송 모드 가입자 정합 장치
JPH10294743A (ja) Ａｔｍセルに多重された可変長パケットの多重分離方式及び装置
KR100228319B1 (ko) 비동기 전송모드 교환기의 고속 트렁크 비동기 전송모드 / 기본 속도 트렁크 인터페이스 겸용 프린트 보드 어셈블리 및 그 제어방법
KR100337647B1 (ko) 차세대 이동통신망의 제어국 장치
KR20000026973A (ko) 비동기 전송모드 교환기에서 분산구조방식을 이용한 프레임릴레이 연동장치
KR100252500B1 (ko) Atm 교환기의 프레임 릴레이 가입자 보드에 있어서 버스 중재회로
KR100299145B1 (ko) 비동기전송모드 교환기에서 스위치 대역 활용 방법 및 그 장치
KR100252499B1 (ko) Atm 교환기의 프레임 릴레이 가입자 보드에 있어서 버스 사이즈 제어회로
KR19980013933A (ko) 가변용량을 갖는 비 연결형 서버
KR100287416B1 (ko) 수요밀집형 광가입자 전송장치에서의 비동기 전송 모드 셀 구조 변환방법
KR0154089B1 (ko) 입력 버퍼형 atm 사설망 교환기
KR20000034424A (ko) 수요밀집형 광가입자 전송장치에 있어서의 호스트 디지털 터미널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060720

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee