JPH10294743A - Ａｔｍセルに多重された可変長パケットの多重分離方式及び装置 - Google Patents
Ａｔｍセルに多重された可変長パケットの多重分離方式及び装置Info
- Publication number
- JPH10294743A JPH10294743A JP11605297A JP11605297A JPH10294743A JP H10294743 A JPH10294743 A JP H10294743A JP 11605297 A JP11605297 A JP 11605297A JP 11605297 A JP11605297 A JP 11605297A JP H10294743 A JPH10294743 A JP H10294743A
- Authority
- JP
- Japan
- Prior art keywords
- variable length
- length packet
- atm
- atm cell
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 ＡＡＬで多重分離してデータ転送行う際、可
変長パケットのＡＴＭスイッチを介しての転送効率の向
上とＡＴＭスイッチ内の処理負荷の軽減を図る。 【解決手段】 可変長パケットが多重化されたＡＴＭセ
ルが可変長パケット載せ替え装置１１に入力されると、
可変長パケット抽出部１２において、各可変長パケット
が有している可変長パケット長情報に基づいて前記ＡＴ
Ｍセルから可変長パケットが順次抽出される。抽出され
た各可変長パケットは、可変長パケット再多重部１３に
入力され、各可変長パケットが有している経路情報から
ＡＴＭセルのＶＰＩ／ＶＣＩ情報を検索する。可変長パ
ケット毎に得られたＶＰＩ／ＶＣＩ情報と可変長パケッ
トは多重化ＡＴＭセル生成部に送られ、各可変長パケッ
トはＶＰＩ／ＶＣＩ情報によりＡＴＭセルに再多重され
てＡＴＭスイッチ１６に入力される。ＡＴＭスイッチ１
６では、このＶＰＩ／ＶＣＩを元に再多重されたＡＴＭ
セルがスイッチングされる。
変長パケットのＡＴＭスイッチを介しての転送効率の向
上とＡＴＭスイッチ内の処理負荷の軽減を図る。 【解決手段】 可変長パケットが多重化されたＡＴＭセ
ルが可変長パケット載せ替え装置１１に入力されると、
可変長パケット抽出部１２において、各可変長パケット
が有している可変長パケット長情報に基づいて前記ＡＴ
Ｍセルから可変長パケットが順次抽出される。抽出され
た各可変長パケットは、可変長パケット再多重部１３に
入力され、各可変長パケットが有している経路情報から
ＡＴＭセルのＶＰＩ／ＶＣＩ情報を検索する。可変長パ
ケット毎に得られたＶＰＩ／ＶＣＩ情報と可変長パケッ
トは多重化ＡＴＭセル生成部に送られ、各可変長パケッ
トはＶＰＩ／ＶＣＩ情報によりＡＴＭセルに再多重され
てＡＴＭスイッチ１６に入力される。ＡＴＭスイッチ１
６では、このＶＰＩ／ＶＣＩを元に再多重されたＡＴＭ
セルがスイッチングされる。
Description
【０００１】
【発明の属する技術分野】本発明は、一つのＡＴＭセル
に複数の可変長パケットをＡＴＭアダプテーションレイ
ヤで多重分離する転送方式に関し、特に、ＡＴＭスイッ
チの前段で多重化された可変長パケットを可変長パケッ
トの経路情報（ＣＩＤ）から導かれるＡＴＭヘッダ情報
に従って同一方路の可変長パケットをＡＴＭセルに再多
重させる方式に関する。
に複数の可変長パケットをＡＴＭアダプテーションレイ
ヤで多重分離する転送方式に関し、特に、ＡＴＭスイッ
チの前段で多重化された可変長パケットを可変長パケッ
トの経路情報（ＣＩＤ）から導かれるＡＴＭヘッダ情報
に従って同一方路の可変長パケットをＡＴＭセルに再多
重させる方式に関する。
【０００２】
【従来の技術】一つのＡＴＭセルに複数の可変長パケッ
トをＡＴＭアダプテーションレイヤで多重分離する転送
方式において、可変長パケットをネットワークで交換処
理する場合、ＡＴＭ終端装置にてＡＴＭセルからパケッ
トの切り出しを行い、可変長パケット単位のスイッチン
グを行う必要があるが、従来の交換処理は、ユーザパケ
ットをＡＴＭセルに搭載しＡＴＭセル単位でスイッチン
グを行っているため、１ＡＴＭセルに１ユーザパケット
のみをマッピングしていた。即ち、可変長パケットをＡ
ＴＭスイッチの前段で載せ替えを行う際に、１ＡＴＭセ
ルに１可変長パケットを載せ替える手段をとっていた。
トをＡＴＭアダプテーションレイヤで多重分離する転送
方式において、可変長パケットをネットワークで交換処
理する場合、ＡＴＭ終端装置にてＡＴＭセルからパケッ
トの切り出しを行い、可変長パケット単位のスイッチン
グを行う必要があるが、従来の交換処理は、ユーザパケ
ットをＡＴＭセルに搭載しＡＴＭセル単位でスイッチン
グを行っているため、１ＡＴＭセルに１ユーザパケット
のみをマッピングしていた。即ち、可変長パケットをＡ
ＴＭスイッチの前段で載せ替えを行う際に、１ＡＴＭセ
ルに１可変長パケットを載せ替える手段をとっていた。
【０００３】この従来技術について、図２と図６を参照
して説明する。可変長パケットが多重化されたＡＴＭセ
ル（ａ）が可変長パケット抽出＆載せ替え部２１に入力
されると、可変長パケット抽出＆載せ替え部２１におい
て、可変長パケットデータの制御情報の一つである可変
長パケット長情報（ＬＩ）が検出され、この可変長パケ
ット長情報（ＬＩ）に基づいて可変長パケット（ｂ）が
入力されたＡＴＭセルから順次抽出される。抽出された
各可変長パケットはそれぞれ１パケットずつＡＴＭセル
に載せ替えられ、各可変長パケットが持つ経路情報（Ｃ
ＩＤ）から各ＡＴＭセルのヘッダ内のＶＰＩ／ＶＣＩ値
を設定して次段のＡＴＭスイッチ２２に送出される。Ａ
ＴＭスイッチ２２ではこのＶＰＩ／ＶＣＩ値をもとにＡ
ＴＭセル（ｄ）がスイッチングされる。これにより、各
ＡＴＭセルに載せ替えられた各可変長パケットがＡＴＭ
スイッチ２２を介して転送される。
して説明する。可変長パケットが多重化されたＡＴＭセ
ル（ａ）が可変長パケット抽出＆載せ替え部２１に入力
されると、可変長パケット抽出＆載せ替え部２１におい
て、可変長パケットデータの制御情報の一つである可変
長パケット長情報（ＬＩ）が検出され、この可変長パケ
ット長情報（ＬＩ）に基づいて可変長パケット（ｂ）が
入力されたＡＴＭセルから順次抽出される。抽出された
各可変長パケットはそれぞれ１パケットずつＡＴＭセル
に載せ替えられ、各可変長パケットが持つ経路情報（Ｃ
ＩＤ）から各ＡＴＭセルのヘッダ内のＶＰＩ／ＶＣＩ値
を設定して次段のＡＴＭスイッチ２２に送出される。Ａ
ＴＭスイッチ２２ではこのＶＰＩ／ＶＣＩ値をもとにＡ
ＴＭセル（ｄ）がスイッチングされる。これにより、各
ＡＴＭセルに載せ替えられた各可変長パケットがＡＴＭ
スイッチ２２を介して転送される。
【０００４】
【発明が解決しようとする課題】この従来技術において
は、前記のようにその交換処理は、ユーザパケットをＡ
ＴＭセルに搭載しＡＴＭセル単位でスイッチングを行っ
ているため、１ＡＴＭセルに１ユーザパケットのみをマ
ッピングしていた。即ち、可変長パケットをＡＴＭスイ
ッチの前段で載せ替えを行う際に、１ＡＴＭセルに１可
変長パケットしか載せ替えていないので、ＡＴＭセル内
に無効データ領域が多く発生し、ＡＴＭセルの利用効率
が悪く、また、ＡＴＭセルに多重されているユーザパケ
ットの数だけＡＴＭセルが必要となるので全体のＡＴＭ
セル数が増加し、ＡＴＭスイッチ内の処理の負荷が大き
くなるという問題があった。
は、前記のようにその交換処理は、ユーザパケットをＡ
ＴＭセルに搭載しＡＴＭセル単位でスイッチングを行っ
ているため、１ＡＴＭセルに１ユーザパケットのみをマ
ッピングしていた。即ち、可変長パケットをＡＴＭスイ
ッチの前段で載せ替えを行う際に、１ＡＴＭセルに１可
変長パケットしか載せ替えていないので、ＡＴＭセル内
に無効データ領域が多く発生し、ＡＴＭセルの利用効率
が悪く、また、ＡＴＭセルに多重されているユーザパケ
ットの数だけＡＴＭセルが必要となるので全体のＡＴＭ
セル数が増加し、ＡＴＭスイッチ内の処理の負荷が大き
くなるという問題があった。
【０００５】本発明は、一つのＡＴＭセルに複数の可変
長パケットをＡＴＭアダプテーションレイヤで多重分離
する転送方式において、ＡＴＭスイッチの前段で多重化
された可変長パケットを経路情報（ＣＩＤ）により導か
れるＡＴＭセルヘッダ情報に従って同一方路（同一出線
番号）の可変長パケットを一つのＡＴＭセルに再多重さ
せることによって、可変長パケットをＡＴＭスイッチを
介して転送する際に帯域の効率低下を防ぐことを目的と
している。
長パケットをＡＴＭアダプテーションレイヤで多重分離
する転送方式において、ＡＴＭスイッチの前段で多重化
された可変長パケットを経路情報（ＣＩＤ）により導か
れるＡＴＭセルヘッダ情報に従って同一方路（同一出線
番号）の可変長パケットを一つのＡＴＭセルに再多重さ
せることによって、可変長パケットをＡＴＭスイッチを
介して転送する際に帯域の効率低下を防ぐことを目的と
している。
【０００６】本発明は、さらに、同一ＡＴＭセルヘッダ
情報に対応する可変長パケットを同一ＡＴＭセルに再多
重することにより全体のＡＴＭセル数の増加を抑え、Ａ
ＴＭスイッチ内の処理の負荷を軽減することを目的とし
ている。
情報に対応する可変長パケットを同一ＡＴＭセルに再多
重することにより全体のＡＴＭセル数の増加を抑え、Ａ
ＴＭスイッチ内の処理の負荷を軽減することを目的とし
ている。
【０００７】
【課題を解決するための手段】本発明は、上記の課題を
解決するために、ＡＴＭセルに可変長パケットを載せ替
える際に、ＡＴＭセルヘッダ検索テーブルに基づいて同
一経路の可変長パケットを同一ＡＴＭセルに多重するこ
とを特徴とするものである。
解決するために、ＡＴＭセルに可変長パケットを載せ替
える際に、ＡＴＭセルヘッダ検索テーブルに基づいて同
一経路の可変長パケットを同一ＡＴＭセルに多重するこ
とを特徴とするものである。
【０００８】即ち、ＡＴＭアダプテーションレイヤでＡ
ＴＭセルに多重されて転送される可変長パケットをＡＴ
Ｍスイッチに入れる前に、多重された可変長パケットを
ＡＴＭセルから切り出し、同一方路（同一出線番号）の
パケット毎にＡＴＭセルに載せ替え、また、各々の可変
長パケットが有するアドレス情報からＡＴＭセルヘッダ
情報（ＶＰＩ／ＶＣＩ）を出方路設定テーブルを参照す
ることにより生成し、このヘッダ情報をもとに可変長パ
ケットが載せ替えられたＡＴＭセルをＡＴＭスイッチで
スイッチングするものである。
ＴＭセルに多重されて転送される可変長パケットをＡＴ
Ｍスイッチに入れる前に、多重された可変長パケットを
ＡＴＭセルから切り出し、同一方路（同一出線番号）の
パケット毎にＡＴＭセルに載せ替え、また、各々の可変
長パケットが有するアドレス情報からＡＴＭセルヘッダ
情報（ＶＰＩ／ＶＣＩ）を出方路設定テーブルを参照す
ることにより生成し、このヘッダ情報をもとに可変長パ
ケットが載せ替えられたＡＴＭセルをＡＴＭスイッチで
スイッチングするものである。
【０００９】より具体的には、可変長パケットが多重化
されたＡＴＭセルを受信する多重化ＡＴＭセル入力部と
可変長パケットに搭載される可変長パケット長情報（Ｌ
Ｉ）を検出する可変長パケット長検出部と可変長パケッ
ト長情報に基づいてＡＴＭセルから可変長パケットを切
り出す可変長パケット切り出し部と可変長パケットに搭
載される制御情報のエラーを検出する制御情報エラー検
出部と前記切り出した可変長パケットを可変長パケット
再多重部へ送信するためのインタフェースとなる可変長
パケット出力部を有する可変長パケット抽出部と、前記
可変長パケット抽出部から送信される可変長パケットを
受信するためのインタフェースである可変長パケット入
力部と可変長パケットに搭載される経路情報（ＣＩＤ）
を検出する経路情報検出部とＣＰＵインタフェースが管
理する出方路設定テーブルに基づいて可変長パケットを
ＡＴＭセルに多重させるためのバッファへ振り分けを行
う経路情報変換部及びバッファ振り分け制御部とバッフ
ァに振り分けられた可変長パケットをＡＴＭセルにマッ
ピングする多重化ＡＴＭセル生成部と多重化ＡＴＭセル
をＡＴＭスイッチへ送出するインタフェースとなるＡＴ
Ｍスイッチインタフェース部とこれらの制御ブロックを
管理するためのＣＰＵとのインタフェースとなるＣＰＵ
インタフェース部を有する可変長パケット再多重部とを
有し、同一方路（同一ＶＰＩ／ＶＣＩ）の可変長パケッ
ト毎にＡＴＭセルに載せ替える手段と、各々の可変長パ
ケットが有する経路情報（ＣＩＤ）からＡＴＭセルヘッ
ダ情報（ＶＰＩ／ＶＣＩ）を出方路設定テーブルを参照
することにより生成し、このヘッダ情報をもとに可変長
パケットをＡＴＭセルに再多重させる手段を有している
ことを特徴とするものである。
されたＡＴＭセルを受信する多重化ＡＴＭセル入力部と
可変長パケットに搭載される可変長パケット長情報（Ｌ
Ｉ）を検出する可変長パケット長検出部と可変長パケッ
ト長情報に基づいてＡＴＭセルから可変長パケットを切
り出す可変長パケット切り出し部と可変長パケットに搭
載される制御情報のエラーを検出する制御情報エラー検
出部と前記切り出した可変長パケットを可変長パケット
再多重部へ送信するためのインタフェースとなる可変長
パケット出力部を有する可変長パケット抽出部と、前記
可変長パケット抽出部から送信される可変長パケットを
受信するためのインタフェースである可変長パケット入
力部と可変長パケットに搭載される経路情報（ＣＩＤ）
を検出する経路情報検出部とＣＰＵインタフェースが管
理する出方路設定テーブルに基づいて可変長パケットを
ＡＴＭセルに多重させるためのバッファへ振り分けを行
う経路情報変換部及びバッファ振り分け制御部とバッフ
ァに振り分けられた可変長パケットをＡＴＭセルにマッ
ピングする多重化ＡＴＭセル生成部と多重化ＡＴＭセル
をＡＴＭスイッチへ送出するインタフェースとなるＡＴ
Ｍスイッチインタフェース部とこれらの制御ブロックを
管理するためのＣＰＵとのインタフェースとなるＣＰＵ
インタフェース部を有する可変長パケット再多重部とを
有し、同一方路（同一ＶＰＩ／ＶＣＩ）の可変長パケッ
ト毎にＡＴＭセルに載せ替える手段と、各々の可変長パ
ケットが有する経路情報（ＣＩＤ）からＡＴＭセルヘッ
ダ情報（ＶＰＩ／ＶＣＩ）を出方路設定テーブルを参照
することにより生成し、このヘッダ情報をもとに可変長
パケットをＡＴＭセルに再多重させる手段を有している
ことを特徴とするものである。
【００１０】可変長パケットが多重化されたＡＴＭセル
が可変長パケット載せ替え部に入力されると、可変長パ
ケット抽出部において多重されている可変長パケットが
抽出される。さらに可変長パケットに搭載されているア
ドレス情報（パケット経路情報（ＣＩＤ））をＣＰＵに
通知し、ＣＰＵが出方路設定テーブルを参照することに
よって可変長パケット毎のＡＴＭアドレス情報（ＶＰＩ
／ＶＣＩ）が可変長パケット載せ替え部内の可変長パケ
ット再多重部に通知され、このアドレス情報に基づいて
同一ＶＰＩ／ＶＣＩ毎に可変長パケットがバッファにて
ＡＴＭセルに再多重される。よって、可変長パケット載
せ替え後のＡＴＭセルには複数の可変長パケットが多重
されるため、ＡＴＭセルペイロードの無効領域が少なく
なり、かつ載せ替え後のＡＴＭセルの数も可変長パケッ
トの数よりは少なくなるので、伝送効率の劣化が防止さ
れ、また、ＡＴＭスイッチの処理の負荷の軽減化を図る
ことができる。
が可変長パケット載せ替え部に入力されると、可変長パ
ケット抽出部において多重されている可変長パケットが
抽出される。さらに可変長パケットに搭載されているア
ドレス情報（パケット経路情報（ＣＩＤ））をＣＰＵに
通知し、ＣＰＵが出方路設定テーブルを参照することに
よって可変長パケット毎のＡＴＭアドレス情報（ＶＰＩ
／ＶＣＩ）が可変長パケット載せ替え部内の可変長パケ
ット再多重部に通知され、このアドレス情報に基づいて
同一ＶＰＩ／ＶＣＩ毎に可変長パケットがバッファにて
ＡＴＭセルに再多重される。よって、可変長パケット載
せ替え後のＡＴＭセルには複数の可変長パケットが多重
されるため、ＡＴＭセルペイロードの無効領域が少なく
なり、かつ載せ替え後のＡＴＭセルの数も可変長パケッ
トの数よりは少なくなるので、伝送効率の劣化が防止さ
れ、また、ＡＴＭスイッチの処理の負荷の軽減化を図る
ことができる。
【００１１】
【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。図１において、可変長パケット載
せ替え装置１１は、入力されたＡＴＭセルに多重されて
いる可変長パケットを各可変長パケットの示す経路情報
（ＣＩＤ）に従ってＡＴＭセルに再多重し、この再多重
されたＡＴＭセルをＡＴＭスイッチ１６に対して出力す
る機能を有している。
を参照して説明する。図１において、可変長パケット載
せ替え装置１１は、入力されたＡＴＭセルに多重されて
いる可変長パケットを各可変長パケットの示す経路情報
（ＣＩＤ）に従ってＡＴＭセルに再多重し、この再多重
されたＡＴＭセルをＡＴＭスイッチ１６に対して出力す
る機能を有している。
【００１２】可変長パケット載せ替え部１１は、可変長
パケット抽出部１２と可変長パケット再多重部１３から
なる。可変長パケット抽出部１２は、図４に示すよう
に、ＡＴＭ回線インタフェース機能を有する多重化ＡＴ
Ｍセル入力部と、ＡＴＭセルに多重されている可変長パ
ケット内のパケット長データを検出する可変長パケット
長検出部と、このパケット長データに基づいてＡＴＭセ
ル内に多重されている各可変長パケットを切り出す可変
長パケット切り出し部と、切り出された可変長パケット
内の制御情報から可変長パケットが正常に切り出された
か否かを確認する制御情報エラー検出部と、有効なパケ
ットを可変長パケット再多重部へ送出する可変長パケッ
ト出力部とによって構成されている。
パケット抽出部１２と可変長パケット再多重部１３から
なる。可変長パケット抽出部１２は、図４に示すよう
に、ＡＴＭ回線インタフェース機能を有する多重化ＡＴ
Ｍセル入力部と、ＡＴＭセルに多重されている可変長パ
ケット内のパケット長データを検出する可変長パケット
長検出部と、このパケット長データに基づいてＡＴＭセ
ル内に多重されている各可変長パケットを切り出す可変
長パケット切り出し部と、切り出された可変長パケット
内の制御情報から可変長パケットが正常に切り出された
か否かを確認する制御情報エラー検出部と、有効なパケ
ットを可変長パケット再多重部へ送出する可変長パケッ
ト出力部とによって構成されている。
【００１３】また、可変長パケット再多重部１３は、図
５に示すように、可変長パケット抽出部１２で抽出され
た可変長パケットを受信する可変長パケット入力部と、
受信した可変長パケット内の経路情報（ＣＩＤ）を検出
し、可変長パケットと共に経路情報変換部へ送出する経
路情報検出部と、ＣＰＵ１４が管理するＡＴＭセルヘッ
ダ検索テーブル１５を参照してＡＴＭセルのヘッダ情報
（ＶＰＩ／ＶＣＩおよび制御情報）を入手し、このＡＴ
Ｍセルヘッダ情報と一緒に可変長パケットを多重化ＡＴ
Ｍ生成部に送出する経路情報変換部と、ＡＴＭセルのヘ
ッダ情報（ＶＰＩ／ＶＣＩ）が同一な可変長パケットを
同一ＡＴＭセルに多重し、多重化されたＡＴＭセルをＡ
ＴＭスイッチインタフェース部に送出する多重化ＡＴＭ
セル生成部と、再多重化されたＡＴＭセルをＡＴＭスイ
ッチに送出するＡＴＭスイッチインタフェースとによっ
て構成されている。
５に示すように、可変長パケット抽出部１２で抽出され
た可変長パケットを受信する可変長パケット入力部と、
受信した可変長パケット内の経路情報（ＣＩＤ）を検出
し、可変長パケットと共に経路情報変換部へ送出する経
路情報検出部と、ＣＰＵ１４が管理するＡＴＭセルヘッ
ダ検索テーブル１５を参照してＡＴＭセルのヘッダ情報
（ＶＰＩ／ＶＣＩおよび制御情報）を入手し、このＡＴ
Ｍセルヘッダ情報と一緒に可変長パケットを多重化ＡＴ
Ｍ生成部に送出する経路情報変換部と、ＡＴＭセルのヘ
ッダ情報（ＶＰＩ／ＶＣＩ）が同一な可変長パケットを
同一ＡＴＭセルに多重し、多重化されたＡＴＭセルをＡ
ＴＭスイッチインタフェース部に送出する多重化ＡＴＭ
セル生成部と、再多重化されたＡＴＭセルをＡＴＭスイ
ッチに送出するＡＴＭスイッチインタフェースとによっ
て構成されている。
【００１４】多重化ＡＴＭセル生成部は、ＣＰＵ１４か
らのタイマ制御により、４８オクテットのＡＴＭペイロ
ード部分が可変長パケットで完全に満たされるまで待つ
ことなく、一定時間が経過したらＡＴＭセルを送出する
ように制御されており、再多重化によるデータ送出の遅
延時間を最小限に抑えている。
らのタイマ制御により、４８オクテットのＡＴＭペイロ
ード部分が可変長パケットで完全に満たされるまで待つ
ことなく、一定時間が経過したらＡＴＭセルを送出する
ように制御されており、再多重化によるデータ送出の遅
延時間を最小限に抑えている。
【００１５】ＡＴＭセルに多重される可変長パケット
は、図３に示すように、固定長の制御情報部と、可変長
のパケットデータ部とによって構成されており、可変長
パケットの載せ替え制御を行うために、制御情報部に搭
載されている経路情報（ＣＩＤ）、パケット長情報（Ｌ
Ｉ）、およびエラーチェック情報（ＣＲＣ）が使用され
る。
は、図３に示すように、固定長の制御情報部と、可変長
のパケットデータ部とによって構成されており、可変長
パケットの載せ替え制御を行うために、制御情報部に搭
載されている経路情報（ＣＩＤ）、パケット長情報（Ｌ
Ｉ）、およびエラーチェック情報（ＣＲＣ）が使用され
る。
【００１６】次に、本発明の実施の形態の動作を図６を
参照して説明する。可変長パケットが多重化されたＡＴ
Ｍセル（ａ）が可変長パケット載せ替え装置１１に入力
されると、可変長パケット抽出部１２において、可変長
パケットデータの制御情報の一つである可変長パケット
長情報（ＬＩ）が検出され、この可変長パケット長情報
（ＬＩ）に基づいて可変長パケット（ｂ）が入力された
ＡＴＭセルから順次抽出される。
参照して説明する。可変長パケットが多重化されたＡＴ
Ｍセル（ａ）が可変長パケット載せ替え装置１１に入力
されると、可変長パケット抽出部１２において、可変長
パケットデータの制御情報の一つである可変長パケット
長情報（ＬＩ）が検出され、この可変長パケット長情報
（ＬＩ）に基づいて可変長パケット（ｂ）が入力された
ＡＴＭセルから順次抽出される。
【００１７】この抽出された各可変長パケットは可変長
パケット再多重部１３に入力され、経路情報検出部にお
いて各可変長パケットが持つ経路情報（ＣＩＤ）が検出
される。経路情報変換部では、検出された経路情報（Ｃ
ＩＤ）即ちパケットアドレスからＶＰＩ／ＶＣＩ情報を
検索する。可変長パケット毎に得られたＶＰＩ／ＶＣＩ
情報と可変長パケットは多重化ＡＴＭセル生成部に送ら
れ、可変長パケットはＶＰＩ／ＶＣＩ情報によりＡＴＭ
セルに再多重される。
パケット再多重部１３に入力され、経路情報検出部にお
いて各可変長パケットが持つ経路情報（ＣＩＤ）が検出
される。経路情報変換部では、検出された経路情報（Ｃ
ＩＤ）即ちパケットアドレスからＶＰＩ／ＶＣＩ情報を
検索する。可変長パケット毎に得られたＶＰＩ／ＶＣＩ
情報と可変長パケットは多重化ＡＴＭセル生成部に送ら
れ、可変長パケットはＶＰＩ／ＶＣＩ情報によりＡＴＭ
セルに再多重される。
【００１８】再多重されたＡＴＭセルのヘッダ内のＶＰ
Ｉ／ＶＣＩ値は可変長パケットの経路情報（ＣＩＤ）か
ら得られた値であり、次段のＡＴＭスイッチ１６ではこ
のＶＰＩ／ＶＣＩをもとに再多重されたＡＴＭセルがス
イッチングされる。これにより、ＡＴＭセルに多重化さ
れた可変長パケットをＡＴＭスイッチ１６を介して転送
することが可能となる。
Ｉ／ＶＣＩ値は可変長パケットの経路情報（ＣＩＤ）か
ら得られた値であり、次段のＡＴＭスイッチ１６ではこ
のＶＰＩ／ＶＣＩをもとに再多重されたＡＴＭセルがス
イッチングされる。これにより、ＡＴＭセルに多重化さ
れた可変長パケットをＡＴＭスイッチ１６を介して転送
することが可能となる。
【００１９】図７は、本発明の経路情報変換部及び多重
化ＡＴＭセル生成部をより具体化した実施の形態を示す
ブロック図であり、可変長パケットが多重化されたＡＴ
Ｍセルから可変長パケットを抽出する可変長パケット抽
出部７０１、抽出した可変長パケットのエラーチェック
を行う可変長パケットのエラーチェック部７０２、可変
長パケットの制御情報から経路情報（ＣＩＤ）を抽出す
る経路情報抽出部７０３、経路情報（ＣＩＤ）をもとに
ＣＰＵ７０５およびＡＴＭセルヘッダ検索テーブル７０
６からＡＴＭセルヘッダを検索するＡＴＭセルヘッダ検
索部７０４、ＡＴＭセルヘッダからＶＰＩ／ＶＣＩのみ
を抽出して可変長パケット振り分け部７０８へＶＰＩ／
ＶＣＩ情報を送出し、ＡＴＭセルヘッダをＡＴＭセル生
成部７１０へ送出するＶＰＩ／ＶＣＩ抽出部７０７およ
び可変長パケット振り分け部７０８により振り分けられ
た同一ＶＰＩ／ＶＣＩを持つ可変長パケットを多重する
ための多重化バッファ７０９を有している。
化ＡＴＭセル生成部をより具体化した実施の形態を示す
ブロック図であり、可変長パケットが多重化されたＡＴ
Ｍセルから可変長パケットを抽出する可変長パケット抽
出部７０１、抽出した可変長パケットのエラーチェック
を行う可変長パケットのエラーチェック部７０２、可変
長パケットの制御情報から経路情報（ＣＩＤ）を抽出す
る経路情報抽出部７０３、経路情報（ＣＩＤ）をもとに
ＣＰＵ７０５およびＡＴＭセルヘッダ検索テーブル７０
６からＡＴＭセルヘッダを検索するＡＴＭセルヘッダ検
索部７０４、ＡＴＭセルヘッダからＶＰＩ／ＶＣＩのみ
を抽出して可変長パケット振り分け部７０８へＶＰＩ／
ＶＣＩ情報を送出し、ＡＴＭセルヘッダをＡＴＭセル生
成部７１０へ送出するＶＰＩ／ＶＣＩ抽出部７０７およ
び可変長パケット振り分け部７０８により振り分けられ
た同一ＶＰＩ／ＶＣＩを持つ可変長パケットを多重する
ための多重化バッファ７０９を有している。
【００２０】また、信号ａは経路情報（ＣＩＤ）、信号
ｂは可変長パケットの流れであり、信号ｃとｆは検索さ
れたＡＴＭセルのヘッダ情報、信号ｄは可変長パケット
である。信号ａとｂ及び信号ｃとｄはそれぞれ同期して
出力される。信号ｅはＶＰＩ／ＶＣＩ情報とＣＰＵ７０
５からの制御により多重化バッファ７０９内の多重化さ
れた情報を多重化バッファからＡＴＭセル生成部７１０
へ送出するタイミングを制御するための信号である。信
号ｅによって可変長パケットが多重化された情報は、信
号ｇによってＡＴＭセル生成部７１０に送出され、多重
化された情報にＡＴＭセルヘッダが付与され、ＡＴＭセ
ルを形成した後ＡＴＭスイッチ１６に対して出力され
る。
ｂは可変長パケットの流れであり、信号ｃとｆは検索さ
れたＡＴＭセルのヘッダ情報、信号ｄは可変長パケット
である。信号ａとｂ及び信号ｃとｄはそれぞれ同期して
出力される。信号ｅはＶＰＩ／ＶＣＩ情報とＣＰＵ７０
５からの制御により多重化バッファ７０９内の多重化さ
れた情報を多重化バッファからＡＴＭセル生成部７１０
へ送出するタイミングを制御するための信号である。信
号ｅによって可変長パケットが多重化された情報は、信
号ｇによってＡＴＭセル生成部７１０に送出され、多重
化された情報にＡＴＭセルヘッダが付与され、ＡＴＭセ
ルを形成した後ＡＴＭスイッチ１６に対して出力され
る。
【００２１】図７において、複数の可変長パケットが多
重化されたＡＴＭセルが入力されると、まず可変長パケ
ット抽出部７０１においてＡＴＭセルに多重されている
可変長パケットを可変長パケットの制御情報内のパケッ
ト長情報（ＬＩ）に基づいて順次切り出していく。切り
出された各々の可変長パケットは前記可変長パケットの
制御情報内のＣＲＣによって制御情報の正常性をチェッ
クし、正常なパケットのみが経路情報抽出部７０３へ送
出され、エラーの検出されたパケットは廃棄される。
重化されたＡＴＭセルが入力されると、まず可変長パケ
ット抽出部７０１においてＡＴＭセルに多重されている
可変長パケットを可変長パケットの制御情報内のパケッ
ト長情報（ＬＩ）に基づいて順次切り出していく。切り
出された各々の可変長パケットは前記可変長パケットの
制御情報内のＣＲＣによって制御情報の正常性をチェッ
クし、正常なパケットのみが経路情報抽出部７０３へ送
出され、エラーの検出されたパケットは廃棄される。
【００２２】経路情報抽出部７０３において、可変長パ
ケットの制御情報の中から経路情報信号ａ（ＣＩＤ）が
抽出され、抽出元の可変長パケットに同期して、可変長
パケット信号ｂと共にＡＴＭセルヘッダ検出部７０４に
送出される。可変長パケットの制御情報は図３に示され
ているように予め決められたフォーマットに従って経路
情報（ＣＩＤ）、パケット長情報（ＬＩ）、エラーチェ
ック情報（ＣＲＣ）およびその他の制御情報がマッピン
グされているため、各制御情報を個別に抽出することは
同期をとることにより容易に実施可能である。
ケットの制御情報の中から経路情報信号ａ（ＣＩＤ）が
抽出され、抽出元の可変長パケットに同期して、可変長
パケット信号ｂと共にＡＴＭセルヘッダ検出部７０４に
送出される。可変長パケットの制御情報は図３に示され
ているように予め決められたフォーマットに従って経路
情報（ＣＩＤ）、パケット長情報（ＬＩ）、エラーチェ
ック情報（ＣＲＣ）およびその他の制御情報がマッピン
グされているため、各制御情報を個別に抽出することは
同期をとることにより容易に実施可能である。
【００２３】ＡＴＭセルヘッダ検索部７０４では、ま
ず、受信した可変長パケットの経路情報（ＣＩＤ）をＣ
ＰＵ７０５へ送出し、ＡＴＭセルヘッダ検索テーブル７
０６を参照することにより可変長パケットの経路情報
（ＣＩＤ）に対応するＡＴＭセルヘッダ情報信号ｃを得
る。このＡＴＭセルヘッダ情報信号ｃは、可変長パケッ
ト信号ｄと同期して出力され、ＡＴＭセルヘッダ情報信
号ｃはＶＰＩ／ＶＣＩ抽出部７０７へ、可変長パケット
信号ｄは可変長パケット振り分け制御部７０８へ送出さ
れる。
ず、受信した可変長パケットの経路情報（ＣＩＤ）をＣ
ＰＵ７０５へ送出し、ＡＴＭセルヘッダ検索テーブル７
０６を参照することにより可変長パケットの経路情報
（ＣＩＤ）に対応するＡＴＭセルヘッダ情報信号ｃを得
る。このＡＴＭセルヘッダ情報信号ｃは、可変長パケッ
ト信号ｄと同期して出力され、ＡＴＭセルヘッダ情報信
号ｃはＶＰＩ／ＶＣＩ抽出部７０７へ、可変長パケット
信号ｄは可変長パケット振り分け制御部７０８へ送出さ
れる。
【００２４】可変長パケット振り分け制御部７０８で
は、ＶＰＩ／ＶＣＩ抽出部７０７にて抽出したＶＰＩ／
ＶＣＩを受け、同一のＶＰＩ／ＶＣＩを有する可変長パ
ケットを同一の多重化バッファ７０９に順次送出してい
く。多重化バッファに多重化された可変長パケットは、
ＣＰＵ７０５からの送出タイミング制御信号ｅによって
ＡＴＭセルのペイロード長である４８オクテット単位に
ＡＴＭセル生成部７１０に送出される。ただし、一定時
間中に４８オクテット分の可変長パケットがバッファ内
に多重化されない場合にはデータ転送の遅延を防ぐため
にＣＰＵ７０５の制御によりデータのない部分に強制的
に特定のビットパターンを挿入し、４８オクテット単位
のデータ情報としてＡＴＭセル生成部７１０に送出す
る。
は、ＶＰＩ／ＶＣＩ抽出部７０７にて抽出したＶＰＩ／
ＶＣＩを受け、同一のＶＰＩ／ＶＣＩを有する可変長パ
ケットを同一の多重化バッファ７０９に順次送出してい
く。多重化バッファに多重化された可変長パケットは、
ＣＰＵ７０５からの送出タイミング制御信号ｅによって
ＡＴＭセルのペイロード長である４８オクテット単位に
ＡＴＭセル生成部７１０に送出される。ただし、一定時
間中に４８オクテット分の可変長パケットがバッファ内
に多重化されない場合にはデータ転送の遅延を防ぐため
にＣＰＵ７０５の制御によりデータのない部分に強制的
に特定のビットパターンを挿入し、４８オクテット単位
のデータ情報としてＡＴＭセル生成部７１０に送出す
る。
【００２５】各ＡＴＭセル生成部７１０には、それぞれ
各多重化バッファ７０９に入力された各可変長パケット
情報に対応したＡＴＭセルヘッダ情報がＶＰＩ／ＶＣＩ
抽出部７０７から送出されており、ＡＴＭセル生成部７
１０において、各多重化バッファ７０９から送出される
可変長パケットが多重化された４８オクテットのデータ
に、ＶＰＩ／ＶＣＩ抽出部から送出されたＡＴＭセルヘ
ッダ情報を付与することにより５３オクテッドの標準Ａ
ＴＭセルを生成する。生成されたＡＴＭセルは各々のＡ
ＴＭセル生成部７１０からＡＴＭスイッチ１６の入力ポ
ートに対し出力される。
各多重化バッファ７０９に入力された各可変長パケット
情報に対応したＡＴＭセルヘッダ情報がＶＰＩ／ＶＣＩ
抽出部７０７から送出されており、ＡＴＭセル生成部７
１０において、各多重化バッファ７０９から送出される
可変長パケットが多重化された４８オクテットのデータ
に、ＶＰＩ／ＶＣＩ抽出部から送出されたＡＴＭセルヘ
ッダ情報を付与することにより５３オクテッドの標準Ａ
ＴＭセルを生成する。生成されたＡＴＭセルは各々のＡ
ＴＭセル生成部７１０からＡＴＭスイッチ１６の入力ポ
ートに対し出力される。
【００２６】以上のような手段にて可変長パケットを再
多重することにより、可変長パケットの伝送効率の低下
を抑えながら、既存のＡＴＭスイッチを介して伝送する
ことが可能となる。
多重することにより、可変長パケットの伝送効率の低下
を抑えながら、既存のＡＴＭスイッチを介して伝送する
ことが可能となる。
【００２７】
【発明の効果】本発明は、ＡＴＭスイッチによって載せ
替えた後のＡＴＭセルにも同一方路の可変長パケットを
多重して搭載しているので、可変長パケットをＡＴＭス
イッチを介して転送する際に帯域の効率低下を防ぐこと
ができる。
替えた後のＡＴＭセルにも同一方路の可変長パケットを
多重して搭載しているので、可変長パケットをＡＴＭス
イッチを介して転送する際に帯域の効率低下を防ぐこと
ができる。
【００２８】また、ＡＴＭスイッチの前段で載せ替えを
行う際に１ＡＴＭセルに同一方路の複数の可変長パケッ
トが多重して載せ替えられるので、載せ替えのためのＡ
ＴＭセルの数を減らすことができ、ＡＴＭスイッチ内の
処理の負荷を軽減することができる。
行う際に１ＡＴＭセルに同一方路の複数の可変長パケッ
トが多重して載せ替えられるので、載せ替えのためのＡ
ＴＭセルの数を減らすことができ、ＡＴＭスイッチ内の
処理の負荷を軽減することができる。
【００２９】
【図１】本発明の実施の形態を示すブロック図である。
【図２】従来の実施例を示すブロック図である。
【図３】可変長パケット構成を示す図である。
【図４】本発明の実施の形態における可変長パケット抽
出部の構成を示すブロック図である。
出部の構成を示すブロック図である。
【図５】本発明の実施の形態における可変長パケット再
多重部の構成を示すブロック図である。
多重部の構成を示すブロック図である。
【図６】本発明の実施の形態及び従来例の動作を説明す
るための図である。
るための図である。
【図７】本発明の実施の形態をより具体化したブロック
図である。
図である。
１１ 可変長パケット載せ替え装置 １２ 可変長パケット抽出部 １３ 可変長パケット再多重部 １４，７０５ ＣＰＵ １５，７０６ ＡＴＭセルヘッダ検索テーブル １６，２２ ＡＴＭスイッチ ２１ 可変長パケット抽出＆載せ替え部 ７０１ 可変長パケット抽出部 ７０２ 可変長パケットのエラーチェック部 ７０３ 経路情報（ＣＩＤ）抽出部 ７０４ ＡＴＭセルヘッダ検索部 ７０７ ＶＰＩ／ＶＣＩ抽出部 ７０８ 可変長パケット振り分け部 ７０９ 多重化バッファ ７１０ ＡＴＭセル生成部 信号ａ 経路情報（ＣＩＤ） 信号ｂ 可変長パケット 信号ｃ ＡＴＭセルヘッダ情報 信号ｄ 可変長パケット 信号ｅ 多重化データ送出タイミング信号 信号ｆ ＡＴＭセルヘッダ情報 信号ｇ ４８オクテットの多重化データ
Claims (5)
- 【請求項１】 一つのＡＴＭセルに多重された複数の可
変長パケットをＡＴＭアダプテーションレイヤで多重分
離してデータ転送を行う通信方式において、ＡＴＭセル
に可変長パケットを載せ替える際に、ＡＴＭセルヘッダ
検索テーブルに基づいて同一経路の可変長パケットを同
一ＡＴＭセル内に再多重することを特徴とする可変長パ
ケットの多重分離方式。 - 【請求項２】 ＡＴＭセルが所定時間の間に同一経路の
可変長パケットによって満たされないときには、データ
のない部分に強制的に特定のビットパターンを挿入して
一つのＡＴＭセルを生成して送出することを特徴とする
請求項１記載の可変長パケットの多重分離方式。 - 【請求項３】 ＡＴＭセルから抽出した各々の可変長パ
ケットが有する経路情報（ＣＩＤ）からＡＴＭセルヘッ
ダ検索テーブルを参照することによりＡＴＭセルヘッダ
情報（ＶＰＩ／ＶＣＩ）を生成することを特徴とする請
求項１又は２記載の可変長パケットの多重分離方式。 - 【請求項４】 一つのＡＴＭセルに多重された複数の可
変長パケットをＡＴＭアダプテーションレイヤで多重分
離してデータ転送を行う通信方式において、可変長パケ
ットが多重されているＡＴＭセルから可変長パケットを
切り出す抽出部と、抽出した可変長パケットからアドレ
ス情報を検出し、同一アドレス毎にＡＴＭセルに再多重
するマッピング制御部と、可変長パケットのアドレス情
報から載せ替え先のＡＴＭセルヘッダ情報（ＶＰＩ／Ｖ
ＣＩ）を生成するヘッダ生成部と、前記ヘッダ情報を生
成するための出方路設定テーブルおよびこのテーブルを
制御するＣＰＵを備えていることを特徴とするＡＴＭセ
ルに多重された可変長パケットの多重分離装置。 - 【請求項５】 一つのＡＴＭセルに多重された複数の可
変長パケットをＡＴＭアダプテーションレイヤで多重分
離してデータ転送を行う通信方式において、可変長パケ
ットが多重化されたＡＴＭセルを受信する多重化ＡＴＭ
セル入力部と可変長パケットに搭載される可変長パケッ
ト長情報（ＬＩ）を検出する可変長パケット長検出部と
可変長パケット長情報に基づいてＡＴＭセルから可変長
パケットを切り出す可変長パケット切り出し部と可変長
パケットに搭載される制御情報のエラーを検出する制御
情報エラー検出部と前記切り出した可変長パケットを可
変長パケット再多重部へ送信するためのインタフェース
となる可変長パケット出力部を有する可変長パケット抽
出部と、前記可変長パケット抽出部から送信される可変
長パケットを受信するためのインタフェースである可変
長パケット入力部と可変長パケットに搭載される経路情
報（ＣＩＤ）を検出する経路情報検出部とＣＰＵインタ
フェースが管理する出方路設定テーブルに基づいて可変
長パケットをＡＴＭセルに多重させるためのバッファへ
振り分けを行う経路情報変換部及びバッファ振り分け制
御部とバッファに振り分けられた可変長パケットをＡＴ
Ｍセルにマッピングする多重化ＡＴＭセル生成部と多重
化ＡＴＭセルをＡＴＭスイッチへ送出するインタフェー
スとなるＡＴＭスイッチインタフェース部とこれらの制
御ブロックを管理するためのＣＰＵとのインタフェース
となるＣＰＵインタフェース部を有する可変長パケット
再多重部と、を有することを特徴とするＡＴＭセルに多
重された可変長パケットの多重分離装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11605297A JPH10294743A (ja) | 1997-04-21 | 1997-04-21 | Ａｔｍセルに多重された可変長パケットの多重分離方式及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11605297A JPH10294743A (ja) | 1997-04-21 | 1997-04-21 | Ａｔｍセルに多重された可変長パケットの多重分離方式及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10294743A true JPH10294743A (ja) | 1998-11-04 |
Family
ID=14677520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11605297A Pending JPH10294743A (ja) | 1997-04-21 | 1997-04-21 | Ａｔｍセルに多重された可変長パケットの多重分離方式及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10294743A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100354163B1 (ko) * | 1999-05-31 | 2002-09-28 | 엘지전자 주식회사 | 이동 통신 시스템에서 다중 가상 채널을 지원하는 ａａｌ２ 프로토콜 구현 장치 및 방법 |
| JP2002538727A (ja) * | 1999-03-03 | 2002-11-12 | ノキア ネットワークス オサケ ユキチュア | Ｉｐベースのセルラーアクセスネットワークにおいてミニパケット交換を行う方法及び装置 |
| US6594267B1 (en) | 1998-06-02 | 2003-07-15 | Nec Corporation | AAL2 packet exchange device |
| KR100440574B1 (ko) * | 2001-12-26 | 2004-07-21 | 한국전자통신연구원 | 가변길이 패킷 스위칭 장치 |
| US7289510B2 (en) | 2001-07-11 | 2007-10-30 | Nec Corporation | Method and system for switching variable-length packets |
-
1997
- 1997-04-21 JP JP11605297A patent/JPH10294743A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6594267B1 (en) | 1998-06-02 | 2003-07-15 | Nec Corporation | AAL2 packet exchange device |
| JP2002538727A (ja) * | 1999-03-03 | 2002-11-12 | ノキア ネットワークス オサケ ユキチュア | Ｉｐベースのセルラーアクセスネットワークにおいてミニパケット交換を行う方法及び装置 |
| KR100354163B1 (ko) * | 1999-05-31 | 2002-09-28 | 엘지전자 주식회사 | 이동 통신 시스템에서 다중 가상 채널을 지원하는 ａａｌ２ 프로토콜 구현 장치 및 방법 |
| US7289510B2 (en) | 2001-07-11 | 2007-10-30 | Nec Corporation | Method and system for switching variable-length packets |
| KR100440574B1 (ko) * | 2001-12-26 | 2004-07-21 | 한국전자통신연구원 | 가변길이 패킷 스위칭 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100298356B1 (ko) | 에이티엠(atm)망의에이티엠적응계층(all)2처리장치및방법 | |
| KR0126848B1 (ko) | 다중화기와 역다중화기를 이용한 고정길이 패킷 스위칭 장치 | |
| JP3452549B2 (ja) | Ａｔｍを基にする接続構造を有する移動通信システム | |
| JPH1065681A (ja) | 多重化装置 | |
| US6856594B1 (en) | ATM switching system and method for switchover between working channel and protection channel in an ATM network | |
| JP2000022707A (ja) | データ伝送方法、およびデータ伝送システム | |
| JP3538537B2 (ja) | ショートセル対応ａｔｍ交換機及びそのルーティング方法 | |
| JPH10294743A (ja) | Ａｔｍセルに多重された可変長パケットの多重分離方式及び装置 | |
| KR100337648B1 (ko) | 이동통신 기지국에서 에이티엠 적응층 트래픽 스위칭 방법 | |
| KR100314219B1 (ko) | 에이에이엘5 타입 에이티엠 셀 역다중화 및 에이에이엘2타입 에이티엠 셀변환 장치 | |
| US7068665B2 (en) | System and method for switching cells in a communications network | |
| KR100359914B1 (ko) | Ａａｌ5 ａｔｍ 셀을 ａａｌ2 ａｔｍ 셀로 변환시키는 장치 | |
| KR100326896B1 (ko) | 유토피아 레벨2 기능과 데이터 경로 설정 기능을 가진에이티엠 다중화/역다중화 장치 | |
| JP2850957B2 (ja) | 音声パケットａｔｍ中継転送方式 | |
| KR100220638B1 (ko) | Atm 교환기와 ds1e 전송장치간의 정합장치 | |
| KR100383570B1 (ko) | 에이-티-엠 교환 시스템에서 에이-티-엠 트렁크인터페이스 장치 및 방법 | |
| JP2834030B2 (ja) | Ａｔｍセルインタフェースおよび該インタフェースを用いたａｔｍセル伝送システム | |
| KR100404757B1 (ko) | 위성망으로 인터넷과 비디오 데이터를 전송하기 위한 위성에이티엠（ａｔｍ）정합 장치 및 그 정합 방법 | |
| KR100354178B1 (ko) | 다중 가입자 링크 정합용 에이티엠 셀 다중화 장치 | |
| KR0169643B1 (ko) | Atm-mss의 셀 스위칭 장치 및 그 방법 | |
| KR0150749B1 (ko) | 일대다중 연결을 위한 에이티엠 셀 처리 방법 | |
| KR20010087609A (ko) | 에이티엠-피에스티엔 트렁크간 연동장치 | |
| JPH05153151A (ja) | ルーテイングシステム | |
| JP2000312206A (ja) | 交換方法、交換機及びスイッチングネットワーク | |
| KR19980061554A (ko) | 비동기 전송모드(atm) 셀 분리 장치 |