JPS6262636A - 可変通信量と可変変調速度を持つ同期デジタル・リンク用の多重化装置及び多重化分離装置 - Google Patents

可変通信量と可変変調速度を持つ同期デジタル・リンク用の多重化装置及び多重化分離装置

Info

Publication number
JPS6262636A
JPS6262636A JP61212839A JP21283986A JPS6262636A JP S6262636 A JPS6262636 A JP S6262636A JP 61212839 A JP61212839 A JP 61212839A JP 21283986 A JP21283986 A JP 21283986A JP S6262636 A JPS6262636 A JP S6262636A
Authority
JP
Japan
Prior art keywords
signal
bits
bit rate
variable
khz
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61212839A
Other languages
English (en)
Inventor
ピエール コオタネア
アンドレ タリデック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPS6262636A publication Critical patent/JPS6262636A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1623Plesiochronous digital hierarchy [PDH]
    • H04J3/1647Subrate or multislot multiplexing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S370/00Multiplex communications
    • Y10S370/916Multiplexer/demultiplexer

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、双方向性同期デジタル・リンクの両端のステ
ーションの中の多重化装置及び多重化分離装置に関るも
のであり、このリンクにおいては、多重化された信号の
一つは、一方のステーションの要求に応じて可変の通信
量を提供し、かつ、伝送路で送信される生成信号は、要
求される通信量に応じた可変の変調速度を持つ。より一
般的に言うと、本発明は、その比が可変であって互いに
異なる一定のビットレートを持つデジタル信号の多重化
及び多重化分離の技術、及び、プログラマブルなタイム
ベースとクロック再生の技術及び両端間のメツセージに
よる標識の技術に訴えるものである。
ローカル・デジタル網を発展させると、様々な型の多数
の端末を、加入者管理機構を通して、デジタル統合サー
ビス網(RN I S)に接続できる。特に、端末は、
二つの送信方法によって違う、達成すべき作業によって
異なる、非常に様々な通信量を要求する。
現在、加入者管理機構は、各端末に一つづつ特定のデジ
タル・リンクを割当てており、このリンクは、その端末
で使用される通信量に応じて、通信量が固定されている
。端末によって作業が遂行されている間、端末は、リン
クが提供する通信量に比べればごく少量の情報を送信或
は受信しなければならず、その上、情報の送信に厳密に
必要なエネルギー消費量に比べて高いエネルギー消費量
が現れる。更に、加入者における端末の配置替えによつ
て、端末が、異なる通信量を持つより高性能な端末、或
は他の型の端末に交換されなければならない時、新しい
端末の通信量とコンパチブルにするために、管理機構と
端末の間のリンクのインタフェイスを変更する必要があ
る。
本発明は、加入者管理機構と端末の間に標準化されたイ
ンタフェイスを供給することによつて、上記の障害を除
去することを目的とする。言い換えれば、本発明は、端
末が二つの送信方向によって違ういかなる通信量を要求
しようとしても、いかなる端末を、管理機構の、そわら
もまた標準化されるいかなる端末のアクセスへ分岐する
ことも可能にすることを目的とする。より特定すると、
本発明は、各端末が二つの送信方向のそれぞれに応じて
、使用される通信量を動的に決めることができるように
、かつ、伝送路で送信される生成信号が、各方向につい
て、使用される通信量に合った変調速度を持つように、
管理機構の標準化されたアクセスまたは端末に組み込む
多重化装置及び多重化分離装置を設計することを目的と
する。
通信量を動的に選択する結果、特に、あらゆる高通信量
の情報交換の前に予め行われる標識の交換の時に低通信
量を用いることによって、エネルギー消費の削減が可能
になる。
更に、アクセスの標準化によって、管理機構と端末の両
方のインタフェイスの標準化が可能になり、必然的に、
インタフェイスの価格の引き下げが可能になる。
本発明は、また、国際電信電話諮問委員会(CCI T
T)の意見書1430.1440/ Q 920及び1
451/Q930により定められた基本通信量192キ
ロビット/秒を代表的な値として持つ加入者−網インタ
フエイスとの良好なコンパチビリティ−を提供する。こ
の加入者−網インタフエイスは、端末から管理機構の方
へ、B1が64キロビット/抄、B2が64キロビット
/秒、Dが16キロビット/秒の固定された通信量を持
つ三つのチャンネル、及び48キロビット/秒の積算通
信量を持つ補助チャンネルを提供し、また、管理機構か
ら端末の方へ、上記の固定された通信量を持つ三つのチ
ャンネル、B1、B2、及びDとEが16キロビット/
秒のエコー・チャンネル、及び32キロビット/秒の積
算通信量を持つ補助チャンネルを提供している。このイ
ンタフェイスは、また、チャンネルDに端末と管理機構
の間のメツセージによる対話を可能にする標識のプロト
コルを提供している。
本発明によるインタフェイスは、CCITTにより定め
られたインタフェイスと同じチャンネル構造を持つが、
チャンネルB2がN×64キロビット/秒の可変通信量
を提供し、この場合にNは1から1250の間に含まれ
る数或いはそれ以上の数である。インタフェイスは、合
計の値64+16+48=128キロビット/秒の一定
の通信量を持つチャンネルの多重送信と値N×64キロ
ビット/秒の可変通信量を持つチャンネルを組み合せた
形をしている。
本発明によると、第一の一定のビットレートを持つ第一
のデジタル信号を第二のビットレートを持つデジタル信
号と多重化して、第一と第二のビットレートの和に等し
いビットレートを持ち、かつ、所定の周期で繰り返され
るフレーム構造を持つ生成デジタル信号にするための多
重化装置は、一つのフレーム周期の間に受信される第一
の信号の連続するビットをメモリするための第一の機構
、第一の信号の受信されたビットを第一の周波数のレー
トでメモリするために第一の機構に書き込むための第一
の機構、第一の信号から生成信号のビットレートで書き
込まれたビットを読み取るための機構、長くても一つの
フレーム周期の間、受信される第二の信号のビットをメ
モリするための第二の機構、第二の信号から受信された
ビットを第二の周波数のレートでメモリするために第二
の機構に書き込むための第二の機構、及び第二の信号か
ら生成信号のビットレートで書き込まれたビットを読み
取るための第二の機構、及び生成信号を発信し、伝送路
の信号にコード変換する機構を含み、かつ、第一のデジ
タル信号が第二のデジタル信号のビットレートの変更の
情報を伝送すること、生成信号の各フレームが、第二の
デジタル信号の可変ビットレートの値に左右されない、
第一のビットレートにフレーム周期をかけた一定の積に
等しい第一のデジタル信号の一定数のビット、及び第二
の可変ビットレートにフレーム周期をかけた積に等しい
第二のデジタル信号の可変数のビットを含み、生成信号
のビットレートは可変で、第一の一定のビットレートと
第二の可変ビットレートの和に等しいこと、及び、多重
化装置が、通信量の変更の情報を検出する機構、及び検
出された通信量の変更の情報に応じてプログラムできる
機構で、生成信号の可変ビットレートを持ち読み取り機
構に印加するための少なくとも一つのクロック信号、及
び伝送路の信号の可変変調速度に対応し発信・コード変
換機構に印加するための一つのクロック信号を作る機構
を含むことを特徴とする。
同じく本発明によると、或るビットレートを持ち、所定
の周期で繰り返されるフレーム構造を持つ生成デジタル
信号の多重化を分離して、第一の一定のビットレートを
持つ第一のデジタル信号と第二のビットレートを持つ第
二のデジタル信号にするための多重化分離装置は、伝送
路の信号を受信し、上記の生成信号にコード変換する機
構、生成信号に含まれる第一の信号から受信されたビッ
トを一つのフレーム周期の間メモリするための機構、第
一の信号から受信されたビットを、生成信号の周波数の
レートでメモリするために第一の機構に書き込むための
機構、第一の信号から第一の周波数で書き込まれたビッ
トを読み取るための機構、及び生成信号に含まれる第二
の信号から受信されたビットを抽出し、それらを第二の
ビットレートで再送信するための機構を含み、かつ、第
一のデジタル信号が、第二のデジタル信号のビットレー
トの変更の情報を伝送すること、生成信号の各フレーム
が、第二のデジタル信号の可変ビットレートの値に左右
されない、第一のビットレートにフレーム周期をかけた
一定の積に等しい第一のデジタル信号の一定数のビット
、及び第二の可変ビットレートにフレーム周期をかけた
積に等しい第二のデジタル信号の可変数のビットを含み
、生成信号のビットレートが可変で、第一の一定のビッ
トレートと第二の可変ビットレートの和に等しいこと、
及び、多重化分離装置が、通信量の変更の情報を検出す
る機構、及び検出された通信量の変更の情報に応じてプ
ログラムできる機構で、生成信号の可変ビットレートを
持ち読み取り機構と第二の抽出機構に印加するための少
なくとも一つのクロック信号、及び伝送路の信号の可変
変調速度に対応し受信・コード変換機構に印加するため
の一つのクロック信号を作る機構を含むことを特徴とす
る。
加入者管理機構のアクセスのような第一のステーション
と端末のような第二のステーションの間のインタフェイ
スの標準化を目的とした、本発明に従う可変通信量と可
変変調速度を持つ双方向性同期デジタル・リンクにおい
ては、ステーションのそれぞれは、本発明に従う多重化
装置及び多重化分離装置を含む。
この具体的な実施例においては、リンクは三つの状態を
呈することができる。
不活性状態では、いかなる信号もリンクを通して送信さ
れておらず、二つのステーションはアイドリングの状態
にある。その時、ステーションの一つは作動の命令を送
信できる。命令はリンク内の信号の存在という形で表さ
れ、それが他方のステーションを「目覚めさせる。」す
ると、二つのステーションは、所定の基本通信量でのメ
ツセージの交換を可能にする基本状態に移行するが、こ
の基本通信量が、可変通信量を持つ第二のデジタル信号
の最小通信量を決めることになる。一定の通信量を持つ
第一のデジタル信号を介して、どちらかのステーション
が、リンクの一方及び/又は他方の送信方向について通
信量の変更を要求することができるが、これは、新しい
通信量の値を伴フた通信量変更の要求を他方のステーシ
ョンへ送信することによって行われる。予め設けられて
いるメツセージ交換のプロトコルに従って変更の要求を
受信したことを通知した後、親ステーションは通信量の
変更を行い、他方のステーションは親ステーションに同
期化する。
次に、二つのステーションは、基本状態に戻ることなく
直接に、或は、例えば送信するデータ・フローが断続的
であるような場合には、基本状態に戻ってから、再び通
信量の変更に取り掛ることができる。
全ての状態において、ステーションは、作動停止の命令
を交換することによって不活性状態に戻ることかできる
その他に、多重化及び多重化分離の処理はフレーム構造
に基づくことに留意せねばならない。
このフレーム構造の中で、一定のビットレートを持つ第
一の信号のビット及び可変ビットレートを持つ第二の信
号のビットの配分は不変のままであり、これらの信号に
割り当てられるビット・フィールドの持続時間だけが第
二の信号の通信量に応じて変化する。
第1図には、両端の二つのステーション1及び2の間に
ある、可変通信量と可変変調速度を持つ双方向性同期デ
ジタル・リンクが表されている。
このリンクは、例えば光ファイバー或は広域同軸ケーブ
ルのような、二つの送信キャリヤ12及び21を含み、
二つの送信キャリヤは、それぞれ、ステーション1から
ステーション2へ向う、多重化された第1のデジタル・
チャンネルの送信、及び、ステーション2からステーシ
ョン1へ向う、多重化された第二のデジタル・チャンネ
ルの送信に当てられている。
構想を定着させるために、ステーション1が、一方では
加入者のデジタル線を通して、統合サービス型の一般交
換機能を持つデジタル網(RN IS)へ接続され、他
方ではリンク1−2と同じ星形の網を形成するリンクを
通して、加入者の装置或は企業のローカル網の中のデジ
タル・インタフェイスを持つ端末を成す複数のステーシ
ョン2へ接続される多目的サービスの加入者管理機構で
あると仮定する。各端末は、テレビ受信機、ビデオ・テ
ープレコーダー、ハイファイ受信器、テープレコーダー
、デジタル電話受信器、ビデオテックス端末、様々な変
調速度を持つテレコピー機、テレビ電話、オーディオビ
デオテックス端末、テレタイプ端末、或は、例えば文書
処理機のようなテレテックス端末を含むことができる。
これらの端末は全て、本来、互いに異なるデータ送信量
及び受信量を持つ。しかし、本発明によると、リンク1
−2は、送信・受信する情報の通信量に関らず、上記の
いかなる端末もステーション1に接続できるデジタル・
インタフェイスになるという意味において、各リンク1
−2は真に標準化されることになる。このようなリンク
の標準化は、ステーション1及びステーション2のそれ
ぞれに組み込まれ、リンク1−2によって接続される二
組の類似の多重化装置及び多重化分離装置のおかげで実
現される。本発明の目的であるこれら二組の装置は、第
1図に図式的に表されている。であるが、ステーション
1に組み込まれる他の回路で、各端末を網又は他の端末
に結合するために二つの送信方向のそれぞれについてリ
ンク1−2にそれぞれ割り当てられたデジタル・チャン
ネルを処理するための回路、及び、ステーション2のよ
うな各端末に組み込まれる他の回路で、端末に固有の機
能を果たす回路は、本発明の枠内に属するものではない
ので、以下に記述されない。
リンク1−2の標準化は、二つの送信方向のそれぞれに
応じた、デジタル・チャンネルの時分割多重化に基づい
ており、この多重化は、代表的な値としては250マイ
クロ秒のフレーム周期の間に或る長さの「弾力的」な間
隔を幾つか持つ、安定したフレーム構造T及びtを与え
る。
ステーション1からキャリヤ12経出でステーション2
へ送信される第一のフレームTは、第2図或は第4図に
示されるように、5つのチャンネルB1、B2、D、X
、及びEの多重化から生まれる。ステーション2からキ
ャリヤ21経由でステーション1へ送信される第二のフ
レームtは、5つのチャンネルb1、b2、d、x、及
びeの多重化から生まれる。
第一のチャンネルB1及びblは一定の通信量を持ち、
その代表的な値は64キロビット/秒である。
第二のチャンネルB2及びb2はいわゆる可変通信量を
持つといわれる。これらのチャンネルのそれぞれの通信
量は、ステーション1と2のどちらかの要求に応じて変
えることができるからである。代表的な値としては、チ
ャンネル82及びb2は、64キロビット/秒の基本通
信量とそれぞれ(N 、64)キロビット/秒及び(n
 、64)キロビット/秒の最大通信量の間を可変の通
信量を持つことができ、ここで、N及びnは1と約12
50の間に含まれる整数である。これは、例えば、テレ
ックス端末、テレコピー機、ビデオテックス端末のよう
な64キロビット/秒の低通信量を持つ端末、ハイファ
イ受信器、テレビ受信器、ビデオ・テープレコーダー、
テレビ電話のような、例えば2メガビット/秒或は70
メガビット/秒の高通信量を持つ端末も、ステーション
1から制御できるようにするためである。その上、或る
与えられた瞬間に、リンク1−2のチャンネルB2及び
b2は異なる通信量を持つことができる。例えば、ハイ
ファイ送信器がチャンネルDでハイファイ受信器からの
標識を受信すると、管理機構から送信器へのリンクは基
本通信量の192キロビット/秒であり、これは、チャ
ンネルB2の通信量としては、B2=64キロビット/
秒に相当する。この送信器がデジタル化されたハイファ
イ音をチャンネルb2で送信すると、送信器から管理機
構へのリンクは通信量2048キロビット/秒であり7
これは、チャンネルb2の通信量としては1920キロ
ビット/秒に相当する。他の例によると、ビデオ・テー
プレコーダーのよう、なビデオ受信器がチャンネルdで
標識を送信すると、受信器から管理機構へのリンクは基
本通信量の192キロビット/秒であり、これは、チャ
ンネルb2の通信量64キロビット/秒に相当する。こ
の受信器がデジタル・ビデオ信号をチャンネルB2で受
信すると、管理機構から受信器へのリンクは通信i70
.144メガビット/秒であり、これは、チャンネルB
2の通信量としては70.016メガビツト/秒に相当
する。
しかし、テレビ電話のような端末は、チャンネルB2と
b2の両方を同じ70メガビット/秒級の高通信量で使
う。
第三のチャンネルD及びdは、代表的な値としては16
キロビット/秒の一定の通信量を持ち、国際電信電話諮
問委員会(CCITT)により定められたインタフェイ
スSのプロトコルDに適合して、ステーション1及び2
の間を交換されるノ\ゲット・モードの標識を伝送する
。更に、チャンネルD及びdは、チャンネルB2とb2
のどちらかの通信量を変えることができるメツセージを
ベアするが、このメツセージは、ステーション1.2の
どちらか一方に、そのステーション或は他方のステーシ
ョン2.1から要求かあフた時に発信される。
第四のチャンネルX及びXは、代表的な値としては32
キロビット/秒の一定の通信量を持つチャンネルであり
、キャリア12及び21の中をベアされる多重化の生成
信号の中の連続した成分を除くための利用ビット、保安
ビット、及び平衡ビットをベアする。
第五のチャンネルE及びeは、代表的な値としては16
キロビット/秒の一定の通信量を持つエコーと呼ばれる
チャンネルである。チャンネルEは、複数のインタフェ
イスのチャンネルDが管理機構内部の一つの共通チャン
ネルDに集中されているような場合に、CCITTの、
インタフェイスSのプロトコルに適合して、チャンネル
Dのエコーとして使用することができる。チャンネルe
には特別な使用法はない。
上記のチャンネル通信量の値に従うと、ステーション1
の中の多重化の生成信号の通信量で、ステーション1及
び2の内部にそれぞれある中間接続IEM及び2REに
よって伝送される通信量は、64÷(N、64)+16
+32+16=  (N+2)、64キロビット/秒に
等しく、第一の送信キャリヤ12によつて伝送される信
号の変調速度はΩ(N+2)64キロポーであり、この
場合Ωはリンク1−2において選択される送信コードに
よつて決まってくる数である。ステーション2の中の多
重化の生成信号の通信量で、ステーション2及び1の内
部にそれぞれある中間接続2EM及び1REによつて伝
送される通信量は、64+ (n、64)+16+48
=(n+2)、64キロビット/秒に等しく、第二の送
信キャリヤ21によって伝送される信号の変調速度はΩ
(n+2)64キロポーである。
ステーション1の中に形成される第一のフレームTが、
第2図の第】I行目と第4図の第7行目の二つの例によ
って示されている。フレームTは、一定の通信量のチャ
ンネルのビットによって占められる、ここでは一定の数
である5つの第一のフィールドを含み、この第一のフィ
ールドは、同様に一定の数であるそれぞれl015、I
I、3、及び3個のビットを含む。フレームTは、25
0/4 =62.5マイクロ秒の持続時間を持つ連続す
る4つのセクター、S1、B2、B3、及びB4に分け
られる。
セクターS1からB4のそれぞれは、少なくとも12個
のビットを含み、そのうち8個は常に、チャンネルB1
またはチャンネルB2のオクテツトである。このように
して、第一のセクターS1は常に、最初のチャンネルX
の2ビツトの後にチャンネルB1の一つのオクテツトを
含み、そして、チャンネルEの1ビツト、次にチャンネ
ルDの1ビツトで終わる。第二のセクター82は常に、
少なくとも、チャンネルXの3ビツトの後にチャンネル
B2の一つのオクテツトを含み、そして、チャンネルE
の1ビツトで終わる。第三のセクターS3は常に、チャ
ンネルDの1ビツト、次にチャンネルXの1ビツトの後
にチャンネルB1の一つのオクテツトを含み、そして、
チャンネルEの1ビツト、次にチャンネルDの1ビツト
で終わる。第四のセクターS4は常に、チャンネルXの
1ビツトの後にチャンネルB2の一つのオクテツトを含
み、そして、チャンネルEの1ビツト、チャンネルDの
1ビツト、チャンネルXの1ビツトの順で終わる。
第3図の第12行目及び第5図の第6行目を参照すると
、ステーション2の中に形成される第二のフレームtは
フレームTと類似であるが、チャンネ/L/B1、X、
E、D、及びB2のビットを、それぞれ、b1、x、e
、d、及びb2のビットで置き換えたものである。従っ
て、フレームtは、それぞれが62.5マイクロ秒の持
続時間を持ちそれぞれが少なくとも12ビツトを含む連
続する4つのセクター31,52、B3、及びB4に分
けられる。セクターS1から54におけるチャンネルの
配分は同様に一定である。第一のセクターS1は常に、
チャンネルXの2ビツトの後にチャンネルbiの一つの
オクテツトを含み、そして、チャンネルeの1ビツト、
次にチャンネルdのlヒ゛ットで終わる。第二のセクタ
ーS2は常に、少なくとも、チャンネルXの連続する3
ビツトの後にチャンネルb2の一つのオクテ・ントを含
み、そして、チャンネルeの1ビツトで終わる。第三の
セクター53は常に、チャンネルdの1ビツト、チャン
ネルXの1ビツトの後にチャンネルbiの一つのオクテ
ツトを含み、そして、チャンネルeの1ビツト、次にチ
ャンネルdの1ビ・ントで終わる。第四のセクターS4
は常に、チャンネルXの1ビ・ントの後にチャンネルb
2のオクテツトを含み、そして、チャンネルeの1ビツ
ト、チャンネルdの1ビツト、チャンネルXの1ビツト
の順で終わる。
上に、説明されたようなフレームT及び1+ま、第2図
に及び第3図に示されており、例えば低通信量端末用の
基本通信量192キロビット/秒、N=n=1のリンク
に、或いは、以下に見るように、いかなる端末でも接続
の確立を待機してしする状態に対応する。
他の条件の時には、到着或いは発信の接続が確立した後
、接続IEM及び2REの中のチャンネルB2の通信量
をより高い(N、64)キロビット/秒の通信量に変え
ることができるが、この時フレームTはチャンネルB2
の(N、16)ビットを含むことになり、及び/又は、
接続2EM及び1REの中のチャンネルb2の通信量よ
り高い(n。
64)キロビット/秒の通信量に変えることができるが
、この時フレームtはチャンネルb2の(n 、16)
ビットを含むことになる。第4図及び第5図は、N=n
=4についてのこのようなフレームT及びtを示す。こ
の場合、フレームT、tの各セクターは、第2図及び第
3図に示された基本通信量を持つフレームに比べ、チャ
ンネルB2、b2のビットを(N −1) 16/4=
 (n −1)16/4ビツトだけ多く含む。従って、
第4図及び第5図を参照すると、第一のS1、S、は、
このセクターのチャンネルB1、blのオクテツトの後
にチャンネルB2、b2の連続する4(N−1)=4(
n−1)=12ビットを含み、第二のセクター82、s
2は、このセクターのチャンネルX、Xの対応する最初
の3ビツトの後にチャンネルB2、b2の連続する8+
12ビツトを含み、第三のセクター83、s3は、この
セクターのチャンネルB1、biのオクテツトの後にチ
ャンネルB2、b2の連続する12ビツトを含み、そし
て、第四のセクター34、s4は、このセクターのチャ
ンネルX、Xの最初のビットの後にチャンネルB2、b
2の連続する8+12ビツトを含む。
再び第1図に戻ると、二つのステーション1及び2に関
係する送信キャリヤI2及び21に接続された多重化装
置及び多重化分離装置は、実際上同じ構造を持つ。従っ
て、ステーション1.2の中の装置は、発信側には通信
量可変のプログラマブルなマルチプレクサ13.23、
プログラマブルなタイムベース14.24、及び発信回
路15.25、受信側には、受信回路16.26、プロ
グラマブルなりロック再生器17.27、及び通信量可
変のプログラマブルなデマルチプレクサ18.28を含
む。プログラマブルな回路は、これもまたステーション
1、2のリンク装置に組み込まれるf1、IJ御ユニッ
ト19.29の制御の下にプログラムされる。
実際上同じ構造と働きを持つ、二つのステーションの中
の多重化装置及び多重化分離装置は、ステーション1に
組み込まれるものが以下に第1図及び第6図から第9図
を参照して説明される。
制御ユニット19は、通信量16キロビット/秒の多重
化分離されたチャンネルdを、多重化分離回路18の出
力回線1dで受信し、送信キャリヤ12及び21の少な
くとも一方において通信量の変更を行うために、他方の
ステーション2の制御ユニット29から送信されるユニ
ット19宛てのパケットを検出する。通信量変更の要求
は、ステーション1によって制御されるローカル端末か
ら、或いは遠隔地端末から通信量変更の要求が来た時に
は、初期通信量16キロビット/秒のチャンネルDをベ
アする、多重化回路I3の入力回路IDのパケットにお
いても、交換網を経由して送信できる。
対応する多重化装置及び多重化分離装置のレベルで通信
量の変更を行うために、制御ユニット19は、新しいデ
ータをこれらの装置の全てのプログラマブルな回路に書
き込む。制御ユニット19は、数Nをタイムベース14
に、数nをクロック再生器17に、発信すべきフレーム
Tのフォーマットをマルチプレクサ13に、受信すべき
フレームtのフォーマットをデマルチプレクサI8に、
バス190を経由して送信する。
ステーション1または2のどちらかが、他方のステーシ
ョン2または1から発信された通信量変更の要求を受信
したことを通知しない限りは、数N及びnは変えられな
いことに留意しなければならない。例えば、端末或いは
ステーション2を作動させると直ちに、数N及びnは1
になり、キャリヤ12及び21は、基本通信量192キ
ロビット/秒に対応する変調速度を持つ。Nが1以外の
数及び/又はnが1以外の数である最初の変更が行われ
た後、2回目の変更では、数N及びnに、例えば端末が
タイム・シェアリング機能で働く場合のように、1の値
を与えることもできるし、或いは、1以外の値または二
回目の通信量変更前の値と異なる値を直接与えることも
できる。全ての場合において、二つのステーションか新
たな接続の確立を待機するアイドリンク状態に戻れば、
チャンネルは回路13及び23の入力の方へいかなる信
号も伝送しない。
第6図を参照すると、タイムベース■4は、プログラム
できない二つの分周器140及びI42、及びプログラ
マブルな周波数クロック141を基本的に含む。タイム
ベース14は、管理機構から、全ての送信装置を同期化
する二つのクロック、フレームFTをフレーム周波数4
キロヘルツに同期化するクロック、及び、kが或る整数
である場合の周波数に、64キロヘルツの基準クロック
HREFを受信する。プログラムできない分周器140
は、基準クロックHREFから、チャンネルB1の初期
周波数FBI=64キロヘルツを持つクロック信号、セ
クターS1からS4の周波数に等しいチャンネルD及び
Eの初期周波数F D−16キロヘルツを持つクロック
信号、等しいチャンネルXの初期周波数FX−32キロ
ヘルツを持つクロック信号、及び一定の通信量を持つチ
ャンネルB1、D、E、及びXの中間多重化周波数F 
I −128キロヘルツを持つクロック信号を作る。ク
ロック+41はバス190の中の数Nに応じてプログラ
ムでき、キャリヤ12の中をベアされる信号の変調速度
に等しい可変周波数FL=Ω(N+2)64キロヘルツ
を持つクロック信号を作る。プログラムできない分周器
]、 42は、信号FLの周波数をΩで割フて、接続I
EMの中をベアされる多重化の生成信号の可変ヒツトレ
ートF J = ((N + 2 )、64)キロヘル
ツを作る。上記の七つのクロック信号は、タイムベース
目の出力のバス143によって、マルチプレクサI3、
デマルチプレクサ18、及び発信回路15のクロック人
力に印加される。
第7図を参照すると、受信側のクロック再生器17は、
回路23の中の多重化で、生成されキャリヤ21の中を
ベアされる信号の、Ω(n+2)64キロヘルツに等し
いビットレートflを再生できる位相ロック回路170
、及びプログラムできない分周器175を基本的に含む
。回路170は従来通り、第一の入力160で受信回路
16によって作られたレート信号を受信する位相コンパ
レータ171 、デジタル−アナログ・コンバータのよ
うな電圧で制御される回路172、及び電圧で制御され
る発振器173含む。発振器の出力と位相コンパレータ
の第二の人力の間に、回路170は、バス19中の数n
に応じて制御ユニット19によつてプログラムできる分
周器174を含むが、これは、送信キャリヤ21の中で
通信量が変更さる全ての場合に、他方のステーション2
のタイムベース24と同期した、周波数fl=Ω(n+
2)64キロヘルツを持つクロック信号を再生するため
である。ビットレートf1から、プログラムできない分
周器175か、信号f1の周波数をΩで割って、接続1
REの中をベアされる多重化された信号の(n+2)6
4キロヘルツに等しい可変ビットレートを持つクロック
信号fjを作る。上記の二つのクロック信号は、クロッ
ク再生回路17の出力のバス177によって、受信回路
16及びデマルチプレクサ18のクロック人力に印加さ
れる。
キャリヤ12及び21の中のフレームT及びtは、変調
速度に関らず、代表的な値としては10.4マイクロ秒
のスリップでで位相がずれていることに留意しなければ
ならない。スリップでは、チャンネルD上のアクセスの
衝突の分解能の基準を満足させるために、チャンネルD
内での或るビットの受信の終了からチャンネルd内での
或るビットの送信の開始までの間にステーション2の中
で最低限保持されるべき時間に相当する。
第8図を参照すると、マルチプレクサ13は、一定であ
るが互いに異なる初期通信量を持つチェンネルB1、X
、E、及びDを、通信量FJを持ちチャンネルB1、X
、E、及びDが既にフレームT構造に従って配分されて
いる一つの多重信号に多重化するための別置機構、及び
、チャンネルB2の初期通信量を接続IEM中で通信量
FJに増やし、チャンネルB2のビットをフレームT構
造に従って配分するための機構を含む。
チャンネルB1、X、E、及びDを多重化する機構は、
人力に、入力回線IB+及び1xで初期通信量64ギロ
ビット/秒及び32キロビット/秒のチャンネルB1及
びXをそれぞれ受信し、入力回線ID及びIEで初期通
信量16キロビット/秒のチャンネルD及びEをそれぞ
れ受信する通信量可変のマルチプレクサ1300を含む
。マルチプレクサ1300は、チャンネ7L/B1、X
、D、及びEをヒツトからビットへ多重化し、中間回線
1301において一定のビットレートF I −(64
+32+16+16)−128キロヘルツを持つ一つの
デジタル信号にする。回線13旧では、中間信号は25
0マイクロ秒の持続時間を持つフレームから構成されて
いる。250マイクロ秒の各フレームは、チャンネルB
lの16ビツト、チャンネルXの8ビツト、チャンネル
Eの4ビツト、及びチャンネルDの4ビツトを含む。従
来通り、書き込みシーケンサ−1302によって制御さ
れるマルチプレクサ1300は、B1、D、X、B1、
E、B1、Xのビット・シーフェンスが4回繰り返され
るような構造を持つ、250マイクロ秒の縁り返される
フレームを作るために、入力IBI、1x、IE、及び
IDのどれか一つを選択する。
多重化回路13に組み込まれる書き込みシーケンサ−1
302は、クロック信号Fl及びFTから、マルチプレ
クサ1300の入力の選択命令信号を作り、この信号は
バス1303によつてマルチプレクサl300に送られ
る。
回線+301の中の中間多重信号の32ビツトのグルー
プは、フレーム周波数FTで、シリーズの人力とパラレ
ルの出力を持つランダム・アクセス(RAM)のバッフ
ァ・メモリ1304に書き込まれる。このRAMメモリ
は、第2図に示されるように、一つのフレームTの中の
チャンネルB1、X、E、及びDのビット数に等しい、
各ビットに対応する32のセルの容量を持つ。128キ
ロビット/秒の多重信号の各ビットは、フレームTの中
のビットの位置の番号をアドレスに持つメモリl304
のセルに書き込まれる。このようにして、第2図を参照
すると、一つのフレームTの通信量を持つ中間信号の中
のビットB1、D、B1、X、B1、E、B1、x;B
1、D、B1、X、  B1、E、B1.x;・・・・
は、それぞれ、メモリ1304の21.12.22.1
8.23.11.24.29.25.17.26.32
.3.16.4.1・・・・をアドレスに持つセルに書
き込まれる。アドレスは、上記の順序で、シーケンサ−
1302から、書き込みのアドレスと許可のバス130
6を経由してメモリ1304に供給される。
チャンネルB1、X、E、及びDのビットを、フレーム
Tの中で指示される順序で、接続IEMの中へビットレ
ートFJ=(N+2)64キロヘルツで再送信するため
に、メモリ1304の中のビットの読み取りが発信シー
ケンサ−1307によって命令される。タイムベース1
4から送られてくるクロック信号FT及びFJに応じて
、シーケンサ−1307は、第2図の第8行目或いは第
4図の第4行目に示されるように、読み取りの許可とア
ドレスのバス1308を経由して、読み取り許可と読み
取りのアドレスの規則的な信号を作り、同様に、パラレ
ル−シリーズ・コンバータ1305のために、第2図の
第9行目或いは第4図の第5行目に示されるように、線
+314を経由して、フレームTの中のチャンネルB1
、X、E、及びDのビットの位置に対応する間隔を持つ
、作動と有効化の信号を作る。
このようにして、1つのフレームTの間に、メモリ13
04の中のアドレス・セル1から101次いて、11か
ら15.16から26.27から29、及び30から3
2が同時に読み取られ、それらの内容がバスl309を
通してパラレル−シリーズ・コンバータ1305ヘパラ
レルに送信され、第2図の第10行目と第4図の第6行
目に示されるように、コンバータ1305の出力線13
]0中で、一定の通信量が持つチャンネルのシリーズの
ビットによって占められる、フレームTの五つのフィー
ルドを形成する。上記のフィールドは、チャンネルB2
のビットが占めるための、ビットの無い間隔によって隔
てられている。フレーム下の中でこのように配分された
、一定の通信量を持つチャンネルのビットは、線131
Oによって、シーケンサ−1307からバス1325経
出で命令される出力マルチプレクサ1311の第一の入
力の方へシリーズに送信される。
マルチプレクサI3の中では、チャンネルB2の初期ビ
ットを増やしてこのチャンネルのビットをフレーム下の
中に配分するための機構は、人力のシリーズ−パラレル
・コンバータ1312、ファイルFIFO(ファースト
・イン、゛ファースト・アウト)型のバッファ・メモリ
1313、出力のパラレル−シリーズ・コンパ゛−夕1
316、書き込みシーケンサ−1317及び発信シーケ
ンサl307を含む。メモリ1313及びシーケンサ−
1317は、それぞれ、メモリ1304及びシーケンサ
−1302と類似の働きを示す。
回路13の入力回線IB2において、チャンネルB2は
平均初期通信量N、64キロビット/秒を持つ。第一の
別法によると、チャンネルB2のN。
16個のビットは、一つのフレームTの周期の間、チャ
ンネルB1のビットの規則的な配分に類似の方法で、回
線IB2の中に規則的に配分される。
第二の別法によると、チャンネルB2のN、16個のビ
ットは、一つのフレーム周期の間、所定の配分に従って
、管理機構によって決められた所定数のビットのブロッ
クに配分される。例えば、このブロックの所定の配分は
、第2図或いは第4図の最後の行に示されるように、マ
ルチプレクサI3で作るフレームの中でチャンネルB2
のビットによって示されるための二つまたは四つのフィ
ールドの配分に対してアプリオリに位相がずれているが
、形が同じである。全ての場合において、管理機構は、
一つのフレーム周期の間チャンネルB2の第一のビット
と同期するための、フレーム周波数への同期化の信号、
及びチャンネルB2の実際のビットレートを指示した信
号を、シーケンサ−1317の人力回線l5Y2及びI
F2の中に送信する。コンバータ13I2は、受信され
たチャンネルB2を、8ビツトのパラレルなグループに
変換し、それらは、メモリ1313の入力に接続される
8木線の1319の中間回線の中を伝送される。
メモリ1313は、一つのフレーム周期の半分、即ち1
25マイクロ秒の間に、最大通信量(1250,64)
キロビット/秒=80メガビット/秒を持つチャンネル
B2の全てのビットをメモリできるように、1250.
8=I0000ビツトの容量を持つ。メモリ1313は
8ビツトのセルを1250個含む。
クロック信号SY2及びF2に応じて、書き込みシーケ
ンサ−1317は、バス1320を経由してコンバータ
1312を命令し、バス1321経由でメモリ1313
に送信される書き込み命令信号を確立する。第2図の第
14行自戒いは第4図の第10行目に示されるように、
書き込み命令信号は、回線1319の8ビツトのグルー
プが平均8Nキロヘルツの周波数で回線IB2の中で受
信されるたびに、この8ビツトのグループのFIFOメ
モリへの書き込みを許可する。
バス143経由でタイムベースI4からクロック信号F
T及びFJを受信し、制御ユニット19からコード化さ
れた数Nを受信する発信シーケンサ−1307は、第2
図の第13行自戒いは第4図の第9行目に示されるよう
に、チャンネルB2のヒ゛ットで占めるためのフレーム
Tの中の四つの第二のフィールドの内部に8ビツトのグ
ループ全てを発信するに先立って、これらのクロック信
号から、読み取り信号を作る。この読み取り信号はバス
1322を経由して、メそり1313に印加される。こ
のようにして、持続時間250マイクロ秒の一つのフレ
ームTの間に、N=1の時には、第2図に示されるよう
に、メモリ1313中で二つのセルか読み取られ、チャ
ンネルB2の8ビツトがセクターS2に、次に、チャン
ネルB2の8ビツトかセクターS4に挿入される。Nが
1以外の時は、第4図に示されるように、250マイク
ロ秒の間にメモリ131:1の中で2N個のセルが読み
取られ、チャンネルB2の(N−2)4ビツト、 (N
+1)4ビツト、(N−1)4ビツト、及び(N+1)
4ビツトが、それぞれ、セクターS、かうS4に挿入さ
れる。チャンネルB2の読み取られた8ビツトのパラレ
ルなグループは、発信シーケンサ−1307からパス1
323経出で命令されるパラレルシリーズ・コンバータ
1316の中でシリーズ化される。コンバータ1316
は、このようにして、マルチプレクサ1311の第三の
人力にデジタル信号を送るが、この信号においては、「
空白の」間隔には情報が無く、ここはコンバータ130
5の出力線1310から送られるチャンネルB1、X、
E、及びDのビットか占めるようになっている。フレー
ムTの配置に従う全テノチャネンルB1、B2、X、E
、及びDは、シーケンサ−I2O3からバス1325経
由で供給される多重化信号のおかげで、マルチプレクサ
1311の中で多重化され、線1324の中で(N+2
)64キロビット/秒の通信量を持つ生成信号になる。
生成信号は、4キロヘルツのクロック信号FT及び(N
+2)64キロヘルツのクロック信号FJと同期して、
内部接続IEMの中に送信され、発信回路I5へ向う。
発信回路15は従来通りであり、例えば、二進法コード
NRZをCMIコードのような伝送路符号に変換するコ
ード変換するコード変換器、並びに、伝送路のアダプタ
を含む。伝送路の信号は、値Ω(N+2)64キロポー
の可変変調速度を持ち、この場合Ωは伝送路符号によっ
て決まる。CMIコードについては、Ωは2である。同
様に、受信回路16は、この場合、CMI−二進法NR
Zコード変換器を含み、二進法コードNRZがステーシ
ョン2の中の多重化で生成されるフレームtを持つデジ
タル信号を送信する1回路16は、伝送路の信号から、
リンク1REの中に送信されるフレームの同期化信号f
tを抽出する。
第9図に詳しく示されているデマルチプレクサ18は、
マルチプレクサ13の中で行われる処理と逆の処理を行
い、五つのチャンネルb!、b2、x、e、及びdの多
重化を分離する。
デマルチプレクサ18は、シリーズ−パラレル・コンバ
ータ1803、シリーズーシリース・コンバータ180
4、バッファ・メモリ180I、受信シーケンサ−18
05、読み取りシーケンサ−1807、及び通信量可変
のデマルチプレクサ18I5を基本的に含み、一方では
一定の通信量を持つチャンネルb1、x、e、及びdを
、また他方では可変通信量を持つチャンネルb2をそれ
ぞれの初期の形に戻す。
受信シーケンサ−1805は、第3図の第9行目と第1
1行目或いは第5図の第5行目と第7行目に示されるよ
うに、フレームtの周波数を持つクロック信号f1、及
び、受信回路16によって内部接続1REを通して送信
される、受信されるビットの周波数(n+2)64キロ
ヘルツを持つクロック信号fjから、チャンネルb1、
x、e、及びdのビットが連続する第一のフィールド及
びチャンネルb2のビットが連続する第二のフィールド
をそれぞれ境しているパルス間隔を持つ二つの信号で、
線1809及び1810によってコンバータ1803及
び1804に送られる二つの信号を作る。シーケンサ−
1805は、このようにして、フレームtと、デコード
される通信量(N+2)64キロビット/秒をもって受
信回路16の中に入フてくるデジタル信号を、チャンネ
ルb1、x、e、及び dのビットしか含まない、シリ
ーズ−パラレル・コンバータ1803で処理される一つ
のデジタル信号とチャンネルb2のビットしか含まない
、シリーズ−シリーズ・コンバータ1804で処理され
る一つのデジタル信号に切り離す。
バッファ・メモリ180Iは、パラレルな入力とシリー
ズな出力を持ち、一つのフレームtに含まれるチャンネ
ルb1、x、e、及びdの一定のビット数に等しい、各
ビットに対応する32セルの容量を持つランダム・アク
セス・メモリRAMである。メモリ1801のセルの書
き込みのアドレスは、受信シーケンサ−1805によっ
て確立され、第3図の第8行目或いは第5図の第4行目
に示されるように、一つのフレームtの間、1から32
の自然の順序に従フて、書き込みのアドレスと許可のバ
ス1813によって送信される。このようにして、一つ
のフレームtの間に、アドレス1から13、次いで、1
4から18.19から29.30から32のセルにメモ
リされるべきビットがコンバータ1803で受信され、
バス1aIiを経由じてメモリ1801にパラレルに送
信される。しかしながら、メモリ18旧のセルの読み取
りのアドレスは、読み取りシーケンサ−1807によっ
て、一つのフレームtの間、読み取りのアドレスと許可
のバス1814を経由して、自然の順序1から32とは
異なる順序で、周波数F!=128キロヘルツで送信さ
れ、シーケンサ−1807は、バス143経出で、タイ
ムベース14からクロック信号Fl及びFTを受信する
。この読み取りのアドレスの順序は、メモリ+801の
出力から通信量可変のデマルチプレクサ1815の方へ
中間回線1817を経由して送信される、通信量64+
 32+ 16+ 16−128キロビット/秒の中間
多重信号の中の、チャンネルb1、x、e、及びdのビ
ットの配分によつて決められる。中間多重信号は、第3
図の第6行目或いは第5図の第2行目に示されているが
、連続する32ビツトから構造されるT−250マイク
ロ秒のフレームで、b1、e、b1、x、  b1、d
、b1、Xのように4回繰り返されるシーフェンスを持
つフレームを持つ。上記のフレームは、第3図の第7行
目或いは第5図の第3行目に示されるように、メモリ1
8月中のセルを次のようなアドレスの順序で読み取るこ
とによって得られる:21,27.22.18.23.
31.24.29・・・・・28.20.15゜これは
、フレームtの構造に従って配分されたチャンネルb1
、x、e、及びdが中間回線1817の中でビットから
ビットへ多重化されるようにするためである。次に通信
量可変のデマルチプレクサ1815の中で、シーケンサ
−I2O3によってバス1818の中に作られ、デマル
チプレクサ1815に組み込まれた4つのバッファ・メ
モリに印加される適当なりロック信号の命令の下に、第
3図の第2行目、第3行目、第4行目、および第5行目
に示されるように、■28キロビット/秒の中間多重信
号が多重化を分離されて64.32.16、及び16キ
ロビット/秒の初期通信量を持つ4つのチャンネルb1
、x、e、及びdになり、これらのチャンネルは回路1
8の出力線1b1、lx、le、及び1dで送信され4
る。
可変通信量を持つチャンネルb2の成形に関しては、フ
レームtの中でシリーズ−シリーズ・コンバータ180
4により抽出されたこのチャンネルのヒツトか、第3図
の第12行目、第13行目、及び第14行目と第5図の
第8行目、第9行目、第1θ行目に示されるように、線
1f2の中のチャンネルb2のビットをマークするクロ
ック信号及び線l5y2のフレームtの中のチャンネル
b2の最初のビットをマークする同期化信号を伴フて、
デマルチプレクサ18の出力回線1b2の中にシリーズ
に再送信される。第3図及び第5図では、第2図及び第
4図の場合と同じく、管理機構に復元されるチャンネル
b2は、フレームtの中の4つのフィールドの配分と全
く等しいビット・ブロックの配分を持つものと仮定した
本発明の他の実施法によると、メモリ1304の書き込
みのアドレスは、1から32の自然の順序に従ってバス
1306を経由して送信できること、また、メモリ13
04の読み取りのアドレスは、フレームTの中のチャン
ネルB1、X、E、及びDのビットの位置の順序、即ち
、16.20.13.15.17.19.21.23.
25.27;6.2.24.28.32、;14.10
.4.29.31.1.3.5.7.9、!1.22.
18、S;aO126,12の順序で、バス1308を
経由して送信できることに留意すべきである。同様に、
メモリ18旧の読み取りのアドレスは、1から32の自
然の順序に従ってバス18I4を経由して送信でき、ま
た、メモリ1801の書き込みのアドレスは、フレーム
tの中のチャンネルb1.x、e、及びdのビットの位
置の順序、即ち、16.20.13.15.17.19
.2+、23.25.27:18.14.24.28.
32.26.22.4.29.31.1.3.5、7.
9.11;2.30.8:10.6.12の順序で、バ
ス1813を経由して送信できる。
既に述べたように、ステーション2の中の多重化回路2
3及び多重化分離回路28は、それぞれ、先に詳しく説
明した回路13及び18と類似の方法で動作する。実際
に、回路23の中の多重化の処理は、一方では、人力回
線2b1、2x、2e、及び2dで受信される64キロ
ビット/秒のチャンネルb1.32キロビット/秒のチ
ャンネルx、16キロビット/秒のチャンネルe及び1
6キロビット/秒のチャンネルdを、128キロビット
/秒の中間通信量を持つ一つの信号に多重化し、他方で
は、この中間通信量を持つ信号と入力回線2b2で受信
される( n 、64)キロビット/秒のチャンネルb
2を、マルチプレクサ23と発信回路25の間にある内
部接続ZEM中を送信される、フレームtを持つ(n+
2)64キロビット/秒の生成信号に多重化することに
ある。この多重化の処理は、Nをnに置き換えて、第4
図に示される回路13の中の多重化の処理から推論され
る。マルチプレクサ23の入力の線2sy2及び2f2
は、線l5Y2及びIF2の場合と同様、フレームtの
中のチャンネルb2の第一のビット及びチャンネルb2
のビットをマークする信号を供給するために付加されて
いる。同様に、回路28の中の多重化分離の処理は、一
方では、受信回路26とデマルチプレクサ28の間にあ
る内部接続2REの中のフレームTを持つ(N+2)6
4キロビット/秒のデジタル信号の多重化化分離して、
チャンネルB1、X、E、及びDのビットを含む128
キロビット/秒の一つの中間信号、及び、出力回線2B
2によつて送信される(N、64)キロビット/秒のチ
ャンネルB2にし、他方では、この中間信号の多重化を
分離して、回路28ノ出力回線2B1.2x、2E、及
び2Dによつて送信される64キロビット/秒のチャン
ネルB1.32キロビット/秒のチャンネルX、16キ
ロビット/秒のチャンネルE、及び16キロビット/秒
のチャンネルDにすることにある。この多重化分離の処
理は、nをNに置き換えて、第5図に示される回路18
の中の多重化分離の処理から推論される。デマルチプレ
クサ28は、デマルチプレクサI8と同じく、フレーム
Tの中の復元されたチャンネルB2の第一のビット及び
このチャンネルB2のビットをマークする信号を、出力
線2SY2及び2F2で端末に供給する。
ステーション1におけると同様に、ステーションの中の
制御ユニット29か、回線2D及び2dがら、チャンネ
ルB2とb2の一方または両方の通信ia変更の情報を
受信または送信する。
ステーション2の中の回路は、受信時及び送信時に、ス
テーション1に同期しなければならない。ステーション
1と違って、クロックHRE F及びFTは、ステーシ
ョン2の受信回路によって作られ、ステーション2の中
のプログラマブルなタイムベース24に、バス261を
経由して送信される。
【図面の簡単な説明】
第1図は、本発明に従う、二つのステーションの多用化
装置と多重化分離装置の間にある、可変通信量とiiJ
変変副変調速度つ双方向性同期デジタル・リンクの図式
的なブロック・ダイアグラムである。 第2図及び第3図は、それぞれ、リンクの相対する送信
方向についての二つのフレームを示す時系列ダイアダラ
ム、並びに、リンクが最小基本通信量にある時にこれら
のフレームを得るための信号とアドレスである。 第4図及び第5図は、それぞれ、リンクの相対する送信
方向についての二つのフレームを示す時系列ダイアダラ
ム、並びに、リンクが基本通信量より大きい通信量、代
表的な値として基本通信量の二倍に等しい通信量にある
時にこれらのフレームを得るための信号とアドレスであ
る。 第6図は、上記のステーション中のプログラマブルなタ
イムベースのブロック・ダイアグラムである。 第7図は、上記のステーション中のプログラマブルなり
ロック再生器のブロック・り′イアグラムである。 第8図は、ステーションの一つの中のプログラマブルな
マルチプレクサのブロック・ダイアダラムである。 第9図は、上記のステーション中のプログラマブルなデ
マルチプレクサのブロック・ダイアダラムである。

Claims (19)

    【特許請求の範囲】
  1. (1)第一の一定のビットレート(128キロヘルツ)
    を持つ第一のデジタル信号(B1、X、E、D)を第二
    のビットレート(N.64キロヘルツ)を持つデジタル
    信号(B2)と多重化して、第一と第二のビットレート
    の和に等しいビットレート((N+2)64キロヘルツ
    )を持ち、かつ、所定の周期(T)で繰り返されるフレ
    ーム構造を持つ生成デジタル信号(1EM)にするため
    のものであり、 一つのフレーム周期(T)の間に受信される第一の信号
    (B1、X、E、D)の連続するビットをメモリするた
    めの第一の機構(1304)、第一の信号の受信された
    ビットを第一の周波数(128キロヘルツ)のレートで
    メモリするために第一の機構に書き込むための第一の機
    構(1302)、第一の信号から生成信号のビットレー
    ト((N+2)64キロヘルツ)で書き込まれたビット
    を読み取るための機構(1307)、 長くても一つのフレーム周期(T)の間、受信された第
    二の信号(B2)のビットをメモリするための第二の機
    構(1313)、 第二の信号から受信されたビットを第二の周波数(N.
    64キロヘルツ)のレートでメモリするために第二の機
    構に書き込むための第二の機構(1317)、 第二の信号から生成信号のビットレート((N+2).
    64キロヘルツ)で書き込まれたビットを読み取るため
    の第二の機構(1307)、及び、生成信号(1EM)
    を発信し、伝送路の信号(12)にコード変換する機構
    (15)を含み、かつ、第一のデジタル信号(B1、X
    、E、D)が、第二のデジタル信号(B2)のビットレ
    ートの変更の情報(N)を伝達すること、 生成信号(12)の各フレーム(T)が、第二のデジタ
    ル信号(B2)の可変ビットレート(N.64キロヘル
    ツ)の値に左右されない、第一のビットレート(128
    キロヘルツ)にフレーム周期(T=250マイクロ秒)
    をかけた一定の積に等しい第一のデジタル信号(B1、
    X、E、D)の一定数のビット、及び第二の可変ビット
    レート(N.64キロヘルツ)にフレーム周期(T=2
    50マイクロ秒)をかけた積に等しい第二のデジタル信
    号(B2)の可変数のビットを含み、生成信号のビット
    レート((N+2).64キロヘルツ)は可変で、第一
    の一定のビットレート(128キロヘルツ)と第二の可
    変ビットレート(N.64キロヘルツ)の和に等しいこ
    と、及び、 通信量の変更の情報(N)を検出する機構(19)、及
    び検出された通信量の変更の情報(N)に応じてプログ
    ラムできる機構で、生成信号の可変ビットレート((N
    +2).64キロヘルツ)を持ち読み取り機構(130
    7)に印加するための少なくとも一つのクロック信号(
    FJ)、及び伝送路の信号(12)の可変変調速度(Ω
    (N+2)64キロヘルツ)に対応し発信・コード変換
    機構(15)に印加するための一つのクロック信号(F
    L)を作るための機構(14)を含むこと、 を特徴とする多重化装置。
  2. (2)生成信号(IEM)の各フレーム(T)が、 所定の数の第一のフィールド(XX、8B1;EDXX
    X;EDX)8B1;EDX;DX)を持ち、この第一
    のフィールドは、第一の信号(B1、X、E、D)のそ
    れぞれ一定の数のビットによって占められ、フレームの
    中で所定の位置に配分されており、かつ、生成信号の可
    変ビットレート((N+2).64キロヘルツ)に応じ
    た可変の持続時間を持ち、更に、 所定の数の第二のフィールド((N−1)4 B2;(
    N+1)4 B2;(N−1)4 B2;(N+1)4
     B2)を持ち、この第二のフィールドは、第二の信号
    (B2)のビットによって占められ、生成信号のビット
    レートに応じたそれぞれ可変の持続時間を持ち、かつ、
    第一のフィールドの位置の間に配分されている、 ことを特徴とする特許請求の範囲第一項に記載の多重化
    装置。
  3. (3)第一の信号(B1、X、E、D)のビットが、生
    成信号(1EM)のフレーム(T)の中で、第一の信号
    の中へビットが出現する順序とは異なる所定の順序に従
    って配置されていること、及び、 第一の書き込みの機構(1302)及び読み取りの機構
    (1307)が、メモリ機構(1304)に、自然の順
    序の整数及び所定の順序の整数を介して、或はその逆の
    手順を介して、それぞれ、書き込みと読み取りを指示す
    ること、 を特徴とする特許請求の範囲第二項に記載の多重化装置
  4. (4)第一のメモリ機構(1304)が、フレーム(T
    )の中の第一の信号(B1、X、E、D)の上記の一定
    のビット数に少なくとも等しい容量を持つ、ランダム・
    アクセス(RAM)型のメモリである、ことを特徴とす
    る特許請求の範囲第一項から第三項のいずれかに記載の
    多重化装置。
  5. (5)異なる通信量を持つ信号をビットからビットへ多
    重化して第一のデジタル信号(1301、B1、X、E
    、D)にするために、一定であるが互いに異なる通信量
    を持つデジタル信号(1B1、1X、1E、1D)を受
    信し、かつ、第一の書き込み機構(1302)によって
    命令される機構(1300)を含む、ことを特徴とする
    特許請求の範囲第一項から第四項のいずれかに記載の多
    重化装置。
  6. (6)異なる通信量を持つデジタル信号の一つ(D)が
    、 特に、フレーム(T)の中の第二のデジタル信号(B2
    )の可変ビット数(N)の形で通信量変更の情報を伝送
    し、かつ、 検出機構(19)に印加される、 ことを特徴とする特許請求の範囲第五項に記載の多重化
    装置。
  7. (7)第二のメモリ機構(1313)が、 一つのフレームの周期の半分の間、第二の信号(B2)
    のビットをメモリし、かつ、このフレーム周期(T)の
    半分の中にある第二の信号(B2)の可変ビット数の所
    定の最大数(10キロビット)に少なくとも等しい容量
    を持つファイルFIFO型である、 ことを特徴とする特許請求の範囲第一項から第六項のい
    ずれかに記載の多重化装置。
  8. (8)第一のデジタル信号(1301)は、それぞれ6
    4、32、16、及び16キロヘルツのビットレートを
    持つ四つのデジタル信号(B1、X、E、D)のビット
    からビットへの多重化から生まれ、 第二のデジタル信号(B2)は、ビットレートN.64
    キロヘルツを持ち、ここでNは1と、特に、最大125
    0の間に含まれる或る可変の整数である、 ことを特徴とする特許請求の範囲第一項から第七項のい
    ずれかに記載の多重化装置。
  9. (9)或るビットレート((n+2)64キロヘルツ)
    を持ち、かつ、所定の周期(t)で繰り返されるフレー
    ム構造を持つ生成デジタル信号の多重化を分離して、第
    一の一定のビットレートを持つ第一のデジタル信号(b
    1、x、e、d)と第二のビットレート(n64キロヘ
    ルツ)を持つ第二のデジタル信号(b2)にするための
    ものであり、伝送路の信号(21)を受信し、上記の生
    成信号(1RE)にコード変換する機構、 生成信号に含まれる第一の信号(b1、x、e、d)か
    ら受信されたビットを一つのフレーム周期(t)の間メ
    モリするための機構(1801)、第一の信号から受信
    されたビットを、生成信号の周波数((n+2)64キ
    ロヘルツ)のレートでメモリするために第一の機構に書
    き込むための機構(1805)、 第一の信号から第一の周波数(128キロヘルツ)で書
    き込まれたビットを読み取るための機構(1807)、 及び生成信号に含まれる第二の信号(b2)から受信さ
    れたビットを抽出し、それらを第二のビットレートで再
    送信するための機構を含み、かつ、第一のデジタル信号
    (b1、x、e、d)が、第二のデジタル信号(b2)
    のビットレートの変更の情報(n)を伝送すること、 生成信号(1RE)の各フレーム(t)が、第二のデジ
    タル信号の可変ビットレートの値に左右されない、第一
    のビットレート(128キロヘルツ)にフレーム周期(
    t=250マイクロ秒)をかけた一定の積に等しい第一
    のデジタル信号(b1、x、e、d)の一定数のビット
    、及び第二の可変ビットレート(n64キロヘルツ)に
    フレーム周期(t=250マイクロ秒)をかけた積に等
    しい第二のデジタル信号(b2)の可変数のビットを含
    み、生成信号のビットレート((n+2)64キロヘル
    ツ)が可変で、第一の一定のビットレート(128キロ
    ヘルツ)と第二の可変ビットレート(n64キロヘルツ
    )の和に等しいこと、及び、 通信行の変更の情報(n)を検出する機構(19)、及
    び検出された通信量の変更の情報(n)に応じてプログ
    ラムできる機構で、生成信号の可変ビットレート((n
    +2)64キロヘルツ)を持ち読み取り機構(1805
    )と抽出機構(1804、1805)に印加するための
    少なくとも一つのクロック信号(fj)、及び伝送路の
    信号(21)の可変変調速度(Ω(n+2)64キロヘ
    ルツ)に対応し受信・コード変換機構(16)に印加す
    るための一つのクロック信号を作る機構(17)を含む
    、 ことを特徴とする、生成デジタル信号(1RE)の多重
    化を分離するための多重化分離装置。
  10. (10)生成信号(21)の各フレーム(t)が、所定
    の数の第一のフィールド(xx、8b1;edxxx;
    edx、8b1;edx;edx)を持ち、この第一の
    フィールドは、第一の信号(b1、x、e、d)のそれ
    ぞれ一定の数のビットによって占められ、フレームの中
    で所定の位置に配分されており、かつ、生成信号の可変
    ビットレート((n+2).64キロヘルツ)に応じた
    可変の持続時間を持ち、更に、 所定の数の第二のフィールド((n−1)4 b2;(
    n+1)4 b2;(n−1)4 b2;(n+1)4
    、b2)を持ち、この第二のフィールドは、第二の信号
    (b2)のビットによって占められ、生成信号のビット
    レートに応じたそれぞれ可変の持続時間を持ち、かつ、
    第一のフィールドの位置の間に配分されている、 ことを特徴とする特許請求の範囲第九項に記載の多重化
    分離装置。
  11. (11)第一の信号(b1、x、e、d)のビットが、
    生成信号(12)のフレーム(t)の中で、第一の信号
    の中へビットが出現する順序とは異なる所定の順序に従
    って配置されていること、及び、書き込みの機構(18
    05)及び第一の読み取りの機構(1807)が、メモ
    リ機構(1801)に、自然の順序の整数及び所定の順
    序の整数を介して、或はその逆の手順を介して、それぞ
    れ、書き込みと読み取りを指示すること、 を特徴とする特許請求の範囲第十項に記載の多重化分離
    装置。
  12. (12)メモリ機構(1801)が、フレーム(t)の
    中の第1の信号(b1、x、e、d)の上記の一定のビ
    ット数に少なくとも等しい容量を持つ、ランダム・アク
    セス(RAM)型のメモリである、ことを特徴とする特
    許請求の範囲第九項から第十一項のいずれかに記載の多
    重化分離装置。
  13. (13)一定であるが互いに異なる通信量を持つデジタ
    ル信号(b1、x、e、d)をビットからビットへ多重
    化分離するために読み取り機構(1807)によって制
    御され、読み取った第1のデジタル信号(1817;b
    1、x、e、d)を受信する機構(1815)を含む ことを特徴とする特許請求の範囲第九項から第十二項の
    いずれかに記載の多重化分離装置。
  14. (14)異なる通信量を持つデジタル信号の一つ(d)
    が、 特に、フレーム(t)の中の第二のデジタル信号(b2
    )の可変ビット数(n)の形で通信量変更の情報を伝送
    し、かつ、 検出機構(19)に印加される ことを特徴とする特許請求の範囲第五項に記載の多重化
    装置。
  15. (15)第二の抽出機構(1804、1805)が生成
    信号(1RE)を受信し、第二の信号(b2)を再送信
    するシリーズ−シリーズ・コンバータ(1804)を含
    む ことを特徴とする特許請求の範囲第九項から第十四項の
    いずれかに記載の多重化分離装置。
  16. (16)クロック信号を作るための上記のプログラマブ
    ルな機構(17)が、検出された通信量変更の情報(n
    )に応じてプログラムできる分周器(174)を組み込
    んだ位相ロック回路(170)を含むことを特徴とする
    特許請求の範囲第九項から第十五項のいずれかに記載の
    多重化分離装置。
  17. (17)第一のデジタル信号(1817)が、ビットか
    らビットへ多重化を分離されて、それぞれ64、48、
    16、及び16キロヘルツのビットレートを持つ四つの
    デジタル信号(b1、x、e、、d)にされ、かつ、 第二のデジタル信号(b2)が、n.64キロヘルツの
    ビットレートを持ち、ここではnは1と、特に最大12
    50の間に含まれる或る可変の整数である、 ことを特徴とする特許請求の範囲第九項から第十六項の
    いずれかに記載の多重化分離装置。
  18. (18)第一のステーション及び第二のステーション(
    1、2)のそれぞれが、 特許請求の範囲第一項から第七項のいずれかに記載の多
    重化装置(13、14、15、19;23、24、25
    、29)、及び、 特許請求の範囲第九項から第十六項のいずれかに記載の
    多重化分離装置(16、17、18、19;26、27
    、28、29)を含む ことを特徴とする、第一のステーション(1)と第二の
    ステーション(2)間にある可変通信量を持つ双方向性
    同期デジタル・リンク。
  19. (19)第一のステーション(1)から第二のステーシ
    ョン(2)に送信される伝送路の信号(12)の変調速
    度がΩ.(N+2).64キロボーに等しく、生成信号
    (1EM)のビットレートが(N+2).64キロヘル
    ツに等しく、かつ、特許請求の範囲第八項に記載の配分
    になっており、第二のステーション(2)から第一のス
    テーション(1)に送信される伝送路の信号(21)の
    変調速度がΩ.(n+2).64キロボーに等しく、生
    成信号(1RE)のビットレートが(n+2).64キ
    ロヘルツに等しく、かつ、特許請求の範囲第十七項に記
    載の配分になっていること、及び、第一のステーション
    (1)が加入書管理機構型であり、第二のステーション
    (2)が加入者端末型である ことを特徴とする特許請求の範囲第十八項に記載のリン
    ク。
JP61212839A 1985-09-12 1986-09-11 可変通信量と可変変調速度を持つ同期デジタル・リンク用の多重化装置及び多重化分離装置 Pending JPS6262636A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8513553 1985-09-12
FR8513553A FR2587159B1 (fr) 1985-09-12 1985-09-12 Equipements de multiplexage et demultiplexage pour liaison numerique synchrone a debit et rapiditite de modulation variables

Publications (1)

Publication Number Publication Date
JPS6262636A true JPS6262636A (ja) 1987-03-19

Family

ID=9322853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61212839A Pending JPS6262636A (ja) 1985-09-12 1986-09-11 可変通信量と可変変調速度を持つ同期デジタル・リンク用の多重化装置及び多重化分離装置

Country Status (5)

Country Link
US (1) US4751699A (ja)
EP (1) EP0218499B1 (ja)
JP (1) JPS6262636A (ja)
DE (1) DE3668265D1 (ja)
FR (1) FR2587159B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5123091A (en) * 1987-08-13 1992-06-16 Digital Equipment Corporation Data processing system and method for packetizing data from peripherals
JP2604385B2 (ja) * 1987-08-28 1997-04-30 株式会社日立製作所 ディジタル信号の多重化方法及び装置
FI82164C (fi) * 1988-06-30 1991-01-10 Nokia Data Systems Kopplingsenhet.
US5218680A (en) * 1990-03-15 1993-06-08 International Business Machines Corporation Data link controller with autonomous in tandem pipeline circuit elements relative to network channels for transferring multitasking data in cyclically recurrent time slots
US5121390A (en) * 1990-03-15 1992-06-09 International Business Machines Corporation Integrated data link controller with synchronous link interface and asynchronous host processor interface
US5392284A (en) * 1990-09-20 1995-02-21 Canon Kabushiki Kaisha Multi-media communication device
US5357249A (en) * 1991-10-21 1994-10-18 Trw Inc. Apparatus and method for high speed flexible multiplexing for fiber optic data transmissions
US5506844A (en) * 1994-05-20 1996-04-09 Compression Labs, Inc. Method for configuring a statistical multiplexer to dynamically allocate communication channel bandwidth
DE19610008A1 (de) * 1996-03-14 1997-09-18 Sel Alcatel Ag Einrichtung zur Reduzierung von Übertragungskapazität
JP3156611B2 (ja) * 1996-11-22 2001-04-16 日本電気株式会社 データ多重分離装置
US6038597A (en) * 1998-01-20 2000-03-14 Dell U.S.A., L.P. Method and apparatus for providing and accessing data at an internet site
KR100342490B1 (ko) * 1999-12-29 2002-06-28 윤종용 통신시스템의 링크 다중화 장치 및 방법
DE10160495B4 (de) * 2001-12-08 2008-12-24 Conti Temic Microelectronic Gmbh Verfahren zur sequentiellen Datenübertragung digitalisierter Daten
US7349466B2 (en) * 2002-03-28 2008-03-25 Seagate Technology Llc Parallel interface transmission using a single multi-frequency composite signal
US7720091B2 (en) * 2006-01-10 2010-05-18 Utbk, Inc. Systems and methods to arrange call back
DE102010042903A1 (de) * 2010-10-26 2012-04-26 Robert Bosch Gmbh Übertragungsverfahren und -System

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3700820A (en) * 1966-04-15 1972-10-24 Ibm Adaptive digital communication system
JPS5026245B1 (ja) * 1970-06-29 1975-08-29
FR2206544B1 (ja) * 1972-11-10 1976-12-31 Trt Telecom Radio Electr
FR2296320A1 (fr) * 1974-12-27 1976-07-23 Texier Alain Reseau de commutation numerique du type a multicadence par multiplex
FR2399163A1 (fr) * 1977-07-26 1979-02-23 Telecommunications Sa Multiplexeur-demultiplexeur de signaux numeriques plesiosynchrones de debits differents
US4205200A (en) * 1977-10-04 1980-05-27 Ncr Corporation Digital communications system utilizing controllable field size
FR2476880A1 (fr) * 1980-02-27 1981-08-28 Ibm France Procede et dispositif pour multiplexer un signal de donnees et plusieurs signaux secondaires, procede et dispositif de demultiplexage associes, et emetteur-recepteur d'interface en faisant application
US4460993A (en) * 1981-01-12 1984-07-17 General Datacomm Industries Inc. Automatic framing in time division multiplexer

Also Published As

Publication number Publication date
FR2587159B1 (fr) 1987-11-13
EP0218499B1 (fr) 1990-01-10
EP0218499A1 (fr) 1987-04-15
DE3668265D1 (de) 1990-02-15
US4751699A (en) 1988-06-14
FR2587159A1 (fr) 1987-03-13

Similar Documents

Publication Publication Date Title
US4768188A (en) Optical demand assigned local loop communication system
US5521928A (en) Time slot exchanger mechanism in a network for data communication having isochronous capability
JPS6262636A (ja) 可変通信量と可変変調速度を持つ同期デジタル・リンク用の多重化装置及び多重化分離装置
US5103447A (en) High-speed ring LAN system
US5220563A (en) Device for the transmission by an asynchronous network, notably an atm type network, of signalling data, channel by channel, assembled in a multiframe transmitted synchronously in out-of-band mode
JPH0738654B2 (ja) Isdnマルチプロトコル通信制御装置
JPH0754933B2 (ja) パケツトネツトワ−クにおける回線交換方法及び装置
JP3011128B2 (ja) Aalタイプ1伝送におけるクロック情報転送方式
AU698020B2 (en) Packet data transmission with asynchronous bandwidth switching
JPH088954A (ja) ポイント・マルチポイント光伝送システムにおけるサービス容量の増加方式
JPH0716179B2 (ja) 情報伝送システム
US3602647A (en) Control signal transmission in time division multiplex system communications
EP0418851B1 (en) ISDN D-channel interface
Hatamian et al. Homenet: A broadband voice/data/video network on CATV systems
US6445689B2 (en) Device for a radio-communication system, in particular for point-to-multipoint connections
US4477899A (en) Digital data transmission system with time division/packet transformation function
US5477533A (en) Burst transfer device and burst transfer system
US6192047B1 (en) Time division multiple equipment
JPH01500160A (ja) Tdmデータ交換のための装置及び方法
JPH04157943A (ja) Atm―stm変換装置
JP2687705B2 (ja) ディジタル伝送方式
JP2834030B2 (ja) Atmセルインタフェースおよび該インタフェースを用いたatmセル伝送システム
JPS6261182B2 (ja)
JPH0724396B2 (ja) 同期多重変換装置
JPH02266631A (ja) Isdnベーシックアクセス端末