JPH04157943A - Ａｔｍ―ｓｔｍ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、非同期形固定長パケットによりデーり伝送を
行うＡＴＭ　（Ａｓｙｎｃｈｒｏｎｏｕｓ　Ｔｒａｎｓ
ｍｉｔ　Ｍｏ−ｄｅ）網に収容される通信装置に利用す
る。

本発明は、特に、多重化された非同期形固定長パケット
データと同期形連続ビット流のＳＴＭ（Ｓｙｎｃｈｒｏ
ｎ−ｏｕｓ　Ｔｒａｎｓｍｉｔ　Ｍｏｄｅ）データとを
相互に変換するＡＴＭ−ＳＴＭ変換装置に利用する。

〔従来の技術〕

現在ＣＣＩＴＴ（国際電信電話諮問委員会）において、
広帯域サービス総合ディジクル通信網（以下、Ｂ−ＩＳ
ＤＮという。）の標準化が進められている。Ｂ−Ｉ　Ｓ
ＤＮでは、情報は固定長の短いパケットからなるセルに
変換されてＡＴＭ伝送される。このＡＴＭ網を利用した
通信においても従来の回線交換（ＳＴＭ）形の通信は既
存設備および部品の利用の点から重要である。例えば、
既存の狭帯域ｌ５ＤＮ（以下、Ｎ−ｌ５ＤＮという。）
（例えば、ＮＴＴ　（日本電信電話株式会社）のＩＮＳ
ネット６４および１５００サービス等）端末をＡＴＭ網
へ接続する場合や、既存の音声コーデック等を利用する
場合に、セルをＳＴＭデータに変換する必要がある。

ＡＴＭにおいて、セルの到着間隔は一定ではなく、ゆら
ぎが発生する。従って、ＳＴＭに変換する際には、この
ゆらぎを吸収して再生する必要がある。

一方、Ｎ−ｌ５ＤＮでは基本インタフェース（２Ｂ＋Ｄ
　；　Ｂ＝６４Ｋｂｐｓ、　Ｄ−１６Ｋｂｐｓ）　、−
次群インタフェース（２３Ｂ＋Ｄ　；　Ｂ、　Ｄ＝６４
Ｋｂｐｓ）　のように一つのインタフェース線上にチャ
ネルが多重化されており、さらに−次群インタフェース
では２　Ｂ　（１２８Ｋｂｐｓ）、６　Ｂ　（３８４Ｋ
ｂｐｓ）および２３　Ｂ　（１，５４４Ｍｂｐｓ）のよ
うな各種の帯域利用ができる。

従って、ＡＴＭ網のインタフェースからＮ−ｌ５ＤＮの
インタフェースに変換する端末装置やゲートウェイ装置
においては、ゆらぎ吸収と多重化を合わせて行う必要が
ある。

ゆらぎ吸収に関しては、ＳＴＭの通信速度に合わせてゆ
らぎ変動分のバッファを持って再生する方法が一般的で
ある。

第１２図はかかるＡＴＭ−ＳＴＭ変換装置の概要を示す
ブロック構成図で、ＳＴＭ側がＮ−ＩＳＤＮ回路の場合
である。

ＡＴＭ網２８からのＡＴＶデータすなわちセルは、Ｎ−
Ｉ　ＳＤＮ回路２９で取り扱うＳＴＭデータに合わせて
、そのチャネルごとにゆらぎ吸収回路２１に一時的に蓄
積され、多重化回路２２にて多重化され、Ｐ−３変換回
路２３にてパラレルデータをシリーズデータに変換し、
所定のＳＴＭデークとしてＮ−ＩＳＤＮ回路２９に送出
される。

一方、Ｎ−Ｉ　ＳＤＮ回路２９からのＳＴＭデータは、
Ｓ−Ｐ変換回路２３にてシリーズデータをパラレルデー
タに変換し、分離回路２５で各セルに分離され、セグメ
ント回路２６で所定のセルが生成されてＡＴＭ網２８に
送出される。制御回路２７は以上の制御を行う。

〔発明が解決しようとする課題〕

前述したように、ＡＴＭからＮ−ｌ５ＤＮに変換するＡ
ＴＭ−ＳＴＭ変換装置において、Ｎ−ｌ５ＤＮの一次群
インタフェースのように通信ごとに使用帯域が異なり、
複数チャネルの同時通信を行うことを考慮すると、例え
ば２３Ｂ＋Ｄの一次群インタフェースの場合、第１３図
に示すように、２３チヤネル（Ｂ）〜Ｂ２３のチャネル
ごとにゆらぎ吸収回路２１が必要となり、さらに各ゆら
ぎ吸収回路２１には最大帯域（２３Ｂ）のゆらぎ吸収用
バッファを持つこととなり、多くのメモリを必要とする
。

例えば、第１２図の場合には、各ゆらぎ吸収回路２１の
メモリ容量は、 ４７バイト×２３チヤネル×２　（ゆらぎ吸収分）−２
１６２バイト となり、装置全体では、 ２１６２　Ｘ　２３　＝　４９７２６バイトという膨大
な容量が必要である。

このため、低価格でＡＴＭ−ＳＴＭ変換装置を実現する
ことは困難である課題がある。

本発明の目的は、前記の課題を解消することにより、所
要バッファ量が少なくて済み、低価格化を図ったＡＴＭ
−ＳＴＭ変換装置を提供することにある。

〔課題を解決するだめの手段〕

本発明は、非同期の固定ショートパケット形式のセルに
より情報転送を行うＡＴＭ伝送路と、複数のチャネルを
周期的な時間位置に多重化して情報転送を行うＳＴＭ伝
送路とを相互に接続する手段を備えたＡＴＭ−ＳＴＭ変
換装置において、前記ＡＴＭ伝送路の同期制御および信
号の送受信を行う物理インタフェース回路と、前記ΔＴ
Ｍ伝送路のセルを送受信するセル送受信回路と、前記Ａ
ＴＭ伝送路から受信したセルを一時的に蓄積する受信バ
ッファメモリと、複数のチャネルを周期的な時間位置に
多重化した同期形ビット列のＳＴＭデークを生成するＳ
ＴＭデータ生成回路と、前記ＳＴＭ伝送路のＳＴＭデー
クを送受信するとともに前記ＳＴＭ伝送路の同期信号に
同期した基本クロックを生成するＳＴＭインタフェース
回路と、前記セル送受信回路で受信したセルを前記受信
バッファメモリへ書き込み、かつ前記受信バッファメモ
リから前記基本クロックにより周期的にデータを読み出
し前記ＳＴＭデータ生成回路へ転送する連続ビット流再
生回路とを備え、前記連続ビ・ソト流再生回路は、前記
ＳＴＭデーク生成回路で生成するＳＴＭデータの各チャ
ネルで使用する速度に合わせてチャネル対応の前記受信
ノ＼ツファメモリの使用量およびエリアを決定する手段
を含むことを特徴とする。

〔作用〕

連続ビット流再生回路は、ＳＴＭデーク生成回路で生成
する各ＳＴＭデークの各チャネルで使用する速度に合わ
せてチャネル対応の前記受信バ・ソファメモリの使用量
およびエリアを決定する。例えば、ＳＴＭデータが２３
Ｂの場合、受信バッファメモリとしては、４７バイト×
２３チヤネル×２の第１３図で示した従来のゆらぎ吸収
回路を一つ設け、人力されるＡＴＭデータの第一番目の
セルを始めに書き込み、続いて第二番目のセルを残りの
エリアに書き込むと同時に、第一番目のセルを最初のビ
ットから順次読み出してＳＴＭデーク生成回路に出力す
る。そして、第三番目のセルは第一番目のセルが読み出
されたあとに書き込む。この操作を順次繰り返すことに
より、ＡＴＭデータをＳＴＭデータに変換することがで
きる。

従って、この例の場合には、受信バッファメモリの容量
は従来例の１／２３でよいことになり、大幅にゆらぎ吸
収回路としてのメモリ容量を縮減でき、ΔＴＭ−５ＴＭ
変換装置を低価格で実現することが可能となる。

〔実施例〕 以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック構成図で、Ａ
ＴＭ網とＮ−ｌ５ＤＮ−次群インタフェースとの変換を
行う場合を示す。

本実施例は、ＡＴＭ網１２と間での同期制御および信号
の送受信を行う物理インタフェース回路１と、送信セル
のヘッダ付与および受信セルのヘッダ確認を行うセル送
受信回路としてのヘッダ付与確認回路２と、受信したセ
ルを一時的に蓄えて置く受信バッファメモリ３と、受信
したセルをＮ−ｒｓＤＮ側のチャネル速度に合わせた受
信バッフアメモリへの書き込み、Ｎ−■ＳＤＮインタフ
ェース回路９からの同期クロックに合わせて受信バッフ
ァメモリ３の内容を読み出し多重化Ｐ−３変換回路７に
書き込む連続ビット流再生回路としてのセル組立再生回
路４と、Ｓ−Ｐ変換回路８からの情報信号をチャネルご
とに読み出し、送信バッファメモリ６に書き込み、情報
がセルの長さ分たまった場合にヘッダ付与確認回路２ヘ
セルとして送るセル化回路５と、送信データを一時的に
蓄えて置く送信バッファメモリ６と、セル組立再生回路
４からのバイト単位のパラレルデータを多重化しビット
単位のシリアルデータに変換してＮ−ｌ５ＤＮインタフ
工−ス回路９に送るＳＴＭデータ生成回路としての多重
化Ｐ−３変換回路７と、Ｎ−ｌ５ＤＮインタフ工−ス回
路９からのビット単位のシリアルデータをバイト単位の
パラレルデータに変換し、セル化回路５へ送るＳ−Ｐ変
換回路８と、Ｎ−■５ＤＮ−次群インタフェースのレイ
ヤ１機能を有し、Ｎ−Ｉ　ＳＤＮ端末１３に接続され、
情報信号と呼制御信号の多重化または分離化を行い、さ
らにＳＴＭ伝送路の同期信号に同期した基本クロックを
生成するＳＴＭインタフェース回路としてのＮ−Ｉ　Ｓ
ＤＮインタフェース回路９と、Ｎ−ｌ５ＤＮインクフ工
−ス回路９を通してＮ−ｌ５ＤＮ端末１３からまたはＮ
−Ｉ　ＳＤＮ端末１３への呼制御信号の解析および組立
て、ならびにヘッダ付与確認回路２を通してＡＴＭ網１
２からまたはＡＴ網１２への呼制御信号の解析および組
立を行い、Ｎ−ｌ５ＤＮ端末１３から受信した呼制御信
号によりＮ−Ｉ　ＳＤＮ端末１３で使用するチャネルを
決定し、ＡＴＭ網１網側２側受信した呼制御信号により
通信路を区別するセルヘッダ番号をヘッダ付与確認回路
２に設定し、Ｎ−Ｉ　ＳＤＮ端末１３が要するチャネル
の通信速度に合わせて各チャネルで使用する受信バッフ
ァメモリ３の区分けをセル組立再生回路に設定する制御
回路１０と、本装置の各回路に必要な電源を供給する電
源回路１１とを備えている。

本発明の特徴は、第１図において、物理インタフェース
回路１と、セル送受信回路としてのヘッダ付与確認回路
２と、受信バッファメモリ３と連続ビット流再生回路と
してのセル組立再生回路４と、ＳＴＭデーク生成回路と
しての多重化Ｐ−３変換回路７と、ＳＴＭインタフェー
ス回路としてのＮ−Ｉ　ＳＤＮインタフェース回路９と
を設け、セル組立再生回路４は、多重化Ｐ−８変換回路
７で生成するＳＴＭデークの各チャネルで使用する速度
に合わせてチャネル対応の受信バッファメモリ３の使用
量およびエリアを決定する手段を含むことにある。

次に、本実施例の動作について、受信バッファメモリ３
および送信バッファメモリ６の構成を含めて説明する。

はじめに、主な回路間の信号形式を説明する。

まず、Ｎ−ｌ５ＤＮインタフ工−ス回路９−多重化Ｐ−
３変換回路７間の信号ａ、およびＮ−ｌ５ＤＮインタフ
工−ス回路９−３−Ｐ変換回路８間の信号すは、第２図
に示すように、Ｎ−ｌ５ＤＮ−次群（２３Ｂ＋Ｉ））か
らＤチャネル信号を除いたビット列の信号であり、６４
Ｋｂｐｓの２３チヤネルの構成である。このビット列は
、Ｎ−Ｉ　ＳＤＮインタフェース回路９からの同期クロ
ックに同期し、８ビツトごとにＮ−ｌ５ＤＮのＢ１チャ
ネルから８２３チヤネルに相当する。このＢ１−Ｂ２３
チヤネルはそれぞれを単独に５４Ｋｂｐｓの情報信号だ
けでなく、任意の二つを組み合わせて１２８Ｋｂｐｓや
６個を組み合わせて３８４Ｋｂｐｓの速度を得ることが
可能である。このＢチャネルの使用方法はＤチャネルを
通した呼制御信号によって決定される。

次に、多重化Ｐ−３変換回路７−セル組立再生回路４間
の信号Ｃ１およびＳ−Ｐ変換回路８−セル化回路５間の
信号ｄは、第３図に示すような、第２図のビット列の信
号をシリアル−パラレル変換したバイト単位の構造であ
る。

次に、セル組立再生回路４−ヘッダ付与確認口１ｉ！１
２間の信号ｅ、およびセル化回路５−ヘッダ付与確Ｓ忍
回路２間の信号ｆは、第４図に示すように、セル化され
た情報がＮ−Ｉ　ＳＤＮのどの通信チャネル（チャネル
を複数使用する通信では、例えば最初のＢチャネル番号
）に対応するかを示すチャネル番号、セルの順序を示す
シーケンス番号および４７バイトの情報により構成され
る。チャネル番号はヘッダ付与確認回路２においてＡＴ
Ｍ網１２における通信路を区別するためのＶＰＩおよび
ＶＣ■番号を割り付けるために使用され、またセル組立
再生回路４においてＮ−ｌ５ＤＮ側のチャネルを識別す
るために使用される。シーケンス番号はセルが順序正し
く送達されたかどうかを確認するために使用される。情
報はＣＣＩＴＴ勧告に従って４７バイトごとにセル化さ
れる。チャネル番号とＶＰＩおよびＶＣ■番号との対応
は呼設定時に制御回路１０からの指示によりヘッダ付与
確認回路２に通知される。

次に、ヘッダ付与確認回路２−物理インタフェース回路
１間の信号ｇは、第５図に示すように、第４図のチャネ
ル番号をヘッダ付与確認回路２によって変換されたＡＴ
Ｍセルヘッダに変えた構成である。この構造はＣＣＩＴ
Ｔ勧告に記載されているものである。

次に、送信バッファメモリ６の構成を説明する。

送信バッファメモリ６は、第６図（ａ）に示ずようにＮ
−Ｉ　５ＤＮ−次群インタフェースのチャネル分それぞ
れに情報部分のセル化単位である４７バイト　（以下、
送信エリアという。）に分けて構成する（この４７バイ
トという値は、ＣＣＩＴＴで標準化されている値である
）。これはＮ−ｌ５ＤＮ端末１３が２３チヤネルを使っ
た同時に通信する場合に適用するためである。

送信情報は、送信エリアに対して、例えば、Ｂ１チャネ
ル−つを使って６４Ｋｂｐｓ通信を行う場合には第６図
ら）のようにセル化回路５によって書き込まれ、４７バ
イトが揃った時点でヘッダ付与確認回路２に送られる。

またＢ２およびＢ３チャネル二つを使って１２８Ｋｂｐ
ｓ通信を行う場合には第６図（Ｃ）のようになる。

次に、受信バッファメモリ３の構成を説明する。

受信バッファメモリ３は、第７図（ａ）に示すように、
Ｎ−ｌ５ＤＮ−次群インタフェースのチャネル分それぞ
れに複数セル（４７バイト）分のエリア（以下、受信エ
リアという。）に分けて構成する。

受信エリアの数はＡＴＭ網１２のゆらぎ変動幅の最大値
によって決定される。ここではＡＴＭ網１網内２内らぎ
最大値を５ｍＳと仮定すると、５４Ｋｂｐｓ換算で４０
バイト分に相当するので、二つの受信エリアを持てばよ
い。

受信セルは、受信エリアに対して、例えば、Ｂ１チャネ
ル−つを使って６４Ｋｂｐｓ通信を行う場合には、第７
図（ハ）のように、Ｂ１チャネルに対応する二つの受信
エリアＢ１にセル組立再生回路４によって書き込まれ、
チャネル同期に従って逐次、多重化Ｐ−３変換回路７に
送られる。またＢ２およびＢ３チャネル二つを使って１
２８Ｋｂｐｓ通信を行う場合には第７図（Ｃ）のように
受信エリアＢ２およびＢ３に書き込まれる。

前記のセルの最初の再生においては、セルの到着時間の
ゆらぎ（遅延）を考慮して割り当てた受信エリアの半分
＋１番目のセルを受信してから再生を開始する。これは
最初のセルを受信してからただちに再生を開始すると、
次のセルが到着する前に１セル分の再生を完了してしま
い、Ｎ−■ＳＤＮ側へ送るべき情報の欠落が発生するこ
とを防止するためである。

次に、全体の動作について説明する。

（１）まず、Ｎ−Ｉ　ＳＤＮ側からＢ１チャネル−つを
用いた６４Ｋｂｐｓ通信が要求される場合について説明
する。

第８図は、空き状態から通信状態となるまでの呼制御信
号のシーケンス例である。

空き状態から、Ｎ−ｌ５ＤＮ端末１３から呼設定要求信
号（Ｎ）が送信されると、呼設定要求信号（Ｎ）はＮ−
ｌ５ＤＮインクフ工−ス回路９を介して制御回路１０で
受信される。呼設定要求信号（Ｎ）には接続先のアドレ
ス情報とともに通信速度情報（ここでは６４Ｋｂｐｓ）
が含まれている。制御回路１０はＮ−ｌ５ＤＮ側Ｂ１チ
ヤネルが空いているので、使用するチャネルとしてｒＢ
１チャネル」を含む呼設定受付信号（Ｎ）をＮ−ｌ５Ｄ
Ｎインタフ工−ス回路９を介してＮ−ｌ５ＤＮ端末１３
に送る。さらに制御回路１０は、ＡＴＭ網１２に対して
、ヘッダ付与確認回路２および物理インタフェース回路
１を介して呼設定要求信号（Ａ）を送る。呼設定要求信
号（Ａ）には通信速度として６４Ｋｂｐｓ、品質として
回線交換である情報およびアドレス情報を含める。ＡＴ
Ｍ網１２は呼設定要求信号（Ａ）を受信すると、相手へ
の接続処理を行うとともに、相手までの情報路を区別す
るために使用するＶＰＩおよびＶＣＩ値（通常上り下り
個別に割り当てられる）を含む呼設定受付信号（Ａ＞を
本実施例のＡＴＭ−Ｎ−Ｉ　ＳＤＮ変換装置に対して送
る。

呼設定受付信号（Ａ）は物理インタフェース回路１およ
びヘッダ付与確認回路２を介して制御回路１０で受信さ
れる。

制御回路１０は、呼設定受付信号（Δ）を解析し、使用
するＶＰＩ，ＶＣＩ　　（上下）値とＮ−ＩＳＤＮ端末
１３のチャネル番号をヘッダ付与確認回路２に通知する
。これによりヘッダ付与確認回路２は、セル化回路５か
らの送信情報を受けたときにチャネル番号に対応するＶ
ＰＩ、ＶＣＩ（上）をＡＴＭヘッダに設定し、逆に受信
したセルのＡＴＭヘッダが通知されたＶＰＩ、ＶＣＩ（
下）と一致する場合にはチャネル番号を付与してセル組
立再生回路４に送る。

さらに、制御回路１０は、セル組立再生回路４およびセ
ル化回路５に使用するチャネルと速度（ここではＢ１チ
ャネルで６４Ｋｂｐｓ）を通知する。これによりセル組
立再生回路４は受信バッファメモリ３の受信エリアとし
てＢ１用の二つのエリアを確保する。またセル化回路５
は送信バッファメモリ６の送信エリアとしてＢ１用の一
つのエリアを確保する。

その後、相手が応答するとＡＴＭ網１２から応答信号（
Ａ）が送信され制御回路１０で受信される。

制御回路１０はＮ−ｌ５ＤＮ端末１３に対して応答信号
（Ｎ）を送信し、セル組立再生回路４およびセル化回路
５に動作開始を指示する。この状態でＮ−工ＳＤＮ端末
１３は通信状態となる。

（２）次に、通信状態における情報の授受方法を説明す
る。

Ｎ−Ｉ　ＳＤＮ端末１３からの送信情報（Ｂｌチャネル
）は１フレームごとに１バイトずつＮ−ｌ５ＤＮインタ
フ工−ス回路９およびＳ−Ｐ変換回路８を介してセル化
回路５で受信される。セル化回路５は受信した情報を一
つずつ送信バッファメモリ６の送信エリアＢ１に最初か
ら順に書き込む。

セル化回路５は、この動作を繰り返し送信エリアＢ１の
４７バイト目を書き込むと、チャネル番号およびシーケ
ンス番号を付与してヘッダ付与確認回路２へ送信セルと
して送る。ヘッダ付与確認回路２はこの送信セルを受け
、チャネル番号から付与するＶＰＩ、ＶＣＩ値（上）を
付けて物理インタフェース回路１へ送る。さらに送信セ
ルはＡＴＭ網１２を経由して相手へ送達される。

ＡＴＭ網１２からの受信情報は１セルごとに物理インタ
フェース回路１を介してヘッダ付与確認回路２で受信さ
れ、ヘッダ付与確認回路２はＡＴＭヘッダのＶＰＩ、Ｖ
ｅｒ（下）からチャネル番号を付与されてセル組立再生
回路４へ送られる。セル組立再生回路４は受信したセル
を受信バッファメモリ３の受信エリアＢ１−１に書き込
む。セル組立再生回路４は次のセルを受信すると、受信
工リアＢ１−２に書き込むと同時に受信エリアＢ１−１
の先頭から１バイトずつ読み出し、ヂャネル同期信号に
同期させて多重化Ｐ−３変換回路７のＢ１チャネルに送
る。送られた１バイトは多重化Ｐ−３変換回路７でシリ
アルのビット列に変換され、Ｎ−Ｉ　ＳＤＮインタフェ
ース回路９を通してＮ−ｌ５ＤＮ端末１３に送られる。

なお、第３番目のセルは少なくとも受信エリアＢ１−１
の内容がすべて再生されてから到着するので、受信エリ
アＢ１−１に書き込まれる。

以上の動作を繰り返すことによって、非同期のＡＴＭの
情報信号はＳＴＭの同期信号に変換、またはその逆の変
換が行える。

（３）次に、Ｎ−ｌ５ＤＮ端末から２チヤネルを同時に
使用した１２８Ｋｂｐｓの通信要求が行われる場合の動
作を説明する。

Ｎ−ｌ５ＤＮ端末１３からの呼設定要求からＡＴＭ網１
２の呼設定受付までの手順は前記（１）の説明と同様で
ある。ここでは１２８Ｋｂｐｓの通信であるため、制御
回路１０はＮ−ｌ５ＤＮ端末１３に対してＢ２、Ｂ３チ
ャネルの同時使用を指示しているものとする。

制御回路１０は呼設定受付信号（Ａ）を受信した後、使
用するＶＰＩ、ＶＣＩ（上′下′）値とＮ−ｌ５ＤＮ端
末１３のチャネル番号（ここではＢ２、Ｂ３）をヘッダ
付与確認回路２に通知する。これによりヘッダ付与確認
回路２はセル化回路５からの送信情報を受けたときに、
チャネル番号に対応するＶＰＩ、ＶＣＩ（上′）をＡＴ
Ｍヘッダに設定し、逆に受信したセルのΔＴＭヘッダが
通知されたＶＰＩ、ＶＣＩ（下′）と一致する場合には
、チャネル番号を付与してセル組立再生回路４に送る。

さらに、制御回路１０は、セル組立再生回路４およびセ
ル化回路５に使用するチャネルと速度（ここではＢ２、
Ｂ３チャネルで１２８Ｋｂｐｓ）を通知する。これによ
りセル組立再生回路４は受信バッファメモリ３の受信エ
リアとしてＢ２、Ｂ３用の四つのエリアを確保する。ま
たセル化回路５は送信バッファメモリ６の送信エリアと
してＢ２用の−つのエリアを確保する。ここで送信エリ
アが一つのエリアでよいのは送信側は４７バイトが揃っ
た時点でＡＴＭ網に送出すればよいためである。

その後、相手が応答するとＡＴＭ網１網金２応答信号（
Ａ）が送信され制御回路１０で受信される。

制御回路１０はＮ−Ｉ　ＳＤＮ端末１３に対して応答信
号（Ｎ）を送信し、セル組立再生回路４およびセル化回
路５に動作開始を指示する。この状態でＮ−ｌ５ＤＮ端
末１３は通信状態となる。

（４）次に、通信状態における情報の授受方法を説明す
る。

Ｎ−ｌ５ＤＮ端末１３からの送信情報（Ｂ２、Ｂ３チャ
ネル）は１フレームごとに２バイトずつＮ−ｌ５ＤＮイ
ンクフ工−ス回路９およびＳ−Ｐ変換回路８を介してセ
ル化回路５で受信される。セル化回路５は受信した情報
をＢ２、Ｂ３それぞれ一つずつ送信バッファメモリ６の
送信エリアＢ２に最初から順に書き込む。セル化回路５
は、この動作を繰り返し送信エリアＢ２の４７バイト目
を書き込むと、チャネル番号およびンーケンス番号を付
与してヘッダ付与確認回路２へ送信セルとして送る。ヘ
ッダ付与確認回路２はこの送信セルを受け、チャネル番
号から付与するＶＰｌ、ＶＣＩ値（上′）を付けて物理
インタフェース回路１へ送る。さらに送信セルはＡＴＭ
網１網金２由して相手へ送達される。

ＡＴＭ網１網金２の受信情報は１セルごとに物理インタ
フェース回路１を介してヘッダ付与確認回路２で受信さ
れ、ヘッダ付与確認回路２はＡＴＭヘッダのＶＰＩ、Ｖ
ＣＩ（下′）からチャネル番号を付与されてセル組立再
生回路４へ送られる。

セル組立再生回路４は受信したセルを受信バッファメモ
リ３の受信エリアＢ２−１に書き込む。セル組立再生回
路４は２番目のセルを受信すると、受信エリアＢ２−２
に書き込む。セル組立再生回路４は３番目のセルを受信
して受信エリアＢ５−１に書き込むと同時に受信エリア
Ｂ２−１の先頭から２バイトずつ読み出し、チャネル同
期信号に同期させて多重化Ｐ−３変換回路７の３２およ
びＢ３チャネルに送る。送られた２バイトは多重化Ｐ−
３変換回路７でシリアルのビット列に変換され、Ｎ−ｌ
５ＤＮインタフ工−ス回路９を通してＮ−Ｉ　ＳＤＮ端
末１３に送られる。なお、第４番目のセルは受信エリア
Ｂ５−２に書き込まれ、第５番目のセルからは少なくと
も受信エリアＢ２−１の内容がすべて再生されてから到
着するので、受信エリアＢ２−１に書き込まれる。この
受信エリアとＮ−Ｉ　ＳＤＮのチャネルの対応関係は第
９図のようになる。

以上の動作を繰り返すことによって非同期のＡＴＭの情
報信号はＳＴＭの同期信号に変換、またその逆の変換が
行える。

前記の説明の他、六つのチャネルを使用した３８４Ｋｂ
ｐｓ通信を行う際には、第１０図に示すように、受信バ
ッファメモリ３を確保することによって実現でき、また
任意の速度（６４Ｋｂｐｓ　ｘ　ｎの速度）も同様に可
能である。

以上、説明したように、本実施例によると、第１２図で
示した従来例の構成で示したゆらぎ吸収回路２１（本実
施例における受信バッファメモリ３）は、ＳＴＭ情報が
２３チヤネル（Ｂ２３）の場合、第１１図に示すように
、一つだけでよくなり、必要なメモリ容量は、 ４７バイト×２３チヤネルＸ　２　＝２１６２バイトで
、従来例の１／２３でよいことになる。

なお、本実施例においては、セル化単位を４７バイトと
して説明したが、他のセル化単位となってもバッファ構
成を変えることによって適用できる。

また、端末側のインタフェースとしてＮ−ｌ５ＤＮ−次
群インタフェースを例に説明したが、同様の多重化を行
うディジタル専用線があっても端末対応の多重化回路を
設けることによって対応することは容易に類推できる。

さらに、５４Ｋｂｐｓ以外の速度の場合に連続するチャ
ネルを例に説明したが、不連続の場合でも受信エリアを
対応するチャネル番号を続けて使用することにより容易
に実現可能である。

なお、本実施例では、ＡＴＭとＮ−Ｉ　ＳＤＮの変換装
置を対象に説明したが、ＡＴＭとＳＴＭ変換を行う、ゲ
ートウェイ装置、網内でＳＴＭ多重化伝送を行う中継装
置にも同様に適用することができる。

〔発明の効果〕

以上説明したように、本発明は、複数のチャネルあるい
はチャネル多重化されたＳＴＭデークの各チャネルで使
用する速度に合わせてチャネル対応の受信バッファメモ
リの使用量およびエリアを決定するので、受信バッファ
はＳＴＭ側で使用する最大速度分の量を有していれば実
現でき、バッファ量を必要最小限で構成でき、装置の低
価格化ができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のＡＴＭ−Ｎ−Ｉ　ＳＤＮ変
換装置を示すブロック構成図。 第２図はそのＮ−Ｉ　ＳＤＮインタフェース回路９−多
重化Ｐ−３変換回路７問およびＮ−ｌ５ＤＮインタフ工
−ス回路９−３−Ｐ変換回路８間の信号形式を示す説明
図。 第３図はその多重化Ｐ−８変換回路７−セル組立再生回
路４問およびＳ−Ｐ変換回路８−セル化回路５間の信号
形式を示す説明図。 第４図はそのセル組立再生回路４−ヘッダ付与確認回路
２間、およびセル化回路５−ヘッダ付与確認回路２間の
信号形式を示す説明図。 第５図はそのヘッダ付与確認回路２−物理インタフェー
ス回路１間の信号形式を示す説明図。 第６図（ａ）〜（Ｃ）はその送信バッファメモリ６の構
成を示す説明図。 第７図（ａ）〜（Ｃ）はその受信バッファメモリ３の構
成例（１）を示す説明図。 第８図はその呼設定シーケンスの例を示す説明図。 第９図はその受信エリア情報とＮ−ｌ５ＤＮインタフエ
ース上情報の対応関係を示す説明図。 第１０図はその受信バッファメモリ３の構成例（２）を
示す説明図。 第１１図は本実施例におけるゆらぎ吸収回路の説明図。 第１２図は従来例の概要を示すブロック構成図。 第１３図は従来例におけるゆらぎ吸収回路の説明図。 １・・・物理インタフェース回路、２・・・ヘッダ付与
Ｗｆ　ｉＪ回路、３・・・受信バッファメモリ、４・・
・セル組立再生回路、５・・・セル化回路、６・・・送
信ノく・ソファメモリ、７・・・多重化Ｐ−３変換回路
、８．２４・・・Ｓ−ｐ変換回路、９・・・Ｎ−ｌ５Ｄ
Ｎインタフ工−ス回路、１０．２７・・・制御回路、１
１・・・電源回路、１２．２８・・・ＡＴＭ網、１３・
・、Ｎ−ｌ５ＤＮ端末、２１・・・ゆらぎ吸収回路、２
２・・・多重化回路、２３・・・Ｐ−８変換回路、２５
・・・分［路、２６・・・セグメント回路、２９・・・
Ｎ−ｌ５ＤＮ回路、ａ　−ｇ・・・信号。 特許出願人　　日本電信電話株式会社 代理人　　弁理士　井　出　直　孝 （ばか１名） Σム゛虐 ト−Ｆ く枦ど 味

Claims (1)

1. 【特許請求の範囲】 １、非同期の固定ショートパケット形式のセルにより情
   報転送を行うＡＴＭ伝送路と、複数のチャネルを周期的
   な時間位置に多重化して情報転送を行うＳＴＭ伝送路と
   を相互に接続する手段を備えたＡＴＭ−ＳＴＭ変換装置
   において、 前記ＡＴＭ伝送路の同期制御および信号の送受信を行う
   物理インタフェース回路（１）と、前記ＡＴＭ伝送路の
   セルを送受信するセル送受信回路（２）と、 前記ＡＴＭ伝送路から受信したセルを一時的に蓄積する
   受信バッファメモリ（３）と、 複数のチャネルを周期的な時間位置に多重化した同期形
   ビット列のＳＴＭデータを生成するＳＴＭデータ生成回
   路（７）と、 前記ＳＴＭ伝送路のＳＴＭデータを送受信するとともに
   前記ＳＴＭ伝送路の同期信号に同期した基本クロックを
   生成するＳＴＭインタフェース回路（９）と、 前記セル送受信回路で受信したセルを前記受信バッファ
   メモリへ書き込み、かつ前記受信バッファメモリから前
   記基本クロックにより周期的にデータを読み出し前記Ｓ
   ＴＭデータ生成回路へ転送する連続ビット流再生回路（
   ４）と を備え、 前記連続ビット流再生回路は、前記ＳＴＭデータ生成回
   路で生成するＳＴＭデータの各チャネルで使用する速度
   に合わせてチャネル対応の前記受信バッファメモリの使
   用量およびエリアを決定する手段を含む ことを特徴とするＡＴＭ−ＳＴＭ変換装置。